JP2005197644A - 半導体素子及びその素子分離方法 - Google Patents

Abstract

【課題】本発明の目的は、超高集積素子で素子分離膜の側壁に沿って生じる反転によるリーク電流発生を抑制し、トレンチ内部にキャパシタンスが小さくして素子のＲＣ遅延を減少させた半導体素子の素子分離構造を提供すること。
【解決手段】シリコン基板に形成され、複数の微細トレンチの側壁となる少なくとも一つのシリコン柱をトレンチの下部に含むトレンチと、前記複数の微細トレンチの内部に埋め込まれた素子分離絶縁膜とを備え、シリコン柱を含むことによりリーク電流発生を抑制し、微細トレンチに空洞を形成して素子のＲＣ遅延を減少させる。
【選択図】図５

Description

本発明は半導体素子の素子分離技術に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を利用した素子分離方法に関する。

一般に、半導体集積回路を製造する場合、トランジスタやキャパシタ等のような個別素子間を電気的に互いに分離するために素子分離技術を用いる。
素子分離方法として最も広く知られた方法はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ；ＬＯＣＯＳ）技術と、ＳＴＩ技術である。
ＬＯＣＯＳ技術は素子が形成される活性領域の基板上に窒化膜マスクパターンを形成し、これをマスクとしてシリコン基板を熱酸化させる方法であって、酸化膜の面積が比較的大きいことや、境界面に発生するバーズビーク（ｂｉｒｄ’ｓ ｂｅａｋ）等の問題のため、高集積素子に適用するのには限界がある。
したがって、最近の高集積メモリ素子等では基板に深さの浅いトレンチを形成し、このトレンチに酸化膜を埋め込んで素子分離領域を形成するＳＴＩ技術が適用されている。

図１ないし図３はＳＴＩ技術を適用した従来技術に係る素子分離方法を説明するための断面図である。
図１に示すように、シリコン等の半導体基板１０上に酸化膜１１及び窒化膜１２を順次蒸着した後、素子分離マスク及びエッチング工程で窒化膜１２及び酸化膜１１をパターニングして基板１０の素子分離領域を露出させる。
ここで、酸化膜１１は基板１０と窒化膜１２との直接接触によるストレスを防止するためのバッファ層として作用し、窒化膜１２はトレンチエッチングマスク及び後続する工程である化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）工程の際エッチング停止膜として作用する。

次いで、露出された基板１０を所定の深さにエッチングして、トレンチを形成し、トレンチ側壁に側壁酸化膜１３の介在下にライナー窒化膜１４を形成する。ここで、ライナー窒化膜１４はボロン偏析現象等を抑制し、素子特性を改善して後続する酸化工程で側壁追加酸化によるストレス誘発を抑制するために形成される。次に、ライナー窒化膜１４が形成されたトレンチに完全に埋め込まれるように基板全面上に素子分離酸化膜１５を蒸着する。

次いで、図２に示すように、窒化膜１２表面が露出されるように素子分離酸化膜１５が蒸着された基板の全面をＣＭＰ研磨する。
次いで、図３に示すようにウェットエッチングによって窒化膜１２を除去する。

上述したように、ＳＴＩはＬＯＣＯＳが持っている限界を克服し、相当に集積度が高い素子でも適用が可能で、最近最も広く適用される素子分離法である。
しかし、ＳＴＩも限界に少しずつ近づきつつあり、トレンチ素子分離はやはりその具現が難しくなっている。特に素子分離溝の内部はＣＶＤによる酸化膜等の絶縁膜で満たさなければならないが、素子分離の幅が狭くなるに従ってトレンチを絶縁膜で埋め込むことが従来のように容易ではなくなり、現在の技術の延長線の技術だけでトレンチに酸化膜を埋め込むことは殆ど限界に達しているといっても過言ではない。

また、トレンチ素子分離膜の幅が狭くなるほど隣接するセルでの電界が周辺セルに影響を及ぼす可能性もまたそれだけ大きくなるため、素子の集積度が高くなれば隣接するセルによる電界のために、素子分離膜の側壁に沿ってキャリアが反転される可能性が大きくなり、素子のリフレッシュ特性を低下させるようになる。さらに隣接するＭＯＳＦＥＴにも影響を与える可能性が大きくなるため、素子の異常動作の可能性も大きくなる。

一方、０．１μｍテクノロジ以下のＤＲＡＭでは電界遮蔽効果を得るために、トレンチ内部をポリシリコンで埋め込むＭＳＥ−ＳＴＩ（ｍｅｔａｌ ｓｈｉｅｌｄ ｅｍｂｅｄｄｅｄ）構造が提案されている。例えば、非特許文献１には図４に示すようなＭＳＥ−ＳＴＩ構造が提案されている。
しかし、図４に示す素子分離構造は、素子と素子との間の分離長（例えば、素子分離膜とシリコン基板とが接する界面の長さ）が限定されているためより微細な素子分離構造を要求する超高集積素子では、素子分離膜の側壁に沿ってリーク電流が発生する。
また、図４に示す素子分離膜を形成するための製造工程側面から見れば、トレンチ内にポリシリコンを埋め込むためのエッチバック工程が行われるが、このエッチバック工程後にパッド窒化膜の側壁にポリシリコン残留物が発生し、素子特性を低下させる。また、エッチバックされた後のポリシリコン上部に酸化膜を形成しなければならず、この酸化膜を形成するために熱酸化を行わなければならないので、熱酸化の際に基板が激しいストレスを受けるようになる。
Ｙｏｎｇｊｉｋ Ｐａｒｋ， ａｎｄ Ｋｉｎａｍ Ｋｉｍ，Ｔｅｃｈ． Ｄｉｇｅｓｔ ｏｆ ＩＥＤＭ， ｐｐ３９１−３９４（２００１）

本発明は上述した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、超高集積素子で素子分離膜の側壁に沿って生じる反転によるリーク電流発生を抑制し、トレンチ内部にキャパシタンスが小さな空洞を形成して素子のＲＣ遅延を減少させた半導体素子の素子分離構造を提供することにある。
本発明の他の目的は、製造工程でアスペクト比が大きいトレンチ内に容易に素子分離絶縁膜を埋め込み、電界遮蔽のためのシリコンをトレンチ内にエッチバック無しで形成でき、パッド窒化膜側壁のシリコン残留物の生成を防止し、熱酸化によるストレスの発生を防止する半導体素子の素子分離方法を提供することにある。

上記目的を達成するために、本発明に係る半導体素子は、シリコン基板に形成され、複数の微細トレンチの側壁となる少なくとも一つのシリコン柱をトレンチの下部に含むトレンチと、前記複数の微細トレンチの内部に埋め込まれた素子分離絶縁膜とを備えることを特徴とする。前記シリコン柱は複数個備わることが好ましい。
このように、素子分離構造が微細なトレンチの間にシリコン柱が存在する構造であれば、電界遮蔽効果を有しながら、図４の従来技術比較して、素子と素子との間の分離長が大きいため、素子分離絶縁膜の側壁に沿って流れるリーク電流を抑制できる。すなわち、微細な素子分離構造を要求する超高集積素子の限定された面積において、電界遮蔽及びリーク電流抑制の効果を得ることができる。
前記微細なトレンチには、前記素子分離絶縁膜が埋め込まれていない、少なくとも一つの空洞が形成される。空洞はキャパシタンスが非常に小さいため、ＲＣ遅延を誘発するキャパシタンスの減少効果を得られる。

また、本発明の素子分離方法は素子分離領域のシリコン基板をエッチングして第１トレンチを形成するステップと、前記第１トレンチ底面の前記シリコン基板を微細に複数箇所エッチングし、シリコン柱及び第２トレンチを形成するステップと、前記シリコン柱を含む前記第１及び第２トレンチ内に素子分離絶縁膜を埋め込むステップとを含むことを特徴とする。

前記第２トレンチを形成するステップは、第１トレンチ底面のシリコンとエッチング選択比を有するエッチングマスク層を形成するステップと、前記エッチングマスク層上にＨＳＧを形成するステップと、前記ＨＳＧをマスクとして、前記エッチングマスク層をエッチングしてパターニングするステップと、前記パターニングされるエッチングマスクをマスクとして、前記第１トレンチ底面の前記シリコン基板をエッチングするステップとを含む。前記エッチングマスク層は熱酸化によって形成した酸化膜であることが好ましい。

前記第１トレンチを形成するステップは、シリコン基板上にパッド絶縁膜を形成するステップと、前記パッド絶縁膜上に素子分離マスクを用いたフォトリソグラフィ工程によりフォトレジストパターンを形成するステップと、前記フォトレジストパターンをマスクとして、前記パッド絶縁膜と前記シリコン基板をエッチングして前記第１トレンチを形成するステップと、前記フォトレジストパターンをストリップするステップとを含む。従来の前記パッド絶縁膜はバッファ酸化膜とパッド窒化膜を積層して形成する。
前記素子分離絶縁膜を埋め込むステップは、前記第１及び第２トレンチのシリコン基板表面に熱酸化による第１酸化膜を形成するステップと、第１酸化膜が形成された基板の全体構造上に化学気相蒸着によって第２酸化膜を形成するステップと、前記パッド絶縁膜が露出するように基板全面を化学機械研磨するステップと、前記パッド絶縁膜を除去するステップを含む。前記第２酸化膜の化学気相蒸着の際、前記第２トレンチ内に空洞を形成することが好ましい。

本発明は、限定された面積で微細な素子分離構造を要求する超高集積素子に非常に有効に適用される。特に微細な幅を有する素子分離構造でも所望の電界遮蔽及びリーク電流抑制の効果を得ることができる。

以下、本発明の最も好ましい実施の形態を添付する図面を参照しながら説明する。
図５は本発明に係る素子分離構造の一例を示す断面図である。
図５に示すように、シリコン基板３０１の素子分離領域にトレンチＴが形成され、トレンチＴ下部には複数のシリコン柱３２０Ａが形成されている。シリコン柱３２０Ａの表面を含むトレンチＴ内部には、第１酸化膜３０３が形成された後、第２酸化膜３０４がトレンチに埋め込まれる。第１酸化膜３０３は熱酸化膜であり、第２酸化膜３０４はＣＶＤ酸化膜である。

トレンチＴは予定された素子分離領域の幅を有する一つの第１トレンチＴ１と、第１トレンチＴ１の下に形成された複数の第２トレンチＴ２からなり、第１トレンチＴ１は素子分離マスク、及びエッチングにより画定されたものであり、第２トレンチＴ２は第１トレンチＴ１の底面のシリコン基板３０１が微細に複数箇所エッチングされ画定されたものである。シリコン基板３０１が微細に複数箇所エッチングされ、第２トレンチＴ２が形成されると共に図５に示す点線Ｄから上方に伸びる複数個のシリコン柱３２０Ａが第２トレンチＴ２間に形成される。

このように、素子分離構造が第２トレンチの間にシリコン柱が存在する構造であれば、電界遮蔽効果を有しながら、図４の従来技術と比較して素子と素子との間の分離長が大きいため、素子分離膜の側壁に沿って流れるリーク電流を抑制できる。すなわち、微細な素子分離構造を要求する超高集積素子の限定された面積において、電界遮蔽及びリーク電流抑制の効果を得ることができる。

シリコン柱は蒸着及びエッチバックによってトレンチ内部に形成されるのではないので、図４の従来技術の有する問題点であるポリシリコン残留物の問題を解決できる。
また図５に示すように、第２トレンチＴ２はその幅が非常に微細で酸化膜３０４が完全に埋め込まれず空洞（Ｃａｖｉｔｙ、「Ｃ」）が形成される。この空洞はキャパシタンスが非常に小さいため、ＲＣ遅延を誘発するキャパシタンスの減少効果を得ることができる。空洞（Ｃａｖｉｔｙ、「Ｃ」）は複数個の第２トレンチＴ２の中で一部にだけ形成され、残りの一部には形成されないこともある。また、第２トレンチＴ２は完全に埋め込まれなくてもよいため、図４の従来技術と比較してトレンチＴに第２酸化膜３０４を埋め込むことが容易であるという効果がある。

酸化膜３０４は熱酸化ではない化学気相蒸着（ＣＶＤ）によって蒸着され、トレンチを埋め込む。したがって、図２の従来技術の有する問題点である熱酸化によるストレスの誘発を防止できる。

図６ないし図１１は本発明の好ましい実施の形態に係る素子分離方法を示す。ここでは、図５に示す素子分離構造を製造するための方法の一例を示す。
図６はシリコン基板４０１上部にトレンチエッチングのためのエッチングマスク及びＣＭＰ時のエッチング停止のためのバッファ酸化膜４０２とパッド窒化膜４０３を形成した状態である。
バッファ酸化膜４０２はシリコン基板４０１とパッド窒化膜４０３との直接接触によるストレス発生を抑制する機能をする。本実施の形態では、単一層のバッファ酸化膜４０２を単一層に形成したが、これ以外にもポリシリコン／酸化膜の積層構造が可能であり、窒化酸化膜の使用も可能である。そして、バッファ酸化膜４０２は省略することもできる。基板４０１はシリコンウェーハ以外にシリコンエピタキシャル層等をその他のシリコン層とすることができる。

次に、図７は素子分離マスクを用いたリソグラフィ工程でパッド窒化膜４０３とバッファ酸化膜４０２をエッチングして、パターニングされたパッド窒化膜４０３Ａ及びパターニングされたパッド酸化膜４０２Ａを形成する。次いで、その下部のシリコン基板４０１をパターニングされたパッド窒化膜４０３Ａをエッチングマスクとして使用して所定の深さにエッチングすることによって、第１トレンチ４０４を形成する。この時、第１トレンチ４０４の深さ及び幅は所望の最終トレンチの深さを考慮して形成する。

具体的な過程を説明すれば、パッド窒化膜４０３上にフォトレジストを塗布し、素子分離マスクを用いた露光及び現像によってフォトレジストパターンを形成する。次いで、フォトレジストパターンをマスクとしてパッド窒化膜４０３とバッファ酸化膜４０２をエッチングし、次いでパターニングされたパッド窒化膜をエッチングマスク４０３Ａとして使用して、シリコン基板４０１をエッチングする。その後、残留するフォトレジストパターンをストリップする。

次に、図８は熱酸化によって第１トレンチ４０４内面のシリコン基板表面に薄い第１酸化膜４０５を形成し、その上にＨＳＧ（Ｈｅｍｉ ｓｐｈｅｒｉｃａｌ ｓｉｌｉｃｏｎ ｇｒａｉｎ）４０６を形成した断面図である。第１酸化膜４０５は後続する工程で第２トレンチを形成するためのエッチングマスクとしての機能をする。エッチングマスク機能のための薄膜として酸化膜以外にＣＶＤ蒸着による酸化膜、窒化膜／酸化膜の積層膜等シリコンとエッチング選択比を有する薄膜を用いることができる。

次に、図９はＨＳＧ４０６をマスクとして第１酸化膜４０５を非等方性（異方性）エッチングした状態であり、第１トレンチ４０４の底面に形成された第１酸化膜４０５は局部的に複数箇所エッチングされ酸化膜パターン４０５Ａを形成する。ＨＳＧ４０６は幾何学的な谷（結晶粒鋳造部分）と山（結晶粒部分）とを有するが、谷部分で第１酸化膜４０５のエッチングが起こる。

次に、図１０は酸化膜パターン４０５Ａをマスクとして第１トレンチ４０４の底面で露出したシリコン基板４０１をエッチングした状態であり、複数個の第２トレンチ４０７が形成される。この時、複数個のシリコン柱４０１Ａが第２トレンチ４０７Ａ、及び４０７Ｂの間に存在するようになる。ここで、各々図面符号４０７Ａ、及び４０７Ｂは第２トレンチに含まれる第１、及び第２微細なトレンチである。

最後に、図１１は熱酸化工程により第２酸化膜４０８を薄く成長させた後に、ＣＶＤにより第１トレンチ４０４及び第２トレンチ４０７に第３酸化膜４０９を埋め込み、化学機械研磨（ＣＭＰ）及びパッド窒化膜４０３の除去等のような通常の過程によって素子分離膜を完成させたものある。第２トレンチは微細なため、第３酸化膜４０９が部分的に埋め込まれ空洞４１０が形成される。ＣＭＰのターゲットはパッド窒化膜４０３の表面が露出されるまでとし、パッド窒化膜４０３の除去は窒化膜除去用ウェットエッチング溶液（例えば、Ｈ３ＰＯ４溶液）に基板をディップして実施する。

図５、図６ないし図１１の実施の形態で、シリコン柱を３個示したが、本発明はその個数よりも、少なくとも一つのシリコン柱が第２トレンチの間に存在するということである。これによって、電界遮蔽機能を附与し、素子分離長を増加させることで、超高集積素子において隣接する素子間のリーク電流を防止／抑制する効果を奏する。

また、第２トレンチは完全に埋め込まれないため、空洞を形成するようになればキャパシタンスの減少という付加的な効果を得ることができ、さらに第１トレンチにだけ十分に素子分離用酸化膜を埋め込めばよいため、ギャップフィルされなければならないホールの深さが相対的に浅くなる効果が得られ、酸化膜の埋め込みが容易になる。
尚、本発明は、本実施の形態に限られるものではない。本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。

従来技術に係る半導体素子の素子分離膜の形成方法を説明するための断面図である。 従来技術に係る半導体素子の素子分離膜の形成方法を説明するための断面図である。 従来技術に係る半導体素子の素子分離膜の形成方法を説明するための断面図である。 従来技術に係るＭＳＥ−ＳＴＩ構造である。 本発明の好ましい実施の形態に係る素子分離構造を示す断面図である。 本発明の好ましい一実施の形態に係る素子分離方法を示す工程断面図である。 本発明の好ましい一実施の形態に係る素子分離方法を示す工程断面図である。 本発明の好ましい一実施の形態に係る素子分離方法を示す工程断面図である。 本発明の好ましい一実施の形態に係る素子分離方法を示す工程断面図である。 本発明の好ましい一実施の形態に係る素子分離方法を示す工程断面図である。 本発明の好ましい一実施の形態に係る素子分離方法を示す工程断面図である。

符号の説明

３０１ シリコン基板
３２０Ａ シリコン柱
３０３ 熱酸化膜
３０４ ＣＶＤ酸化膜
Ｃ 空洞（Ｃａｖｉｔｙ）
Ｔ トレンチ

Claims (10)

1. シリコン基板に形成され、複数の微細トレンチの側壁となる少なくとも一つのシリコン柱をトレンチの下部に含むトレンチと、
   前記複数の微細トレンチの内部に埋め込まれた素子分離絶縁膜と、
   を備えることを特徴とする半導体素子。
2. 前記微細なトレンチには、前記素子分離絶縁膜の埋め込みのない、少なくとも一つの空洞が形成されることを特徴とする請求項１に記載の半導体素子。
3. 前記素子分離絶縁膜は化学気相蒸着（ＣＶＤ）による酸化膜を含むことを特徴とする請求項１に記載の半導体素子。
4. 素子分離領域のシリコン基板をエッチングして第１トレンチを形成するステップと、
   前記第１トレンチ底面の前記シリコン基板を微細に複数箇所エッチングし、第２トレンチを形成するステップと、
   前記第１及び第２トレンチ内に素子分離絶縁膜を埋め込むステップと
   を含むことを特徴とする半導体素子の素子分離方法。
5. 前記第２トレンチを形成するステップは、
   第１トレンチ底面のシリコンとエッチング選択比を有するエッチングマスク層を形成するステップと、
   前記エッチングマスク層上にＨＳＧを形成するステップと、
   前記ＨＳＧをマスクとして、前記エッチングマスク層をエッチングしてパターニングするステップと、
   前記パターニングされたエッチングマスクをマスクとして、前記第１トレンチ底面の前記シリコン基板をエッチングするステップと
   を含むことを特徴とする請求項４に記載の半導体素子の素子分離方法
6. 前記エッチングマスク層は熱酸化による酸化膜であることを特徴とする請求項５に記載の半導体素子の素子分離方法。
7. 前記第１トレンチを形成するステップは、
   シリコン基板上にパッド絶縁膜を形成するステップと、
   前記パッド絶縁膜上に素子分離マスクを用いたフォトリソグラフィ工程によりフォトレジストパターンを形成するステップと、
   前記フォトレジストパターンをマスクとして、前記パッド絶縁膜と前記シリコン基板をエッチングして前記第１トレンチを形成するステップと、
   前記フォトレジストパターンをストリップするステップと、
   を含むことを特徴とする請求項５に記載の半導体素子の素子分離方法。
8. 前記パッド絶縁膜はバッファ酸化膜とパッド窒化膜を積層して形成することを特徴とする請求項７に記載の半導体素子の素子分離方法。
9. 前記素子分離絶縁膜を埋め込むステップは、
   前記第１及び第２トレンチのシリコン基板表面に熱酸化による第１酸化膜を形成するステップと、
   第１酸化膜が形成された基板の全体構造上に化学気相蒸着によって第２酸化膜を形成するステップと、
   前記パッド絶縁膜が露出するように基板全面を化学機械研磨するステップと、
   前記パッド絶縁膜を除去するステップを含むことを特徴とする請求項７に記載の半導体素子の素子分離方法。
10. 前記第２酸化膜の化学気相蒸着の際、前記第２トレンチ内に少なくとも一つの空洞を形成することを特徴とする請求項９に記載の半導体素子の素子分離方法。

Images