JPH11330223A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 素子分離を十分に行なうことができ、かつ、
設計の自由度の高い半導体装置およびその製造方法を提
供する。 【解決手段】 素子分離用の凹部３４に、深さの深い凹
部３２ａと浅い凹部２８とを混在させて設けるようにし
ている。したがって、凹部３４の内部および外部に、シ
リコン酸化物層３６を堆積させたとき、シリコン酸化物
層３６の上面の凹凸を小さくすることができる。このた
め、シリコン酸化物層３６を上面から研磨して凹部３４
の外部にあるシリコン酸化物層３６を除去することによ
り素子分離用絶縁膜３６ａを形成する際、当該素子分離
用絶縁膜３６ａの上部が大きくえぐりとられることはな
い。また、素子分離用絶縁膜３６ａの表面に露出するよ
うなダミーの突起を設けないので、この上に設ける配線
や半導体素子のレイアウトが制限されることはない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置およ
び半導体装置の製造方法に関し、特に、素子分離用絶縁
膜を形成する技術に関する。

【０００２】

【従来の技術】素子分離用の絶縁膜を形成する技術のひ
とつとして、ＳＴＩ（Shallow TrenchIsolation）法が
知られている。従来のＳＴＩ法を用いて素子分離用絶縁
膜を形成する方法を、図１３Ａ〜図１４Ｂに基づいて説
明する。

【０００３】まず、図１３Ａに示すように、シリコン半
導体で構成された基板２の上にシリコン窒化膜４を堆積
させる。なお、シリコン窒化膜４を堆積させる前に、基
板２の表面を熱酸化させておく。

【０００４】つぎに、図１３Ｂに示すように、所定形状
のレジスト６を形成し、レジスト６をマスクとしてエッ
チングを行なうことにより、露出したシリコン窒化膜
４、および、その下にある基板２の上部を部分的に除去
する。このようにして、凹部８ａ、８ｂが形成される。

【０００５】この上に、図１４Ａに示すように、シリコ
ン酸化物層１０を堆積させ、その後、シリコン窒化膜４
をストッパーとしてＣＭＰ（機械的化学的研磨）を行な
うことにより、図１４Ｂに示すように、シリコン窒化膜
４よりも上にあるシリコン酸化物層１０を除去する。す
なわち、ＣＭＰにより、凹部８ａ、８ｂ内にのみシリコ
ン酸化物が残されることになる。

【０００６】この後、ウエットエッチングを行なって、
シリコン窒化膜４のみを選択的に除去する。基板２に形
成された凹部８ａ、８ｂ内に残されたシリコン酸化物
が、素子分離用絶縁膜１０ａ、１０ｂとなる。また、基
板２のうち素子分離用絶縁膜が形成されていない部分
が、活性領域５となる。

【０００７】このようにして、ＳＴＩ法を用いて総分離
用絶縁膜１０ａ、１０ｂを形成することができる。ＳＴ
Ｉ法を用いて素子分離用絶縁膜１０ａ、１０ｂを形成す
ることにより、活性領域５の上面と素子分離用絶縁膜１
０ａ、１０ｂの上面との段差を小さくすることができ
る。このため、この上に形成される半導体素子や配線
（図示せず）の凹凸を小さくすることができる。この結
果、半導体装置の高集積化が可能となる。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の製造方法には、次のような問題があった。従
来の製造方法においては、図１４Ｂに示すように、凹部
８ｂに形成された素子分離用絶縁膜１０ｂの上面は、ほ
とんどがえぐられていないが、凹部８ａに形成された素
子分離用絶縁膜１０ａの上面は、大きくえぐられてい
る。

【０００９】このように、従来のＳＴＩ法においては、
平面投影面積の大きい素子分離用絶縁膜の上面が、ＣＭ
Ｐにより大きくえぐりとられてしまう（ディッシング）
という問題があった。

【００１０】ディッシングが生ずる原因の一つに、ＣＭ
Ｐ工程に先立って堆積させたシリコン酸化物層１０上面
の凹凸がある。すなわち、図１４Ａに示すように、シリ
コン酸化物層１０の上面は、平面投影面積の小さい凹部
８ｂの上では、ほぼ平坦であるが、平面投影面積の大き
い凹部８ａの上では、凹部８ａに沿った大きいうねりの
凹凸が生じている。

【００１１】一方、ＣＭＰに用いられる研磨用パッドの
弾性係数は小さい。したがって、シリコン酸化物層１０
の上面に大きい凹凸があると、研磨用パッドは、凹凸に
沿うように変形してしまう。この変形は、研磨が進むこ
とによってある程度緩和されるが、完全にはなくならな
い。すなわち、凹凸のうねりが大きいほど、大きいディ
ッシングが生ずることとなる。

【００１２】大きいディッシングが生ずると、素子分離
用絶縁膜としての機能を果さなくなってしまうおそれが
ある。すなわち、ディッシングによりえぐりとられてし
まった分、素子分離用絶縁膜の厚さが薄くなり、素子分
離機能が不十分になってしまう。

【００１３】このような問題を解決するために、図１５
Ａ、図１５Ｂに示す方法も考えられる。図１５Ａは、こ
のような方法により形成された素子分離用絶縁膜１２ａ
近傍の断面構成を示す図面である。図１５Ｂは、当該素
子分離用絶縁膜１２ａ近傍の平面構成を概念的に表わし
た図面である。

【００１４】図１５Ｂに示すように、この例では、平面
投影面積の大きい凹部８ａの中に、所々、ダミーの突起
２ａを設けている。突起２ａを設けることにより、ＣＭ
Ｐ工程に先立って堆積させるシリコン酸化物層（図示せ
ず。図１４Ａ、シリコン酸化物層１０参照）の上面の凹
凸のピッチを小さくすることができる。この結果、図１
５Ａに示すように、素子分離用絶縁膜１２ａのディッシ
ングを小さくすることが可能となる。

【００１５】しかしながら、このような方法には、つぎ
のような問題がある。図１５Ｂに示すように、素子分離
用絶縁膜１２ａの表面には突起２ａの上端が露出してい
る。すなわち、素子分離用絶縁膜１２ａの表面には、所
々、基板２の表面が露出していることになる。このた
め、素子分離用絶縁膜１２ａの上に、ゲート配線Ｇを配
置するような場合には、レイアウトが制限される。

【００１６】つまり、ゲート配線Ｇを、図１５Ｂの実線
のように配置することはできるが、破線のように配置す
ることができない。このため、配線や半導体素子のレイ
アウトが制限されてしまうことになる。これでは、半導
体装置の高集積化を進めることが難しくなる。

【００１７】この発明は、このような問題点を解決し、
素子分離を十分に行なうことができ、かつ、設計の自由
度の高い半導体装置およびその製造方法を提供すること
を目的とする。

【００１８】

【課題を解決するための手段、発明の作用および効果】
請求項１の半導体装置の製造方法および請求項６の半導
体装置においては、素子分離用凹部に、深さの深い部分
と浅い部分とを混在させて設けることを特徴とする。

【００１９】したがって、素子分離用凹部の内部および
外部に、素子分離用絶縁膜を形成するための層を形成す
る場合に、当該層の上面の凹凸を小さくすることができ
る。このため、当該層を上面から研磨して当該層のうち
素子分離用凹部の外部にある部分を除去して素子分離用
凹部の内部に素子分離用絶縁膜を形成する際、当該素子
分離用絶縁膜の上部が大きくえぐりとられることはな
い。

【００２０】また、素子分離用絶縁膜の表面に半導体層
が露出することもない。このため、配線や半導体素子の
レイアウトが制限されることはない。

【００２１】すなわち、素子分離を十分に行なうことが
でき、かつ、設計の自由度の高い半導体装置を実現する
ことができる。

【００２２】請求項２の半導体装置の製造方法において
は、素子分離用凹部を形成する際、異なるマスクを用い
て複数回エッチングを行なうことにより、深さの深い部
分と浅い部分とを形成することを特徴とする。したがっ
て、素子分離用凹部の深さの種類に対応して複数回エッ
チングを行なうことにより、容易に、深さの深い部分と
浅い部分とを形成することができる。

【００２３】請求項３の半導体装置の製造方法および請
求項７の半導体装置においては、素子分離用凹部の内側
に熱酸化膜を設けることを特徴とする。したがって、熱
酸化を行なうことにより、素子分離用凹部の内側の角部
を滑らかにすることができる。このため、素子分離用絶
縁膜近傍の電界の集中を緩和することができる。

【００２４】請求項４の半導体装置の製造方法および請
求項８の半導体装置においては、素子分離用凹部のうち
周辺近傍の深さを深くするとともに、周辺近傍以外の部
分に深さの浅い部分を設けることを特徴とする。

【００２５】したがって、素子分離用凹部のうち素子形
成領域に近い該周辺近傍の直下に反転層ができることは
ほとんどない。すなわち、深さの浅い部分を一部に設け
ながら、効果的に素子分離を行なうことができる。

【００２６】請求項５の半導体装置の製造方法において
は、半導体層の上に研磨抑止層を形成し、第１のエッチ
ング工程において研磨抑止層および研磨抑止層の下の半
導体層を所定パターンで所定深さまで除去するととも
に、第２のエッチング工程において少なくとも半導体層
を前記所定パターンと異なるパターンで前記所定深さと
異なる深さまで除去することにより、深さの深い部分と
浅い部分とが混在した素子分離用凹部を形成し、素子分
離用凹部の内部および外部に、素子分離用絶縁膜を形成
するための層を堆積し、研磨抑止層をストッパーとして
素子分離用絶縁膜を形成するための層を上面から研磨す
ることにより、素子分離用絶縁膜を形成することを特徴
とする。

【００２７】したがって、研磨抑止層を設けることによ
って、研磨の際、素子分離用絶縁膜が必要以上に薄くな
ることを防止することができる。このため、素子分離用
絶縁膜の素子分離機能を、より確実に得ることができ
る。

【００２８】なお、請求項において「半導体基板に半導
体層を設ける」とは、半導体基板に接して半導体層を設
ける場合、半導体基板の上に形成した一層以上の別の層
の上に半導体層を設ける場合、半導体基板自体が半導体
層である場合を含む概念である。

【００２９】

【発明の実施の形態】図４に、この発明の一実施形態に
よる半導体装置の製造方法を説明するための断面斜視図
を示す。

【００３０】図４に示すように、該半導体装置において
は、シリコン半導体で構成された基板２２（半導体基
板、半導体層）の上部に、素子分離用絶縁膜３６ａが設
けられている。素子分離用絶縁膜３６ａは、基板２２の
上部に部分的に設けられた凹部３４（素子分離用凹部）
にシリコン酸化物（素子分離を行なうための材料）を充
填した構造を有している。素子分離用絶縁膜３６ａの上
面は、当該素子分離用絶縁膜３６ａの設けられていない
基板２２の上面と実質的に同一平面になるよう構成され
ている。また、凹部３４は、深さの深い凹部３２ａ（深
さの深い部分）と、浅い凹部２８（深さの浅い部分）と
により構成されている。

【００３１】また、凹部３４の内側、すなわち、凹部３
４の内壁と素子分離用絶縁膜３６ａとの間には、熱酸化
膜３８が形成されている。このように、熱酸化を行なう
ことにより、凹部３４の内側の角部を滑らかにすること
ができる。このため、素子分離用絶縁膜３６ａ近傍の電
界の集中を緩和することができるので都合がよい。

【００３２】さらに、深い凹部３２ａを凹部３４の周辺
近傍に設けるとともに、周辺近傍以外の部分に浅い凹部
２８を設けるようにしている。したがって、深い凹部３
２ａの直下、すなわち、素子形成領域に近い該周辺近傍
の直下に反転層ができることはほとんどない。したがっ
て、浅い凹部２８を一部に設けながら、効果的に素子分
離を行なうことができる。

【００３３】つぎに、図１Ａないし図４に基づいて、該
半導体装置の製造方法を説明する。図１Ａないし図３Ｂ
は、半導体装置の製造方法を説明するための断面図であ
る。まず、図１Ａに示すように、シリコン半導体で構成
された基板２２上にシリコン窒化膜２４（研磨抑止層）
を堆積させる。シリコン窒化膜２４は、たとえば減圧Ｃ
ＶＤ法などにより堆積させる。なお、この実施形態にお
いては、シリコン窒化膜２４の膜厚を１５００オングス
トローム程度に設定している（図３Ｂ参照）。

【００３４】シリコン窒化膜２４を堆積させる前に、基
板２２の表面を熱酸化させることにより熱酸化膜（パッ
ド酸化膜）２３を形成しておく。基板２２とシリコン窒
化膜２４との間に熱酸化膜２３を介在させることによ
り、基板２２にストレスが伝達されるのをある程度防止
することができる。なお、説明の便宜のため、以下の図
面においては、熱酸化膜２３の記載を省略する場合があ
る。

【００３５】つぎに、図１Ｂに示すように、シリコン窒
化膜２４の上に所定形状のレジスト２６を形成し、レジ
スト２６をマスクとしてエッチングを行なうことによ
り、露出したシリコン窒化膜２４、および、その下にあ
る基板２２の上部を部分的に除去する（第１のエッチン
グ工程）。このようにして、浅い凹部２８が形成され
る。

【００３６】レジスト２６を除去した後、図２Ａに示す
ように、別のパターンのレジスト３０を形成する。レジ
スト３０をマスクとしてエッチングを行なうことによ
り、露出したシリコン窒化膜２４およびその下にある基
板２２の上部を除去するとともに、前のエッチング工程
で露出した基板２２の一部をさらに除去する（第２のエ
ッチング工程）。

【００３７】このエッチングにより、図２Ｂに示すよう
に、深い凹部３２ａ、３２ｂが形成される。浅い凹部２
８と深い凹部３２ａとにより、凹部３４が構成される。
この実施形態においては、凹部３４の幅ａ（図３Ｂ参
照）は１０μｍ以上であり、深い凹部３２ａは、凹部３
４の周辺部よりやや内側に入ったところに設けられてい
る。なお、凹部３２ｂの幅ｂ（図３Ｂ参照）は１０μｍ
以下である。

【００３８】レジスト３０を除去し、図２Ｂの状態で熱
酸化を行なう。熱酸化により、露出した基板２２の表面
に熱酸化膜３８（図４参照）が形成される。なお、説明
の便宜のため、以下の図面においては、熱酸化膜３８の
記載を省略する場合がある。

【００３９】つぎに、図３Ａに示すように、ＣＶＤ法
（化学的気相成長法）等によりシリコン酸化物層３６
（素子分離用絶縁膜を形成するための層）を堆積させ、
その後、シリコン窒化膜２４をストッパーとしてＣＭＰ
（機械的化学的研磨）を行なう。

【００４０】ＣＭＰを行なうことにより、図３Ｂに示す
ように、シリコン窒化膜２４よりも上にあるシリコン酸
化物層３６を除去する。すなわち、ＣＭＰにより、凹部
３４、３２ｂ内にのみシリコン酸化物が残されることに
なる。凹部３４および凹部３２ｂ内に残されたシリコン
酸化物が、それぞれ、素子分離用絶縁膜３６ａ、３６ｂ
である。

【００４１】このように、シリコン窒化膜２４を設ける
ことによって、ＣＭＰの際、素子分離用絶縁膜３６ａ、
３６ｂが必要以上に薄くなることを防止することができ
る。このため、素子分離用絶縁膜３６ａ、３６ｂの素子
分離機能を、より確実に得ることができるのである。

【００４２】この後、ウエットエッチングを行なって、
シリコン窒化膜２４のみを選択的に除去する。シリコン
窒化膜２４が除去されることで突出することとなった素
子分離用絶縁膜３６ａ、３６ｂの頂部、および、シリコ
ン窒化膜２４の下の熱酸化膜２３（図１Ａ参照）を、別
のウエットエッチングにより除去する。

【００４３】図４に示すように、基板２２のうち素子分
離用絶縁膜が形成されていない部分が、活性領域２５と
なる。このようにして、活性領域２５の上面とほぼ同一
の上面を有する素子分離用絶縁膜３６ａ、３６ｂが形成
される。

【００４４】なお、この実施形態においては、図３Ｂに
示すように、素子分離用絶縁膜３６ａが形成されている
凹部のうち浅い凹部２８の深さを２０００オングストロ
ーム程度、深い凹部３２ａの深さを６０００オングスト
ローム程度に設定している。また、素子分離用絶縁膜３
６ｂが形成されている凹部３２ｂの深さを４０００オン
グストローム程度に設定している。また、深い凹部３２
ａは、凹部３４の周辺部より１．５μｍ程度内側に入っ
たところに設けられており、深い凹部３２ａの幅は、３
μｍ程度に設定されている。

【００４５】このように、この実施形態においては、素
子分離用の凹部３４に、深さの深い凹部３２ａと浅い凹
部２８とを混在させて設けるようにしている。

【００４６】したがって、図３Ａに示すように、凹部３
４の内部および外部に、シリコン酸化物層３６を堆積さ
せたとき、当該シリコン酸化物層３６の上面の凹凸を小
さくすることができる。このため、シリコン酸化物層３
６を上面から研磨してシリコン酸化物層３６のうち凹部
３４の外部にある部分を除去して当該凹部３４の内部に
素子分離用絶縁膜３６ａを形成する際、当該素子分離用
絶縁膜３６ａの上部が大きくえぐりとられることはな
い。

【００４７】また、素子分離用絶縁膜３６ａの表面に露
出するようなダミーの突起（図１５Ｂ、２ａ参照）を設
けないので、配線や半導体素子のレイアウトが制限され
ることはない。たとえば、図４に示すように、ゲート配
線Ｇは、図中Ｙ方向のいずれの位置にでも配置すること
ができる。

【００４８】したがって、素子分離を十分に行なうこと
ができ、かつ、設計の自由度の高い半導体装置を実現す
ることができる。

【００４９】また、上述の実施形態においては、凹部３
４を形成する際、異なるパターンのレジスト２６、３０
をマスクとして、２回に分けてエッチングを行なうこと
により、深い凹部３２ａと浅い凹部２８とを形成するよ
うにしている。このように、凹部３４の深さの種類に対
応して複数回エッチングを行なうことで、容易に、深い
凹部３２ａと浅い凹部２８とを形成することができる。

【００５０】図１１Ａに、この実施形態における素子分
離用絶縁膜３６ａが形成されている凹部３４の平面構成
を模式的に示す。ハッチングの施されている部分が浅い
凹部２８を表わし、ハッチングの施されていない部分が
深い凹部３２ａ表わす。

【００５１】つぎに、図５Ａないし図６Ｂに基づいて、
この発明の他の実施形態による半導体装置の製造方法を
説明する。図５Ａないし図６Ｂは、当該製造方法を説明
するための断面図である。図５Ａ〜図６Ｂは、前述の実
施形態における図１Ａ〜図２Ｂに対応する。その後の工
程は、前述の実施形態における図３Ａ以後の工程と同様
である。

【００５２】前述の実施形態と同様に、まず、図５Ａに
示すように、シリコン半導体で構成された基板２２上に
シリコン窒化膜２４を堆積させる。シリコン窒化膜２４
を堆積させる前に、基板２２の表面を熱酸化させること
により熱酸化膜２３を形成しておくのも、前述の実施形
態と同様である。

【００５３】つぎに、図５Ｂに示すように、シリコン窒
化膜２４の上に所定形状のレジスト２６を形成し、レジ
スト２６をマスクとしてエッチングを行なうことによ
り、浅い凹部２８を形成する。なお、前述の実施形態で
は、浅い凹部２８の幅は、凹部３４の幅ａと同一であっ
たが、この実施形態においては、浅い凹部２８の幅は、
凹部３４の幅ａより若干（片側１．５μｍ程度）狭く設
定されている。

【００５４】レジスト２６を除去した後、図６Ａに示す
ように、別のパターンのレジスト３０を形成する。レジ
スト３０をマスクとしてエッチングを行なうことによ
り、図６Ｂに示すように、深い凹部３２ａ、３２ｂが形
成される。この実施形態においては、深い凹部３２ａ
は、深さ４０００オングストローム程度の部分と、深さ
６０００オングストローム程度の部分とにより構成され
ている。

【００５５】浅い凹部２８と深い凹部３２ａとにより凹
部３４が構成される点は、前述の実施形態と同様であ
る。また、この実施形態においても、凹部３４の幅ａは
１０μｍ以上であり、凹部３２ｂの幅ｂは１０μｍ以下
である。

【００５６】ただし、前述の実施形態と異なり、この実
施形態においては、深い凹部３２ａは、凹部３４の最外
周に設けられている。このように構成することで、素子
分離をより確実に行なうことができる。

【００５７】図１１Ｂに、この実施形態における素子分
離用絶縁膜３６ａが形成されている凹部３４の平面構成
を模式的に示す。ハッチングの施されている部分が浅い
凹部２８を表わし、ハッチングの施されていない部分が
深い凹部３２ａ表わす。なお、その後の工程は、前述の
実施形態（図３Ａ〜図４参照）と同様である。

【００５８】つぎに、図７Ａないし図８Ｂに基づいて、
この発明のさらに他の実施形態による半導体装置の製造
方法を説明する。図７Ａないし図８Ｂは、当該製造方法
を説明するための断面図である。図７Ａ〜図８Ｂは、前
述の実施形態における図１Ａ〜図２Ｂに対応する。その
後の工程は、前述の実施形態における図３Ａ以後の工程
と同様である。

【００５９】前述の実施形態と同様に、まず、図７Ａに
示すように、シリコン半導体で構成された基板２２上に
シリコン窒化膜２４を堆積させる。シリコン窒化膜２４
を堆積させる前に、基板２２の表面を熱酸化させること
により熱酸化膜２３を形成しておくのも、前述の実施形
態と同様である。

【００６０】つぎに、図７Ｂに示すように、シリコン窒
化膜２４の上に所定形状のレジスト２６を形成し、レジ
スト２６をマスクとしてエッチングを行なうことによ
り、深い凹部３２ａ、３２ｂを形成する。前述の各実施
形態と異なり、先に、凹部３２ａ、３２ｂを形成するの
である。この時点では、凹部３２ａ、３２ｂの深さは、
いずれも４０００オングストローム程度である。

【００６１】レジスト２６を除去した後、図８Ａに示す
ように、別のパターンのレジスト３０を形成する。凹部
３２ａは露出しているが、凹部３２ｂはレジスト３０に
覆われている。レジスト３０をマスクとしてエッチング
を行なうことにより、図８Ｂに示すように、浅い凹部２
８（２０００オングストローム程度）が形成されるとと
もに、深い凹部３２ａの深さがさらに深くなる（６００
０オングストローム程度）。なお、凹部３２ｂの深さは
そのままである（４０００オングストローム程度）。

【００６２】このようにして形成された凹部３４の形状
は、前述の実施形態（図２Ｂ参照）と同様である。この
ように、浅い凹部２８を形成するためのエッチング工程
と、深い凹部３２ａ、３２ｂを形成するためのエッチン
グ工程を、逆にすることもできる。また、その後の工程
は、前述の実施形態（図３Ａ〜図４参照）と同様であ
る。

【００６３】つぎに、図９Ａないし図１０Ｂに基づい
て、この発明のさらに他の実施形態による半導体装置の
製造方法を説明する。図９Ａないし図１０Ｂは、当該製
造方法を説明するための断面図である。図９Ａ〜図１０
Ｂは、前述の実施形態における図５Ａ〜図６Ｂに対応す
る。その後の工程は、前述の実施形態における図３Ａ以
後の工程と同様である。

【００６４】この実施形態において形成された凹部３４
の形状は、前述の実施形態（図６Ｂ参照）と同様であ
る。すなわち、浅い凹部２８を形成するためのエッチン
グ工程と、深い凹部３２ａ、３２ｂを形成するためのエ
ッチング工程を、前述の実施形態（図５Ａ〜図６Ｂ参
照）と逆にしたものである。

【００６５】なお、素子分離用絶縁膜３６ａが形成され
ている凹部３４の形状、すなわち、浅い凹部２８と深い
凹部３２ａとの配置パターンは、図１１Ａや図１１Ｂに
示されるパターンに限定されるものではない。図１１Ｃ
〜図１２Ｄに、凹部３４の平面構成の他の例を、模式的
に示す。ハッチングの施されている部分が浅い凹部２８
を表わし、ハッチングの施されていない部分が深い凹部
３２ａ表わす。

【００６６】図１１Ｃは、複数の浅い凹部２８と深い凹
部３２ａとを交互に同心状に配置したパターンである。
図１１Ｄは、浅い凹部２８を蛇行状に配置したパターン
である。図１２Ａは、浅い凹部２８をストライプ状に配
置したパターンである。図１２Ｂは、矩形状の浅い凹部
２８を複数個、格子状に配置したパターンである。図１
２Ｂは、矩形状の浅い凹部２８を複数個、ちどり状に配
置したパターンである。また、浅い凹部２８の形状を矩
形以外の形状、たとえば、図１２Ｄのように６角形状に
することもできる。また、図１１Ａ〜図１２Ｄの各パタ
ーンにおいて、浅い凹部２８と深い凹部３２ａとを逆に
配置するようにしてもよい。さらに、上記各パターン
を、複数、組合せてもよい。

【００６７】なお、上述の各実施形態においては、凹部
３４の内側に熱酸化膜３８を形成するよう構成したが、
必ずしも凹部３４の内側に熱酸化膜３８を形成する必要
はない。

【００６８】また、上述の各実施形態においては、素子
分離用絶縁膜として、基板２２の上部に部分的に設けら
れた凹部３４にシリコン酸化物を充填した構造のものを
例に説明したが、この発明は、これに限定されるもので
はない。

【００６９】また、上述の各実施形態においては、素子
分離用凹部のうち周辺近傍の深さを深くするとともに、
周辺近傍以外の部分に深さの浅い部分を設けるよう構成
したが、この発明はこれに限定されるものではない。た
とえば、周辺近傍か周辺近傍以外の部分であるかを問わ
ず、深さの深い部分と浅い部分と混在させるよう構成す
ることもできる。

【００７０】また、上述の各実施形態においては、素子
分離用凹部を形成する際、エッチング工程を２回に分け
て実施するよう構成したが、この発明はこれに限定され
るものではない。たとえば、エッチング工程を３回以上
に分けて実施するよう構成することもできる。また、エ
ッチング工程以外の方法で素子分離用凹部を形成するこ
ともできる。また、素子分離用凹部の深さは２種類また
は３種類に限定されるものではない。

【００７１】また、上述の各実施形態においては、研磨
抑止層としてシリコン窒化膜を用いたが、研磨抑止層は
シリコン窒化膜に限定されるものではない。また、研磨
抑止層を用いないで素子分離用絶縁膜を形成するための
層を上面から研磨するよう構成することもできる。

【図面の簡単な説明】

【図１】図１Ａないし図１Ｂは、この発明の一実施形態
による半導体装置の製造方法を説明するための断面図で
ある。

【図２】図２Ａないし図２Ｂは、この発明の一実施形態
による半導体装置の製造方法を説明するための断面図で
ある。

【図３】図３Ａないし図３Ｂは、この発明の一実施形態
による半導体装置の製造方法を説明するための断面図で
ある。

【図４】この発明の一実施形態による半導体装置の製造
方法を説明するための断面斜視図である。

【図５】図５Ａないし図５Ｂは、この発明の他の実施形
態による半導体装置の製造方法を説明するための断面図
である。

【図６】図６Ａないし図６Ｂは、この発明の他の実施形
態による半導体装置の製造方法を説明するための断面図
である。

【図７】図７Ａないし図７Ｂは、この発明のさらに他の
実施形態による半導体装置の製造方法を説明するための
断面図である。

【図８】図８Ａないし図８Ｂは、この発明のさらに他の
実施形態による半導体装置の製造方法を説明するための
断面図である。

【図９】図９Ａないし図９Ｂは、この発明のさらに他の
実施形態による半導体装置の製造方法を説明するための
断面図である。

【図１０】図１０Ａないし図１０Ｂは、この発明のさら
に他の実施形態による半導体装置の製造方法を説明する
ための断面図である。

【図１１】図１１Ａないし図１１Ｄは、素子分離用絶縁
膜３６ａが形成されている凹部３４についての種々の平
面構成を模式的に示した図面である。

【図１２】図１２Ａないし図１２Ｄは、素子分離用絶縁
膜３６ａが形成されている凹部３４についての種々の平
面構成を模式的に示した図面である。

【図１３】図１３Ａないし図１３Ｂは、従来のＳＴＩ法
を用いて素子分離用絶縁膜を形成する方法を説明するた
めの断面図である。

【図１４】図１４Ａないし図１４Ｂは、従来のＳＴＩ法
を用いて素子分離用絶縁膜を形成する方法を説明するた
めの断面図である。

【図１５】図１５Ａは、従来のＳＴＩ法を用いて素子分
離用絶縁膜を形成する他の方法を説明するための断面図
である。図１５Ｂは、当該素子分離用絶縁膜近傍の平面
構成を概念的に表わした図面である。

【符号の説明】

２８・・・・・・浅い凹部 ３２ａ・・・・・深い凹部 ３４・・・・・・素子分離用の凹部 ３６・・・・・・シリコン酸化物層 ３６ａ・・・・・素子分離用絶縁膜

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体基板に設けられた半導体層の上部に
   部分的に素子分離用絶縁膜を形成する方法であって、 半導体層の上部に素子分離用凹部を形成し、 素子分離用凹部の内部および外部に、素子分離用絶縁膜
   を形成するための層を形成し、 素子分離用絶縁膜を形成するための層を上面から研磨し
   て当該層のうち素子分離用凹部の外部にある部分を除去
   することによって、実質的に素子分離用凹部の内部に素
   子分離用絶縁膜を形成する半導体装置の製造方法におい
   て、 素子分離用凹部を形成する際、深さの深い部分と浅い部
   分とを混在させて形成すること、 を特徴とする、半導体装置の製造方法。
2. 【請求項２】請求項１の半導体装置の製造方法におい
   て、 前記素子分離用凹部を形成する際、異なるマスクを用い
   て複数回エッチングを行なうことにより、深さの深い部
   分と浅い部分とを形成することを特徴とするもの。
3. 【請求項３】請求項１ないし請求項２のいずれかの半導
   体装置の製造方法において、 前記素子分離用凹部を形成したあと、素子分離用凹部の
   内側に熱酸化膜を形成することを特徴とするもの。
4. 【請求項４】請求項１ないし請求項３のいずれかの半導
   体装置の製造方法において、 前記素子分離用凹部のうち周辺近傍の深さを深くすると
   ともに、周辺近傍以外の部分に深さの浅い部分を設ける
   こと、 を特徴とするもの。
5. 【請求項５】半導体基板に設けられた半導体層の上部に
   部分的に素子分離用絶縁膜を形成する方法であって、 半導体層の上に研磨抑止層を形成し、 第１のエッチング工程において研磨抑止層および研磨抑
   止層の下の半導体層を所定パターンで所定深さまで除去
   するとともに、第２のエッチング工程において少なくと
   も半導体層を前記所定パターンと異なるパターンで前記
   所定深さと異なる深さまで除去することにより、深さの
   深い部分と浅い部分とが混在した素子分離用凹部を形成
   し、 素子分離用凹部の内部および外部に、素子分離用絶縁膜
   を形成するための層を堆積し、 研磨抑止層をストッパーとして素子分離用絶縁膜を形成
   するための層を上面から研磨することにより、素子分離
   用絶縁膜を形成するための層のうち研磨抑止層より上に
   ある部分を除去し、 その後、研磨抑止層を除去することによって、素子分離
   用絶縁膜の上面が当該素子分離用絶縁膜の設けられてい
   ない半導体層の上面と実質的に同一平面にあるような素
   子分離用絶縁膜を形成すること、 を特徴とする、半導体装置の製造方法。
6. 【請求項６】半導体基板に設けられた半導体層と、 半導体層の上部に部分的に設けられた素子分離用凹部に
   素子分離を行なうための材料を充填した構造を有する素
   子分離用絶縁膜であって、当該素子分離用絶縁膜の上面
   は素子分離用絶縁膜の設けられていない半導体層の上面
   と実質的に同一平面にある素子分離用絶縁膜、 を備えた半導体装置において、 素子分離用凹部に、深さの深い部分と浅い部分とを設け
   たこと、 を特徴とする半導体装置。
7. 【請求項７】請求項６の半導体装置において、 前記素子分離用凹部の内側に熱酸化膜を設けたことを特
   徴とするもの。
8. 【請求項８】請求項６ないし請求項７のいずれかの半導
   体装置において、 前記素子分離用凹部のうち周辺近傍の深さを深くすると
   ともに、周辺近傍以外の部分に深さの浅い部分を設けた
   こと、 を特徴とするもの。