KR20130087929A - 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법 - Google Patents

트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130087929A
KR20130087929A KR1020120009197A KR20120009197A KR20130087929A KR 20130087929 A KR20130087929 A KR 20130087929A KR 1020120009197 A KR1020120009197 A KR 1020120009197A KR 20120009197 A KR20120009197 A KR 20120009197A KR 20130087929 A KR20130087929 A KR 20130087929A
Authority
KR
South Korea
Prior art keywords
trench
layer
insulating layer
device isolation
hdp
Prior art date
Application number
KR1020120009197A
Other languages
English (en)
Inventor
김태호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120009197A priority Critical patent/KR20130087929A/ko
Priority to US13/616,951 priority patent/US8823131B2/en
Publication of KR20130087929A publication Critical patent/KR20130087929A/ko
Priority to US14/445,291 priority patent/US8941210B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 트랜치 소자분리층을 갖는 반도체소자는, 트랜치를 갖는 기판과, 트랜치의 바닥 및 측면을 덮되, 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 가지며, 바닥 모서리에 형성된 마이크로 트랜치를 갖는 라이너절연층과, 마이크로 트랜치 내부를 채우면서 트랜치의 하부를 채우는 제1 소자분리절연층과, 그리고 제1 소자분리절연층 위에서 트랜치의 나머지 부분을 채우는 제2 소자분리절연층을 포함한다.

Description

트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법{Semiconductor device having trench isolation layer and method of fabricating the same}
본 발명은 반도체 기술에 관한 것으로서, 보다 상세하게는 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법에 관한 것이다.
반도체소자의 집적도가 높아지면서, 회로패턴의 디자인 룰(design rule) 또한 급격히 감소되고 있다. 이에 따라 소자분리 구조 또한 극미세 크기(ultra-fine size)로 구현되도록 요구받고 있다. 예컨대, 디램(DRAM; Dynamic Random Access Memory)와 같은 반도체 메모리소자의 디자인 룰이 30nm급 이하로 감소됨에 따라, 얕은 트랜치 소자분리(STI; Shallow Trench Isolation) 구조에서 보이드(void) 또는 심(seam)과 같은 채움 불량이 유발되는 것을 억제할 수 있는 기술의 개발이 요구되고 있다.
최근 이와 같은 채움 불량 문제를 해결하기 위해, 스핀온절연(SOD; Spin On Dielectric)층 또는 유동성(flowable) 산화층을 이용하는 방법이 제시된 바 있다. 그러나 이와 같은 방법은, SOD층 및 유동성 산화층 모두 NH 및 CH 등의 불순물을 포함하고 있다는 문제가 있으며, 이에 따라 불순물을 제거하는 과정이나 산화하는 과정에서 볼륨(volume) 수축이 심하게 발생된다. 이와 같이 불륨 수축은 스트레스(stress)를 유발시키고, 그 결과 스트레스로 인한 결정결함이 발생되고, 웨이퍼가 휘어지는 현상까지도 발생될 수 있다.
본 발명이 해결하고자 하는 과제는, 스핀온절연층 또는 유동성 산화층을 사용하지 않고 채움 불량 발생 없는 트랜치 소자분리층을 갖는 반도체소자를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 위와 같은 트랜치 소자분리층을 갖는 반도체소자를 제조하는 방법을 제공하는 것이다.
본 발명의 일 예에 따른 트랜치 소자분리층을 갖는 반도체소자는, 트랜치를 갖는 기판과, 트랜치의 바닥 및 측면을 덮되, 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 가지며, 바닥 모서리에 형성된 마이크로 트랜치를 갖는 라이너절연층과, 마이크로 트랜치 내부를 채우면서 트랜치의 하부를 채우는 제1 소자분리절연층과, 그리고 제1 소자분리절연층 위에서 트랜치의 나머지 부분을 채우는 제2 소자분리절연층을 포함한다.
상기 라이너절연층은, 나이트라이드층을 포함할 수 있다.
상기 제1 소자분리절연층의 상부면은 상기 제1 깊이의 하부에 배치될 수 있다.
상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층을 포함할 수 있다.
상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층을 포함할 수 있다.
본 발명의 다른 예에 따른 트랜치 소자분리층을 갖는 반도체소자는, 상대적으로 좁은 선폭의 제1 트랜치 및 상대적으로 넓은 선폭의 제2 트랜치를 갖는 기판과, 제1 트랜치를 모두 채우면서, 제2 트랜치의 바닥 및 측면을 덮되, 제2 트랜치의 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 가지며, 바닥 모서리에 형성된 마이크로 트랜치를 갖는 라이너절연층과, 마이크로 트랜치 내부를 채우면서 제2 트랜치의 하부를 채우는 제1 소자분리절연층과, 그리고 제1 소자분리절연층 위에서 제2 트랜치의 나머지 부분을 채우는 제2 소자분리절연층을 포함한다.
상기 제1 트랜치는 셀영역 내에 배치되고, 제2 트랜치는 주변회로영역에 배치될 수 있다.
상기 라이너절연층은, 나이트라이드층을 포함할 수 있다.
상기 제1 소자분리절연층의 상부면은 상기 제1 깊이의 하부에 배치될 수 있다.
상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층을 포함할 수 있다.
상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층을 포함할 수 있다.
본 발명의 일 예에 따른 트랜치 소자분리층을 갖는 반도체소자의 제조방법은, 기판에 트랜치를 형성하는 단계와, 트랜치의 바닥 및 측면 위에 라이너절연층을 형성하는 단계와, 라이너절연층 위에 라이너절연층의 바닥 모서리에 있는 마이크로 트랜치 내부를 채우면서 트랜치의 하부를 채우는 제1 소자분리절연층을 형성하되, 제1 소자분리절연층은, 트랜치의 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 갖도록 하는 단계와, 그리고 트랜치의 나머지 부분이 채워지도록 제1 소자분리절연층 위에 제2 소자분리절연층을 형성하는 단계를 포함한다.
상기 라이너절연층은 나이트라이드층으로 형성할 수 있다.
상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층으로 형성할 수 있다.
상기 고밀도플라즈마(HDP) 옥사이드층을 형성하는 단계는, 라이너절연층의 상부 모서리 부분과, 트랜치의 바닥 모서리에서의 라이너절연층의 마이크로 트랜치 부분에 대한 식각이 이루어지도록 하는 식각단계와, 그리고 라이너절연층의 측벽이 바닥으로 갈수록 두께가 증가하도록 라이너절연층을 식각하면서 마이크로 트랜치가 채워지도록 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 증착단계를 포함할 수 있다.
이 경우, 식각단계 및 증착단계는, 고밀도플라즈마(HDP) 증착장비에서 수행한다.
상기 식각단계는, 고밀도플라즈마(HDP) 증착장비의 바이어스를 1000W 내지 2000W로 설정하여 수행할 수 있다.
상기 증착단계는, 라이너절연층의 상부 측벽이 경사지도록 라이너절연층을 식각하면서 마이크로 트랜치가 채워지도록 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 제1 식각/증착단계와, 그리고 라이너절연층의 측벽이 완만하게 경사지도록 라이너절연층을 식각하는 과정과, 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정을 반복적으로 수행하는 제2 식각/증착단계를 포함할 수 있다.
이 경우, 제1 식각/증착단계에서의 라이너절연층에 대한 식각은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 1500W 내지 5000W로 설정하여 수행할 수 있다.
그리고 제2 식각/증착단계에서의 라이너절연층을 식각하는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 500W 내지 1000W로 설정하여 수행할 수 있다.
또한, 제2 식각/증착단계에서의 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 900W 내지 1500W로 설정하여 수행할 수 있다.
상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층으로 형성할 수 있다.
이 경우, O3 TEOS층 형성은, 300torr 내지 600torr의 압력 조건 및 400℃ 내지 550℃의 온도 조건에서 수행한다.
본 예에서, 제1 소자분리절연층을 형성한 후, 라이너절연층의 측벽에 남아 있는 제1 소자분리절연층과 트랜치의 바닥에 있는 제1 소자분리절연층의 상부면에서 돌출된 부분을 제거하기 위한 세정공정을 수행하는 단계를 더 포함할 수 있다.
본 예에 있어서, 제2 소자분리절연층을 형성한 후, 제2 소자분리절연층을 밀집화시키기 위한 어닐링을 수행하는 단계를 더 포함할 수 있다.
이 경우, 어닐링은, N2 분위기 또는 H2O 분위기에서 700℃ 내지 1000℃의 온도조건으로 수행한다.
본 발명의 다른 예에 따른 트랜치 소자분리층을 갖는 반도체소자의 제조방법은, 기판에 상대적으로 좁은 선폭의 제1 트랜치 및 상대적으로 넓은 선폭의 제2 트랜치를 형성하는 단계와, 제1 트랜치를 채우면서 제2 트랜치의 바닥 및 측면 위를 덮는 라이너절연층을 형성하는 단계와, 라이너절연층 위에 라이너절연층의 바닥 모서리에 있는 마이크로 트랜치 내부를 채우면서 제2 트랜치의 하부를 채우는 제1 소자분리절연층을 형성하되, 제1 소자분리절연층은, 제2 트랜치의 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 갖도록 하는 단계와, 그리고 제2 트랜치의 나머지 부분이 채워지도록 제1 소자분리절연층 위에 제2 소자분리절연층을 형성하는 단계를 포함한다.
상기 제1 트랜치는 셀영역에 형성하고, 상기 제2 트랜치는 주변회로영역에 형성할 수 있다.
상기 라이너절연층은 나이트라이드층으로 형성할 수 있다.
상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층으로 형성할 수 있다.
상기 고밀도플라즈마(HDP) 옥사이드층을 형성하는 단계는, 라이너절연층의 상부 모서리 부분과, 제2 트랜치의 바닥 모서리에서의 라이너절연층의 마이크로 트랜치 부분에 대한 식각이 이루어지도록 하는 식각단계와, 그리고 라이너절연층의 측벽이 바닥으로 갈수록 두께가 증가하도록 라이너절연층을 식각하면서 마이크로 트랜치가 채워지도록 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 증착단계를 포함할 수 있다.
이 경우, 식각단계 및 증착단계는, 고밀도플라즈마(HDP) 증착장비에서 수행한다.
상기 식각단계는, 고밀도플라즈마(HDP) 증착장비의 바이어스를 1000W 내지 2000W로 설정하여 수행할 수 있다.
상기 증착단계는, 라이너절연층의 상부 측벽이 경사지도록 라이너절연층을 식각하면서 마이크로 트랜치가 채워지도록 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 제1 식각/증착단계와, 그리고 라이너절연층의 측벽이 완만하게 경사지도록 라이너절연층을 식각하는 과정과, 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정을 반복적으로 수행하는 제2 식각/증착단계를 포함할 수 있다.
이 경우, 제1 식각/증착단계에서의 라이너절연층에 대한 식각은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 1500W 내지 5000W로 설정하여 수행할 수 있다.
그리고 제2 식각/증착단계에서의 라이너절연층을 식각하는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 500W 내지 1000W로 설정하여 수행할 수 있다.
또한, 제2 식각/증착단계에서의 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 900W 내지 1500W로 설정하여 수행할 수 있다.
상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층으로 형성할 수 있다.
이 경우, O3 TEOS층 형성은, 300torr 내지 600torr의 압력 조건 및 400℃ 내지 550℃의 온도 조건에서 수행한다.
본 예에서, 제1 소자분리절연층을 형성한 후, 라이너절연층의 측벽에 남아 있는 제1 소자분리절연층과 제2 트랜치의 바닥에 있는 제1 소자분리절연층의 상부면에서 돌출된 부분을 제거하기 위한 세정공정을 수행하는 단계를 더 포함할 수 있다.
본 예에 있어서, 제2 소자분리절연층을 형성한 후, 제2 소자분리절연층을 밀집화시키기 위한 어닐링을 수행하는 단계를 더 포함할 수 있다.
이 경우, 어닐링은, N2 분위기 또는 H2O 분위기에서 700℃ 내지 1000℃의 온도조건으로 수행한다.
본 발명에 따르면, 스핀온절연(SOD)층 또는 유동성 절연층을 사용하지 않으므로, 후속의 열공정에 의한 스트레스 발생이 최소화되며, 불순물에 의한 아웃개싱(outgassing) 및 이로 인한 소자특성 변화에 대한 문제가 발생되지 않는다는 이점이 제공된다.
도 1은 본 발명의 일 예에 따른 트랜치 소자분리층을 갖는 반도체소자를 나타내 보인 단면도이다.
도 2는 본 발명의 다른 예에 따른 트랜치 소자분리층을 갖는 반도체소자를 나타내 보인 단면도이다.
도 3 내지 도 10은, 도 1의 트랜치 소자분리층을 갖는 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 단면도들이다.
도 11은 본 발명에 따른 트랜치 소자분리층을 갖는 반도체소자의 제조방법에서 사용되는 고밀도(HDP) 플라즈마 증착장비를 나타내 보인 도면이다.
도 12 내지 내지 도 19는 도 2의 트랜치 소자분리층을 갖는 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1은 본 발명의 일 예에 따른 트랜치 소자분리층을 갖는 반도체소자를 나타내 보인 단면도이다. 도 1을 참조하면, 본 예에 따른 반도체소자(100)는, 트랜치(130)를 갖는 기판(110)과, 이 트랜치(130) 내에 만들어지는 트랜치 소자분리층(150)을 포함하여 구성된다. 기판(110)은 실리콘기판이지만,경우에 따라서는 절연층 위의 실리콘(SOI;Silicon On Insulator) 기판일 수도 있다. 통상적으로 기판(110) 내에서 소자들이 배치되는 활성영역은 트랜치 소자분리층(150)에 의해 한정된다. 따라서 본 예에 따른 반도체소자(100)의 경우도, 트랜치 소자분리층(150)이 배치되지 않은 기판(110)의 나머지 영역이 활성영역으로 사용된다.
트랜치 소자분리층(150)은, 라이너절연층(151), 제1 소자분리절연층(153), 및 제2 소자분리절연층(155)을 포함한다. 라이너절연층(151)은, 트랜치(130)의 바닥 및 측면을 덮도록 배치된다. 라이너절연층(151)의 측벽은, 트랜치(130)의 상부면으로부터 제1 깊이(D1)까지는 바닥을 향할수록 점점 두께가 증가하고, 제1 깊이(D1)부터 바닥면까지는 일정한 두께를 갖는다. 일 예에서 라이너절연층(151)은 나이트라이드층으로 이루어진다. 라이너절연층(151)의 바닥 모서리에는 마이크로 트랜치(152)가 배치된다. 이 마이크로 트랜치(152)는, 바닥 모서리에서 라이너절연층(151)과 라이너절연층(151)이 맞닿은 부분에 대해 추가적인 식각과정을 통해 만들어질 수 있다.
제1 소자분리절연층(153)은 라이너절연층(151)의 바닥 모서리에 있는 마이크로 트랜치(152) 내부를 채우면서 트랜치(130)의 하부를 채우도록 배치된다. 이때 제1 소자분리절연층(153)의 상부면은 제1 깊이(D1) 위로 넘지 않는다. 즉 제1 소자분리절연층(153)의 측벽은, 라이너절연층(151)의 측벽 중 일정한 두께를 갖는 부분에만 접하고, 경사진 부분과는 접하지 않는다. 제1 소자분리절연층(153)은, 고밀도플라즈마(HDP; High Density Plasma) 옥사이드층으로 이루어진다. 제2 소자분리절연층(155)은, 제1 소자분리절연층(153) 위에서 트랜치(130)의 나머지 부분을 모두 채운다. 제2 소자분리절연층(155)은, O3 TEOS(Tetraethoxysilane)층으로 이루어진다.
도 2는 본 발명의 다른 예에 따른 트랜치 소자분리층을 갖는 반도체소자를 나타내 보인 단면도이다. 도 2를 참조하면, 본 예에 따른 반도체소자(200)는, 제1 영역(210) 및 제2 영역(220)을 갖는 기판(230)을 포함한다. 기판(230)은 실리콘기판이지만,경우에 따라서는 절연층 위의 실리콘(SOI) 기판일 수도 있다. 통상적으로 기판(230) 내에서 소자들이 배치되는 활성영역은 트랜치 소자분리층에 의해 한정된다. 따라서 본 예에 따른 반도체소자(200)의 경우도, 트랜치 소자분리층이 배치되지 않은 기판(230)의 나머지 영역이 활성영역으로 사용된다. 기판(230)의 제1 영역(210) 및 제2 영역(220)은 각각 셀영역 및 주변회로영역이다. 따라서 기판(230)의 제1 영역(210)에는 상대적으로 좁은 제1 선폭(W1)의 제1 트랜치(213)가 배치되고, 기판(230)의 제2 영역(220)에는 상대적으로 넓은 제2 선폭(W2)의 제2 트랜치(223)가 배치된다. 제1 트랜치(213) 내에는 제1 영역(210) 내의 활성영역을 한정하는 제1 트랜치 소자분리층(215)이 배치되고, 제2 트랜치(223) 내에는 제2 영역(220) 내의 활성영역을 한정하는 제2 트랜치 소자분리층(225)이 배치된다.
제1 트랜치 소자분리층(215)은, 제1 선폭(W1)의 제1 트랜치(213) 내부가 라이너절연층(240)으로 모두 채워진 구조를 갖는다. 제2 트랜치 소자분리층(225)은, 제2 선폭(W2)의 제2 트랜치(223) 내부가 라이너절연층(240), 제1 소자분리절연층(250), 및 제2 소자분리절연층(260)으로 모두 채워진 구조를 갖는다. 라이너절연층(240)은, 제2 트랜치(223)의 바닥 및 측면을 덮도록 배치된다. 라이너절연층(240)의 측벽은, 제2 트랜치(223)의 상부면으로부터 제1 깊이(D1)까지는 바닥을 향할수록 점점 두께가 증가하고, 제1 깊이(D1)부터 바닥면까지의 제2 깊이(D2)까지는 일정한 두께를 갖는다. 일 예에서 라이너절연층(240)은 나이트라이드층으로 이루어진다. 제2 트랜치(223) 내의 라이너절연층(240)의 바닥 모서리에는 마이크로 트랜치(242)가 배치된다. 이 마이크로 트랜치(242)는, 제2 트랜치(223)의 바닥 모서리에서 라이너절연층(240)과 라이너절연층(240)이 맞닿은 부분에 대해 수행되는 추가적인 식각과정을 통해 만들어질 수 있다.
제1 소자분리절연층(250)은 라이너절연층(240)의 바닥 모서리에 있는 마이크로 트랜치(242) 내부를 채우면서 제2 트랜치(223)의 하부를 채우도록 배치된다. 이때 제1 소자분리절연층(250)의 상부면은 제1 깊이(D1) 위로 넘지 않는다. 즉 제1 소자분리절연층(250)의 측벽은, 라이너절연층(240)의 측벽 중 일정한 두께를 갖는 부분에만 접하고, 경사진 부분과는 접하지 않는다. 제1 소자분리절연층(250)은, 고밀도플라즈마(HDP) 옥사이드층으로 이루어진다. 제2 소자분리절연층(260)은, 제1 소자분리절연층(250) 위에서 제2 트랜치(223)의 나머지 부분을 모두 채운다. 제2 소자분리절연층(260)은, O3 TEOS(Tetraethoxysilane)층으로 이루어진다.
도 3 내지 도 10은 도 1의 트랜치 소자분리층을 갖는 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 단면도들이다. 그리고 도 11은 본 예에 따른 트랜치 소자분리층을 갖는 반도체소자의 제조방법에서 사용되는 고밀도(HDP) 플라즈마 증착장비를 나타내 보인 도면이다. 도 3을 참조하면, 실리콘기판과 같은 기판(110) 위에 기판(110)의 소자분리영역(157)을 노출시키는 개구부(123)를 갖는 소자분리용 마스크층패턴(120)을 형성한다. 소자분리용 마스크층패턴(120)은, 옥사이드층패턴(121) 및 나이트라이드층패턴(122)을 순차적으로 적층한 구조로 형성한다.
도 4를 참조하면, 소자분리용 마스크층패턴(120)을 식각마스크로 기판(110)의 노출부분에 대한 식각을 수행하여, 기판(130)의 소자분리영역(157)에 일정 깊이의 트랜치(130)를 형성한다. 트랜치(130) 형성을 위한 식각은 건식식각방법을 사용하여 수행한다. 일 예에서 트랜치(130)의 깊이와 폭의 비인 어스펙트 비(aspect ratio)는 4:1 이상이다.
도 5를 참조하면, 트랜치(130)가 형성된 결과물 전면에 라이너절연층(151)을 형성한다. 라이너절연층(151)은 나이트라이드층으로 형성한다. 트랜치(130)의 4:1 이상의 어스펙트 비를 갖는 경우 나이트라이드층으로는 트랜치(130)를 모두 매립시킬 수 없으며, 따라서 나이트라이드층으로 이루어진 라이너절연층(151)은, 트랜치(130)를 모두 채우지 못하고 트랜치(130)의 바닥 및 측벽 위와 소자분리용 마스크층패턴(120) 위에 일정 두께로 적층된다. 이때 트랜치(130)의 바닥 모서리에서와 같이 나이트라이드층과 나이트라이드층이 만나는 부분에는 나이트라이드층이 채워지지 못하고 작은 빈 공간인 심(seam)(152A)이 형성된다.
다음에 라이너절연층(151)이 증착된 기판(110)을 고밀도(HDP) 플라즈마 증착장비에 로딩시킨다. 도 11에 나타낸 바와 같이, 고밀도(HDP) 플라즈마 증착장비(400)는,외벽(410)에 의해 내부의 반응공간(412)이 한정된다. 고밀도(HDP) 플라즈마 증착장비(400) 하부에는 웨이퍼(500)를 지지하는 정전기척(ESC; Electro-Static Chuck)(420)이 배치된다. 여기서 웨이퍼(500)는, 라이너절연층(151)이 증착된 기판(110)을 의미한다. 정전기척(420)은 고밀도(HDP) 플라즈마 증착장비(400) 외부의 RF 바이어스 전원(431)과 연결된다. RF 바이어스 전원(431)은 웨이퍼(500) 배면쪽으로 바이어스 파워를 인가한다. 고밀도(HDP) 플라즈마 증착장비(400) 상부에는, 반응공간(412) 내에 플라즈마(414)를 형성하기 위한 플라즈마 소스(440)가 배치된다. 플라즈마 소스(440)는, 용량성 결합 플라즈마(CCP; Capacitively Coupled Plasma) 소스이거나, 또는 유도성 결합 플라즈마(ICP; Inductively Coupled Plasma) 소스일 수도 있다. 플라즈마 소스(440)는, 고밀도(HDP) 플라즈마 증착장비(400) 외부의 RF 소스전원(432)과 연결된다. RF 소스전원(432)은 플라즈마 소스(440)로 RF 소스파워를 인가한다. 외벽(410)의 측면에는 반응가스를 반응공간(412) 안으로 공급하기 위한 가스주입구(451, 452)가 배치된다. 외벽(410)의 하부 측면에는 가스 잔류물 등을 고밀도(HDP) 플라즈마 증착장비(400) 외부로 배출시키기 위한 펌핑구(460)가 배치된다.
도 6을 도 11과 함께 참조하면, 이와 같은 고밀도(HDP) 플라즈마 증착장비(400) 내에 라이너절연층(151)이 증착된 기판(110)을 로딩시킨 후에는, RF 소스전원(432)을 통해 플라즈마 소스(440)에 소스파워를 인가한다. 이와 함께 가스주입구(451, 452)를 통해 고밀도플라즈마(HDP) 옥사이드층 형성을 위한 소스가스, 즉 산소(Oxygen; O2) 가스를 공급한다. 그러면 반응공간(412) 내에 플라즈마(414)가 형성된다. 이어서 RF 바이어스 전원(431)을 통해 바이어스 파워를 인가한다. 이때 초기에 강한 바이어스 파워, 예컨대 1000W 내지 2000W의 바이어스 파워를 인가하여 고밀도플라즈마(HDP) 옥사이드층이 증착되는 것보다는 O2 스퍼터링(sputtering)에 의한 식각이 이루어지도록 한다. 이 식각단계에서, 라이너절연층(151)의 상부 모서리(151A)가 로스(loss)되어 경사진 상부 모서리 프로파일이 형성된다. 또한 라이너절연층(151)과 라이너절연층(151)이 만나는 바닥 모서리에 형성되었던 심(seam)(도 5의 152A)에 대해서도 식각이 이루어져 심(seam)(도 5의 152A)보다 크기가 큰 마이크로 트랜치(152B)가 만들어진다.
도 7을 도 11과 함께 참조하면, RF 바이어스 전원(431)으로 인가하는 바이어스 파워를 대략 1500W 내지 5000W로 변경하여 O2 스퍼터링에 의한 식각과 함께 제1 소자분리용 절연층으로서 고밀도플라즈마(HDP) 옥사이드층(153A)이 증착되도록 한다. O2 스퍼터링에 의한 식각으로 인해, 라이너절연층(151)의 상부 모서리의 경사각도는 완만해지며, 라이너절연층(151)의 측벽도 상부에서 바닥으로 향할수록 두께가 점점 더 증가하는 경사진 프로파일을 갖게 된다. 이와 함께 고밀도플라즈마(HDP) 옥사이드층(153A)은 라이너절연층(151)의 바닥부터 증착이 이루어진다. 바닥 모서리의 심(seam)(도 5의 152A)이 그대로 있을 경우, 고밀도플라즈마(HDP) 옥사이드층으로는 심(seam)(도 5의 152A)이 채워지지 않지만, 초기의 식각단계에서 마이크로 트랜치(152B)로 크기를 증가시켰으므로 마이크로 트랜치(152B)는 고밀도플라즈마(HDP) 옥사이드층(153A)에 의해 완전히 채워진다.
이와 같이 라이너절연층(151)에 대한 O2 스퍼터링에 의한 식각과, 고밀도플라즈마(HDP) 옥사이드층(153A)의 증착이 동시에 이루어지므로, 고밀도플라즈마(HDP) 옥사이드층(153A)이 증착된 곳에서는 라이너절연층(151)의 측벽이 식각되지 않는다. 따라서 O2 스퍼터링에 의한 식각으로 형성되는 라이너절연층(151)의 측벽의 경사진 프로파일은, 고밀도플라즈마(HDP) 옥사이드층(153A)의 상부면에 대응되는 깊이인 트랜치(130)의 제1 깊이(D1)까지만 형성되며, 제1 깊이(D1)부터 바닥면까지의 제2 깊이(D2)까지 라이너절연층(151)의 측벽은 수직한 프로파일을 유지한다. 한편 라이너절연층(151)의 경사진 측벽 프로파일이 만들어진 뒤에는 그 위로도 고밀도플라즈마(HDP) 옥사이드층(153A)이 증착되며, 이에 따라 라이너절연층(151)의 경사진 측벽 프로파일 또한 일정한 경사도를 유지하게 된다. 이후 RF 바이어스 전원(431)으로 인가하는 바이어스 파워를 대략 500W 내지 1000W의 제1 바이어스 파워와 900W 내지 1500W의 제2 바이어스 파워로 반복적으로 변경하여, 제1 바이어스 파워에 의한 식각 및 제2 바이어스 파워에 의한 증착이 반복적으로 이루어지도록 한다. 이와 같은 식각 및 증착의 반복은, 고밀도플라즈마(HDP) 옥사이드층(153A)이 최대한 증착된 후까지 수행한다.
도 8을 참조하면, 고밀도플라즈마(HDP) 옥사이드층(도 7의 153A)을 증착한 후에는 기판(110)을 고밀도플라즈마(HDP) 증착장비(도 11의 400)로부터 언로딩(unloading)시킨다. 이어서 최대로 증착된 고밀도플라즈마(HDP) 옥사이드층(도 7의 153A)의 일부를 제거하는 클리닝(cleaning)을 수행한다. 이 클리닝은 습식클리닝방법을 사용하여 수행한다. 이 클리닝에 의해, 라이너절연층(151)의 하부면부터 증착된 고밀도플라즈마(HDP) 옥사이드층(도 7의 153A)의 상부면에서 상부로 돌출된 부분이 제거되고, 또한 라이너절연층(151)의 측벽 위에 증착된 고밀도(HDP) 옥사이드층(도 7의 153A)도 제거된다. 이에 따라 라이너절연층(151)의 하부면부터 증착된 고밀도플라즈마(HDP) 옥사이드층(153)의 상부면은 평평한 상태가 되며, 이 부분이 최종적으로 제1 소자분리용 절연층으로 작용한다. 그리고 소자분리용 마스크패턴(120) 위의 라이너절연층(151) 상부면 위에도 일부 고밀도플라즈마(HDP) 옥사이드층(153B)이 남는데, 이 고밀도플라즈마(HDP) 옥사이드층(153B)은, 후속의 평탄화 공정에 의해 제거된다.
도 9를 참조하면, 제2 소자분리절연층으로서의 O3 TEOS(Tetraethoxysilane)층(155A)을 증착한다. O3 TEOS층 형성은, 300torr 내지 600torr의 압력 조건 및 400℃ 내지 550℃의 온도 조건에서 수행한다. O3 TEOS층(155A)는, 제1 소자분리절연층으로서의 고밀도플라즈마(HDP) 옥사이드층(153) 상부면부터 증착되어, 트랜치(153) 내부를 모두 채우면서 소자분리용 마스크층패턴(120) 상부에 남아있는 고밀도플라즈마(HDP) 옥사이드층(153B)까지 모두 덮는다. 이때 라이너절연층(151)의 경사진 측벽 프로파일로 인해, 중심부에는 심(seam)(155B)이 발생될 수 있으며, 이 주위에는 다공성(porous)의 O3 TEOS층(155C)가 형성될 수 있다. 다음에 도면에서 화살표로 나타낸 바와 같이 어닐링 공정(annealing)을 수행한다.
도 10을 참조하면, 어닐링 공정에 의해 다공성의 O3 TEOS층(도 9의 155C)에 대한 수축(shrink)이 이루어져 다공성의 O3 TEOS층(도 9의 155C)는 밀집화되고, 심(도 9의 155B)도 모두 O3 TEOS층(155A)으로 채워진다. 이를 위해, 어닐링 공정은, N2 분위기 또는 H2O 분위기에서 700℃ 내지 1000℃의 온도조건으로 수행한다. 다음에 소자분리영역 이외의 기판(110) 표면이 노출될 때까지 평탄화를 수행하면, 도 1을 참조하여 설명한 트랜치 소자분리층(도 1의 150)이 만들어진다.
도 12 내지 도 19는 도 2의 트랜치 소자분리층을 갖는 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 단면도들이다. 도 12를 참조하면, 제1 영역(210) 및 제2 영역(220)을 갖는 실리콘기판과 같은 기판(230) 위에 소자분리용 마스크층패턴(310)을 형성한다. 기판(230)의 제1 영역(210) 및 제2 영역(220)은 각각 셀영역 및 주변회로영역이다. 제1 영역(210) 내에 형성되는 패턴들과 제2 영역(220) 내에 형성되는 패턴들은 동일한 선폭을 가질 수도 있지만, 대부분 다른 선폭을 갖는다. 일반적으로 셀영역인 제1 영역(210) 내에 형성되는 패턴들의 선폭은 상대적으로 작고, 주변회로영역인 제2 영역(220) 내에 형성되는 패턴들의 선폭은 상대적으로 크며, 이는 제1 영역(210) 내에서 활성영역을 한정하는 제1 트랜치 소자분리층과 제2 영역(220) 내에서 활성영역을 한정하는 제2 트랜치 소자분리층의 경우도 동일하게 적용된다. 이에 따라 제1 영역(210) 내에서 소자분리용 마스크층패턴(310)은 상대적으로 좁은 선폭의 소자분리영역을 노출시키는 개구부(314)를 갖는 반면, 제2 영역(220) 내의 소자분리용 마스크층패턴(310)은 상대적으로 넓은 선폭의 소자분리영역을 노출시키는 개구부(316)를 갖는다. 소자분리용 마스크층패턴(310)은, 옥사이드층패턴(311) 및 나이트라이드층패턴(312)을 순차적으로 적층한 구조로 형성한다.
도 13을 참조하면, 소자분리용 마스크층패턴(310)을 식각마스크로 기판(230)의 노출부분에 대한 식각을 수행하여, 기판(230)의 제1 영역(210) 및 제2 영역(220)에 각각 제1 트랜치(213) 및 제2 트랜치(223)를 형성한다. 제1 트랜치(213) 및 제2 트랜치(223) 형성을 위한 식각은 건식식각방법을 사용하여 수행한다. 제1 영역(210) 내의 제1 트랜치(213)에는 제1 트랜치 소자분리층이 형성될 것이며, 제2 영역(220) 내의 제2 트랜치(223)에는 제2 트랜치 소자분리층이 형성될 것이다. 제1 트랜치(213)은 매우 좁은 선폭과 깊은 깊이를 갖는 반면, 제2 트랜치(223)은 대략 4:1 이상의 어스펙트 비(aspect ratio)를 나타낸다.
도 14를 참조하면, 제1 트랜치(213) 및 제2 트랜치(223)가 형성된 결과물 전면에 라이너절연층(240)을 형성한다. 라이너절연층(240)은 나이트라이드층으로 형성한다. 제1 트랜치(213)의 경우 좁은 선폭과 깊은 깊이를 갖고 있으므로 제1 트랜치(213) 내부는 나이트라이드층에 의해 모두 채워진다. 반면에 제2 트랜치(223)는 상대적으로 넓은 선폭을 갖고 있으며, 특히 4:1 이상의 어스펙트 비를 갖는 경우 나이트라이드층으로는 제2 트랜치(223) 내부를 모두 매립시킬 수 없다. 따라서 나이트라이드층으로 이루어진 라이너절연층(240)은, 제2 트랜치(223)를 모두 채우지 못하고 제2 트랜치(223)의 바닥 및 측벽 위와 소자분리용 마스크층패턴(310) 위에 일정 두께로 적층된다. 이때 제2 트랜치(223)의 바닥 모서리에서와 같이 나이트라이드층과 나이트라이드층이 만나는 부분에는 나이트라이드층이 채워지지 못하고 작은 빈 공간인 심(seam)(242A)이 형성된다. 라이너절연층(240)을 형성한 후에는, 기판(230)을 도 11을 참조하여 설명한 바와 같은 고밀도(HDP) 플라즈마 증착장비에 로딩시킨다.
도 15를 도 11과 함께 참조하면, 고밀도(HDP) 플라즈마 증착장비(400) 내에 라이너절연층(240)이 증착된 기판(230)을 로딩시킨 후에는, RF 소스전원(432)을 통해 플라즈마 소스(440)에 소스파워를 인가한다. 이와 함께 가스주입구(451, 452)를 통해 고밀도플라즈마(HDP) 옥사이드층 형성을 위한 소스가스, 즉 산소(Oxygen; O2) 가스를 공급한다. 그러면 반응공간(412) 내에 플라즈마(414)가 형성된다. 이어서 RF 바이어스 전원(431)을 통해 바이어스 파워를 인가한다. 이때 초기에 강한 바이어스 파워, 예컨대 1000W 내지 2000W의 바이어스 파워를 인가하여 고밀도플라즈마(HDP) 옥사이드층이 증착되는 것보다는 O2 스퍼터링(sputtering)에 의한 식각이 이루어지도록 한다. 이 식각단계에서, 라이너절연층(240)의 상부 모서리(240A)가 로스(loss)되어 경사진 상부 모서리 프로파일이 형성된다. 또한 라이너절연층(240)과 라이너절연층(240)이 만나는 바닥 모서리에 형성되었던 심(seam)(도 14의 242A)에 대해서도 식각이 이루어져 심(seam)(도 14의 242A)보다 크기가 큰 마이크로 트랜치(242B)가 만들어진다.
도 16을 도 11과 함께 참조하면, RF 바이어스 전원(431)으로 인가하는 바이어스 파워를 대략 1500W 내지 5000W로 변경하여 O2 스퍼터링에 의한 식각과 함께 제1 소자분리용 절연층으로서 고밀도플라즈마(HDP) 옥사이드층(250A)이 증착되도록 한다. O2 스퍼터링에 의한 식각으로 인해, 라이너절연층(240)의 상부 모서리의 경사각도는 완만해지며, 라이너절연층(240)의 측벽도 상부에서 바닥으로 향할수록 두께가 점점 더 증가하는 경사진 프로파일을 갖게 된다. 이와 함께 고밀도플라즈마(HDP) 옥사이드층(250A)은 라이너절연층(240)의 바닥부터 증착이 이루어진다. 바닥 모서리의 심(seam)(도 14의 242A)이 그대로 있을 경우, 고밀도플라즈마(HDP) 옥사이드층으로는 심(seam)(도 14의 242A)이 채워지지 않지만, 초기의 식각단계에서 마이크로 트랜치(242B)로 크기를 증가시켰으므로 마이크로 트랜치(242B)는 고밀도플라즈마(HDP) 옥사이드층(250A)에 의해 완전히 채워진다.
이와 같이 라이너절연층(240)에 대한 O2 스퍼터링에 의한 식각과, 고밀도플라즈마(HDP) 옥사이드층(250A)의 증착이 동시에 이루어지므로, 고밀도플라즈마(HDP) 옥사이드층(250A)이 증착된 곳에서는 라이너절연층(240)의 측벽이 식각되지 않는다. 따라서 O2 스퍼터링에 의한 식각으로 형성되는 라이너절연층(240)의 측벽의 경사진 프로파일은, 고밀도플라즈마(HDP) 옥사이드층(250A)의 상부면에 대응되는 깊이인 제2 트랜치(223)의 제1 깊이(D1)까지만 형성되며, 제1 깊이(D1)부터 바닥면까지의 제2 깊이(D2)까지 라이너절연층(240)의 측벽은 수직한 프로파일을 유지한다. 한편 라이너절연층(240)의 경사진 측벽 프로파일이 만들어진 뒤에는 그 위로도 고밀도플라즈마(HDP) 옥사이드층(250A)이 증착되며, 이에 따라 라이너절연층(240)의 경사진 측벽 프로파일 또한 일정한 경사도를 유지하게 된다. 이후 RF 바이어스 전원(431)으로 인가하는 바이어스 파워를 대략 500W 내지 1000W의 제1 바이어스 파워와 900W 내지 1500W의 제2 바이어스 파워로 반복적으로 변경하여, 제1 바이어스 파워에 의한 식각 및 제2 바이어스 파워에 의한 증착이 반복적으로 이루어지도록 한다. 이와 같은 식각 및 증착의 반복은, 고밀도플라즈마(HDP) 옥사이드층(250A)이 최대한 증착된 후까지 수행한다.
도 17을 참조하면, 고밀도플라즈마(HDP) 옥사이드층(도 16의 250A)을 증착한 후에는 기판(230)을 고밀도플라즈마(HDP) 증착장비(도 11의 400)로부터 언로딩(unloading)시킨다. 이어서 최대로 증착된 고밀도플라즈마(HDP) 옥사이드층(도 16의 250A)의 일부를 제거하는 클리닝(cleaning)을 수행한다. 이 클리닝은 습식클리닝방법을 사용하여 수행한다. 이 클리닝에 의해, 제2 트랜치(223) 내에서 라이너절연층(240)의 하부면부터 증착된 고밀도플라즈마(HDP) 옥사이드층(도 16의 250A)의 상부면에서 상부로 돌출된 부분이 제거되고, 또한 라이너절연층(240)의 측벽 위에 증착된 고밀도(HDP) 옥사이드층(도 16의 250A)도 제거된다. 이에 따라 라이너절연층(240)의 하부면부터 증착된 고밀도플라즈마(HDP) 옥사이드층(250)의 상부면은 평평한 상태가 되며, 이 부분이 최종적으로 제1 소자분리용 절연층으로 작용한다. 그리고 소자분리용 마스크패턴(310) 위의 라이너절연층(240) 상부면 위에도 일부 고밀도플라즈마(HDP) 옥사이드층(250B)이 남는데, 이 고밀도플라즈마(HDP) 옥사이드층(250B)은, 후속의 평탄화 공정에 의해 제거된다.
도 18을 참조하면, 제2 소자분리절연층으로서의 O3 TEOS(Tetraethoxysilane)층(260A)을 증착한다. O3 TEOS층(260A) 형성은, 300torr 내지 600torr의 압력 조건 및 400℃ 내지 550℃의 온도 조건에서 수행한다. O3 TEOS층(260A)는, 제1 소자분리절연층으로서의 고밀도플라즈마(HDP) 옥사이드층(250) 상부면부터 증착되어, 제2 트랜치(223) 내부를 모두 채우면서 소자분리용 마스크층패턴(310) 상부에 남아있는 고밀도플라즈마(HDP) 옥사이드층(250B)까지 모두 덮는다. 이때 라이너절연층(240)의 경사진 측벽 프로파일로 인해, 중심부에는 심(seam)(260B)이 발생될 수 있으며, 이 주위에는 다공성(porous)의 O3 TEOS층(260C)가 형성될 수 있다. 다음에 도면에서 화살표로 나타낸 바와 같이 어닐링 공정(annealing)을 수행한다.
도 19를 참조하면, 어닐링 공정에 의해 다공성의 O3 TEOS층(도 18의 260C)에 대한 수축(shrink)이 이루어져 다공성의 O3 TEOS층(도 18의 260C)는 밀집화되고, 심(도 18의 260B)도 모두 O3 TEOS층(260A)으로 채워진다. 이를 위해, 어닐링 공정은, N2 분위기 또는 H2O 분위기에서 700℃ 내지 1000℃의 온도조건으로 수행한다. 다음에 소자분리영역 이외의 기판(230) 표면이 노출될 때까지 평탄화를 수행하면, 도 2을 참조하여 설명한 제1 트랜치 소자분리층(215) 및 제2 트랜치 소자분리층(225)이 각각 제1 영역(210) 및 제2 영역(220) 내에 만들어진다.
110...기판 120...소자분리용 마스크층패턴
130...트랜치 151, 151A, 151B...라이너절연층
150...소자분리영역 152A, 155B...심(seam)
152, 152B...마이크로 트랜치
153, 153A, 153B...고밀도플라즈마 옥사이드층(제1 소자분리절연층)
155, 155A, 155C...O3 TEOS층(제2 소자분리절연층)

Claims (42)

  1. 트랜치를 갖는 기판;
    상기 트랜치의 바닥 및 측면을 덮되, 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 가지며, 바닥 모서리에 형성된 마이크로 트랜치를 갖는 라이너절연층;
    상기 마이크로 트랜치 내부를 채우면서 상기 트랜치의 하부를 채우는 제1 소자분리절연층; 및
    상기 제1 소자분리절연층 위에서 상기 트랜치의 나머지 부분을 채우는 제2 소자분리절연층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  2. 제1항에 있어서,
    상기 라이너절연층은, 나이트라이드층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  3. 제1항에 있어서,
    상기 제1 소자분리절연층의 상부면은 상기 제1 깊이의 하부에 배치되는 트랜치 소자분리층을 갖는 반도체소자.
  4. 제1항에 있어서,
    상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  5. 제1항에 있어서,
    상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  6. 상대적으로 좁은 선폭의 제1 트랜치 및 상대적으로 넓은 선폭의 제2 트랜치를 갖는 기판;
    상기 제1 트랜치를 모두 채우면서, 상기 제2 트랜치의 바닥 및 측면을 덮되, 상기 제2 트랜치의 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 가지며, 바닥 모서리에 형성된 마이크로 트랜치를 갖는 라이너절연층;
    상기 라이너절연층의 바닥 모서리에 있는 마이크로 트랜치 내부를 채우면서 상기 제2 트랜치의 하부를 채우는 제1 소자분리절연층; 및
    상기 제1 소자분리절연층 위에서 상기 제2 트랜치의 나머지 부분을 채우는 제2 소자분리절연층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  7. 제6항에 있어서,
    상기 제1 트랜치는 셀영역 내에 배치되고, 상기 제2 트랜치는 주변회로영역에 배치되는 트랜치 소자분리층을 갖는 반도체소자.
  8. 제6항에 있어서,
    상기 라이너절연층은, 나이트라이드층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  9. 제6항에 있어서,
    상기 제1 소자분리절연층의 상부면은 상기 제1 깊이의 하부에 배치되는 트랜치 소자분리층을 갖는 반도체소자.
  10. 제6항에 있어서,
    상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  11. 제6항에 있어서,
    상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층을 포함하는 트랜치 소자분리층을 갖는 반도체소자.
  12. 기판에 트랜치를 형성하는 단계;
    상기 트랜치의 바닥 및 측면 위에 라이너절연층을 형성하는 단계;
    상기 라이너절연층 위에 상기 라이너절연층의 바닥 모서리에 있는 마이크로 트랜치 내부를 채우면서 상기 트랜치의 하부를 채우는 제1 소자분리절연층을 형성하되, 상기 제1 소자분리절연층은, 상기 트랜치의 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 갖도록 하는 단계; 및
    상기 트랜치의 나머지 부분이 채워지도록 상기 제1 소자분리절연층 위에 제2 소자분리절연층을 형성하는 단계를 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  13. 제12항에 있어서,
    상기 라이너절연층은 나이트라이드층으로 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  14. 제12항에 있어서,
    상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층으로 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  15. 제14항에 있어서, 상기 고밀도플라즈마(HDP) 옥사이드층을 형성하는 단계는,
    상기 라이너절연층의 상부 모서리 부분과 바닥 모서리 부분에 대한 식각이 이루어지도록 하여 상기 상부 모서리 부분에서는 경사진 프로파일을 나타내도록 하고 상기 바닥 모서리 부분에서는 마이크로 트랜치가 형성되도록 하는 식각단계;
    상기 라이너절연층의 측벽이 바닥으로 갈수록 두께가 증가하도록 상기 라이너절연층을 식각하면서 상기 마이크로 트랜치가 채워지도록 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 증착단계를 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  16. 제15항에 있어서,
    상기 식각단계 및 증착단계는, 고밀도플라즈마(HDP) 증착장비에서 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  17. 제16항에 있어서,
    상기 식각단계는, 상기 고밀도플라즈마(HDP) 증착장비의 바이어스를 1000W 내지 2000W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  18. 제16항에 있어서, 상기 증착단계는,
    상기 라이너절연층의 상부 측벽이 경사지도록 상기 라이너절연층을 식각하면서 상기 마이크로 트랜치가 채워지도록 상기 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 제1 식각/증착단계; 및
    상기 라이너절연층의 측벽이 완만하게 경사지도록 상기 라이너절연층을 식각하는 과정과, 상기 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정을 반복적으로 수행하는 제2 식각/증착단계를 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  19. 제18항에 있어서,
    상기 제1 식각/증착단계에서의 라이너절연층에 대한 식각은, 상기 고밀도플라즈마(HDP) 증착장비의 바이어스를 1500W 내지 5000W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  20. 제18항에 있어서,
    상기 제2 식각/증착단계에서의 라이너절연층을 식각하는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 500W 내지 1000W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  21. 제18항에 있어서,
    상기 제2 식각/증착단계에서의 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 900W 내지 1500W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  22. 제12항에 있어서,
    상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층으로 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  23. 제22항에 있어서,
    상기 O3 TEOS층 형성은, 300torr 내지 600torr의 압력 조건 및 400℃ 내지 550℃의 온도 조건에서 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  24. 제12항에 있어서,
    상기 제1 소자분리절연층을 형성한 후, 상기 라이너절연층의 측벽에 남아 있는 제1 소자분리절연층과 상기 트랜치의 바닥에 있는 제1 소자분리절연층의 상부면에서 돌출된 부분을 제거하기 위한 세정공정을 수행하는 단계를 더 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  25. 제12항에 있어서,
    상기 제2 소자분리절연층을 형성한 후, 상기 제2 소자분리절연층을 밀집화시키기 위한 열처리를 수행하는 단계를 더 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  26. 제25항에 있어서,
    상기 열처리는, N2 분위기 또는 H2O 분위기에서 700℃ 내지 1000℃의 온도조건으로 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  27. 기판에 상대적으로 좁은 선폭의 제1 트랜치 및 상대적으로 넓은 선폭의 제2 트랜치를 형성하는 단계;
    상기 제1 트랜치를 채우면서 상기 제2 트랜치의 바닥 및 측면 위를 덮는 라이너절연층을 형성하는 단계;
    상기 라이너절연층 위에 상기 라이너절연층의 바닥 모서리에 있는 마이크로 트랜치 내부를 채우면서 상기 제2 트랜치의 하부를 채우는 제1 소자분리절연층을 형성하되, 상기 제1 소자분리절연층은, 상기 제2 트랜치의 상부면에서 제1 깊이까지는 바닥을 향할수록 점점 두께가 증가하고 제1 깊이부터 바닥면까지는 일정한 두께를 갖도록 하는 단계; 및
    상기 제2 트랜치의 나머지 부분이 채워지도록 상기 제1 소자분리절연층 위에 제2 소자분리절연층을 형성하는 단계를 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  28. 제27항에 있어서,
    상기 제1 트랜치는 셀영역에 형성하고, 상기 제2 트랜치는 주변회로영역에 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  29. 제27항에 있어서,
    상기 라이너절연층은 나이트라이드층으로 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  30. 제27항에 있어서,
    상기 제1 소자분리절연층은, 고밀도플라즈마(HDP) 옥사이드층으로 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  31. 제27항에 있어서, 상기 고밀도플라즈마(HDP) 옥사이드층을 형성하는 단계는,
    상기 라이너절연층의 상부 모서리 부분과 바닥 모서리 부분에 대한 식각이 이루어지도록 하여 상기 상부 모서리 부분에서는 경사진 프로파일을 나타내도록 하고 상기 바닥 모서리 부분에서는 마이크로 트랜치가 형성되도록 하는 식각단계;
    상기 라이너절연층의 측벽이 바닥으로 갈수록 두께가 증가하도록 상기 라이너절연층을 식각하면서 상기 마이크로 트랜치가 채워지도록 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 증착단계를 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  32. 제31항에 있어서,
    상기 식각단계 및 증착단계는, 고밀도플라즈마(HDP) 증착장비에서 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  33. 제32항에 있어서,
    상기 식각단계는, 상기 고밀도플라즈마(HDP) 증착장비의 바이어스를 1000W 내지 2000W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  34. 제32항에 있어서, 상기 증착단계는,
    상기 라이너절연층의 상부 측벽이 경사지도록 상기 라이너절연층을 식각하면서 상기 마이트로 트랜치가 채워지도록 상기 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 제1 식각/증착단계; 및
    상기 라이너절연층의 측벽이 완만하게 경사지도록 상기 라이너절연층을 식각하는 과정과, 상기 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정을 반복적으로 수행하는 제2 식각/증착단계를 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  35. 제34항에 있어서,
    상기 제1 식각/증착단계에서의 라이너절연층에 대한 식각은, 상기 고밀도플라즈마(HDP) 증착장비의 바이어스를 1500W 내지 5000W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  36. 제34항에 있어서,
    상기 제2 식각/증착단계에서의 라이너절연층을 식각하는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 500W 내지 1000W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  37. 제34항에 있어서,
    상기 제2 식각/증착단계에서의 고밀도플라즈마(HDP) 옥사이드층을 증착시키는 과정은, 고밀도플라즈마(HDP) 증착장비의 바이어스를 900W 내지 1500W로 설정하여 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  38. 제27항에 있어서,
    상기 제2 소자분리절연층은, O3 TEOS(Tetraethoxysilane)층으로 형성하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  39. 제38항에 있어서,
    상기 O3 TEOS층 형성은, 300torr 내지 600torr의 압력 조건 및 400℃ 내지 550℃의 온도 조건에서 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  40. 제27항에 있어서,
    상기 제1 소자분리절연층을 형성한 후, 상기 라이너절연층의 측벽에 남아 있는 제1 소자분리절연층과 상기 제2 트랜치의 바닥에 있는 제1 소자분리절연층의 상부면에서 돌출된 부분을 제거하기 위한 세정공정을 수행하는 단계를 더 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  41. 제27항에 있어서,
    상기 제2 소자분리절연층을 형성한 후, 상기 제2 소자분리절연층을 밀집화시키기 위한 열처리를 수행하는 단계를 더 포함하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
  42. 제41항에 있어서,
    상기 열처리는, N2 분위기 또는 H2O 분위기에서 700℃ 내지 1000℃의 온도조건으로 수행하는 트랜치 소자분리층을 갖는 반도체소자의 제조방법.
KR1020120009197A 2012-01-30 2012-01-30 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법 KR20130087929A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120009197A KR20130087929A (ko) 2012-01-30 2012-01-30 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법
US13/616,951 US8823131B2 (en) 2012-01-30 2012-09-14 Semiconductor devices having a trench isolation layer and methods of fabricating the same
US14/445,291 US8941210B2 (en) 2012-01-30 2014-07-29 Semiconductor devices having a trench isolation layer and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009197A KR20130087929A (ko) 2012-01-30 2012-01-30 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130087929A true KR20130087929A (ko) 2013-08-07

Family

ID=48869523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009197A KR20130087929A (ko) 2012-01-30 2012-01-30 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US8823131B2 (ko)
KR (1) KR20130087929A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257323B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US9721828B2 (en) * 2013-12-30 2017-08-01 Texas Instruments Incorporated Method to reduce particles during STI fill and reduce CMP scratches
US9786542B2 (en) 2014-01-13 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming semiconductor device having isolation structure
US9543208B2 (en) * 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
US9570289B2 (en) 2015-03-06 2017-02-14 Lam Research Corporation Method and apparatus to minimize seam effect during TEOS oxide film deposition
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10163655B2 (en) * 2015-11-20 2018-12-25 Micron Technology, Inc. Through substrate via liner densification
DE112016007034T5 (de) * 2016-07-01 2019-03-21 Intel Corporation Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
CN109216257B (zh) 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
KR102607555B1 (ko) 2018-12-24 2023-12-01 삼성전자주식회사 반도체 소자
US11069562B1 (en) 2020-01-15 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation layer for integrated circuit structure and forming the same
US11881428B2 (en) * 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
US5731241A (en) * 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
TW359897B (en) * 1997-11-10 1999-06-01 Winbond Electronics Corp Method for making DRAM capacitor
TW426947B (en) * 1999-12-09 2001-03-21 Mosel Vitelic Inc Method of producing trench capacitor
US6297121B1 (en) * 2000-08-16 2001-10-02 Vanguard International Semiconductor Corporation Fabrication method for capacitors in integrated circuits with a self-aligned contact structure
US6930345B2 (en) * 2001-05-10 2005-08-16 Infineon Technologies Richmond, Lp Increase in deep trench capacitance by a central ground electrode
US6740955B1 (en) * 2001-07-03 2004-05-25 Samsung Electronics Co., Ltd. Trench device isolation structure
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
DE10147120B4 (de) * 2001-09-25 2005-08-25 Infineon Technologies Ag Grabenkondensator und Verfahren zur Herstellung desselben
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
KR100928764B1 (ko) 2002-12-30 2009-11-25 매그나칩 반도체 유한회사 반도체소자의 ｓｔｉ형 소자분리막 형성방법
KR20050003011A (ko) 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
KR20050063266A (ko) 2003-12-22 2005-06-28 삼성전자주식회사 반도체 장치 제조에서 트렌치 소자 분리 방법
KR100538810B1 (ko) * 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체소자의 소자분리 방법
KR100568511B1 (ko) * 2003-12-30 2006-04-07 삼성전자주식회사 상전이막 패턴을 갖는 반도체 장치들 및 그 제조방법들
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
KR100660030B1 (ko) 2005-05-27 2006-12-20 삼성전자주식회사 트렌치 소자분리 구조물 및 이의 형성 방법
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
KR100912988B1 (ko) 2006-09-29 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE102007038358A1 (de) 2007-08-14 2009-02-26 Wisap Gesellschaft für wissenschaftlichen Apparatebau mbH Vorrichtung zum Antrieb von Instrumenten und Werkzeugen und deren Verwendung
KR20090047681A (ko) 2007-11-08 2009-05-13 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
US20130193548A1 (en) 2013-08-01
US8823131B2 (en) 2014-09-02
US20140332921A1 (en) 2014-11-13
US8941210B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
KR20130087929A (ko) 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법
US7163869B2 (en) Shallow trench isolation structure with converted liner layer
US7160787B2 (en) Structure of trench isolation and a method of forming the same
US6867141B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
KR100746223B1 (ko) 반도체소자의 트렌치 소자분리 방법
US7608519B2 (en) Method of fabricating trench isolation of semiconductor device
US20120270380A1 (en) Method for forming isolation layer in semiconductor device
US20110006390A1 (en) Sti structure and method of forming bottom void in same
CN100576490C (zh) 浅沟槽隔离结构的形成方法
US8163627B2 (en) Method of forming isolation layer of semiconductor device
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
US20080213967A1 (en) Trench capacitor and method for manufacturing the same
KR20010008579A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100671661B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100869853B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100842883B1 (ko) 반도체 소자의 소자분리영역 형성방법
KR100712811B1 (ko) 소자분리용 트랜치 형성방법
KR100897958B1 (ko) 반도체 장치의 소자 분리막 및 이의 형성방법
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20120042045A (ko) 반도체 소자의 제조 방법
KR20090063848A (ko) 반도체 소자 분리 구조 및 이의 형성 방법
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법
KR20060131343A (ko) 반도체 장치의 패턴 매립 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid