TWI440190B - 堆疊式隨機動態存取記憶體之雙面電容之製造方法 - Google Patents

Description

堆疊式隨機動態存取記憶體之雙面電容之製造方法

本發明係有關於一種堆疊式隨機動態存取記憶體之雙面電容之製造方法，尤指一種可簡化製程且提高電容特性之堆疊式隨機動態存取記憶體之雙面電容之製造方法。

隨著半導體製程技術能力不斷向上提升，半導體晶片的功能日益強大，以致半導體晶片訊號的傳輸量逐漸增加。一般記憶體單元主要係由電晶體、電容及周邊控制電路所組成，而為了達到更快的運算速度，必須藉由增加電容器的表面積，以提高電容器所儲存之電荷。

雙面電容的技術已逐漸受到重視，其主要係在於製作雙面型式的電容器，以其儲存較多的電荷量。且利用雙面電容可以有效降低單元高度，以低於單面電容的記憶體單元的高度。

但習知的雙面電容之製作步驟相當繁複，且黃光製程必須具有更高的對準度，使得製程的難度隨之提高，良率也無法有效提高。另外，習知的雙面電容結構較不穩定，其電極結構較易倒塌，造成失效的情況。

緣是，本發明人有感上述缺失之可改善，提出一種設計合理且有效改善上述缺失之本發明。

本發明之主要目的，在於提供一種雙面電容之製造方法，該製造方法可以省略傳統製程的步驟，以提供具有較佳結構特性及電氣特性的雙面電容。

為了達成上述之目的，本發明係提供一種堆疊式隨機動態存取記憶體之雙面電容之製造方法，包括以下步驟：在一氧化層中製作一個隔離溝槽與複數個電容器溝槽，且該隔離溝槽之側壁與該些電容器溝槽之側壁均成型有電極層；於該隔離溝槽與該些電容器溝槽中填入一犧牲層；披覆一第一覆蓋層與一第二覆蓋層於該犧牲層上；將位於該些電容器溝槽的該犧牲層上之部分的該第二覆蓋層予以改質，且將位於該隔離溝槽的該犧牲層上之全部的該第二覆蓋層予以改質；移除位於該些電容器溝槽的該犧牲層上之未改質部分的該第二覆蓋層，及移除位於未改質部分的該第二覆蓋層下方之該第一覆蓋層，以裸露出部分之該犧牲層；沿著該犧牲層之裸露部分進行蝕刻，以裸露出該些電容器溝槽之該電極層；去除該電極層之裸露部分，以裸露出該氧化層；以及去除該隔離溝槽與該些電容器溝槽中之該犧牲層，以及去除該些電容器溝槽之電極層旁之氧化層，藉此，該些電容器溝槽之電極層係對應形成複數個雙面電容。

本發明具有以下有益的效果：本發明提出之製造方法，利用單邊蝕刻的方式，將電極層之雙面均顯露出來，以形成雙面電容的結構，且本製造方式所製作之雙面電容具有更佳之電特性。再者，本發明之製程具有較高之良率，且能有效縮小元件之尺寸。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

請參閱第一圖及第二A圖至第二I圖，本發明係提供一種堆疊式隨機動態存取記憶體之雙面電容之製造方法，該製造方法係利用單邊蝕刻的方式製作雙面電容，以達到提高電容特性之功效，且該其製造方法的步驟簡單，具有節省成本之效果，雙面電容之製造方法包括如下步驟：步驟(a)在一氧化層10中製作一個隔離溝槽11A與複數個電容器溝槽11B。一記憶體單元中包括有周邊區域以及陣列區域，而陣列區域與周邊區域之間係設有一隔離結構(moat)，以區隔上述兩種區域；而上述之隔離結構則係由隔離溝槽11A所構成；另一方面，該些電容器溝槽11B則係用以製作陣列區域之中的電容器。請參考第一圖，三個深溝槽係成型於該氧化層10之中，最左側的深溝槽係為隔離溝槽11A，而其餘兩個深溝槽則為電容器溝槽11B。

此外，如第一圖所示，該隔離溝槽11A與該兩電容器溝槽11B之側壁均成型有電極層12，該電極層12係成型於該隔離溝槽11A與該兩電容器溝槽11B的側壁與底面。在本具體實施例中，該氧化層10係為氧化矽材質，該電極層12係為氮化鈦金屬層(TiN)，且該隔離溝槽11A與該些電容器溝槽11B底面的該電極層12之下更進一步設有一鈦(Ti)金屬材料之金屬層121。另外，該氧化層10上更設有一支撐層101，該支撐層101可用以支撐該雙面電容之電極層12，而該支撐層101係為氮化矽層(SiN)，該隔離溝槽11A與該兩電容器溝槽11B均貫穿該支撐層101以延伸至該氧化層10內。

步驟(b)於該隔離溝槽11A與該兩電容器溝槽11B中填入一犧牲層13(請參閱第二A圖)。在本具體實施例中，係將多晶矽材料(poly silicon)填入該隔離溝槽11A與該兩電容器溝槽11B之中，且利用一回蝕刻(etching back)步驟調整該犧牲層13的高度，例如第二A圖所示，該犧牲層13上緣的高度接近於該支撐層101的下緣，但不以上述為限，換言之，該隔離溝槽11A與該兩電容器溝槽11B的下半部係被犧牲層13所填滿。

步驟(c)成型一第一覆蓋層14與一第二覆蓋層15於該犧牲層13上，如第二B圖所示。在此步驟中，先將該第一覆蓋層14披覆於整體結構面上，包括該隔離溝槽11A與該兩電容器溝槽11B上的犧牲層13、以及該支撐層101，該第一覆蓋層14會形成凹凸相間的結構，而在本實施例中，該第一覆蓋層14係為氮化矽(SiN)材料層。接著，再成型第二覆蓋層15於該第一覆蓋層14上，該第二覆蓋層15同樣形成凹凸相間的結構，在本具體實施例中，該第二覆蓋層15係為多晶矽材料(poly silicon)層。

步驟(d)將該第二覆蓋層15予以改質。由於該隔離溝槽11A與該兩電容器溝槽11B的後續製程不同，因此需將位於該兩電容器溝槽11B的該犧牲層13上之部分的該第二覆蓋層15予以改質，且將位於該隔離溝槽11A的該犧牲層13上之全部的該第二覆蓋層15予以改質，而改質的目的在於提高該第二覆蓋層15的蝕刻選擇比。在此步驟包括下列的子步驟：步驟S(101)，利用一斜向植入方法，將改質離子斜向地植入位於該隔離溝槽11A與該兩電容器溝槽11B的該犧牲層13上之部分的該第二覆蓋層15，以及植入位於該支撐層101上的該第二覆蓋層15。由於結構體所形成的凹凸結構，該斜向植入的改質離子在某一角度範圍會被凸起結構所阻擋，因此僅能將犧牲層13上之部分的該第二覆蓋層15予以改質，改質的目的在於提高蝕刻的選擇比。在本具體實施例中，係將磷(P)離子斜向植入於該第二覆蓋層15，而未被植入離子的部分較被植入離子的部分具有高的蝕刻速率，藉以產生不同的蝕刻效果。

由於該隔離溝槽11A中的電極層12並不需要進入單邊蝕刻的製程，因此該隔離溝槽11A之第二覆蓋層15上的第二覆蓋層15必須全部進行離子植入。故，必須再進行一次改質的步驟(即離子植入)，以將該隔離溝槽11A上的第二覆蓋層15全面性的進行離子植入。

步驟S(102)，遮擋住該些電容器溝槽11B的該犧牲層13上的該第二覆蓋層15，以避免其受到第二次離子植入步驟的影響。請參考第二D圖，本具體實施例係利用光阻20覆蓋於該些電容器溝槽11B的該犧牲層13上的該第二覆蓋層15之上。

步驟S(103)，進行第二次的離子植入之改質方法。請參考第二E圖，在本具體實施例中，係利用一無方向性的植入方法將改質離子植入位於該隔離溝槽11A的該犧牲層13上之該第二覆蓋層15，以使位於該隔離溝槽11A的該犧牲層13上之該第二覆蓋層15被全面性的改質，而使用該無方向性的植入方法係為了避免植入離子被凹凸結構所阻擋。接著，移除該光阻20，以利後續製程的進行。

接著步驟(e)移除位於該些電容器溝槽11B的該犧牲層13上之未改質部分的該第二覆蓋層15，及移除位於未改質部分的該第二覆蓋層15下方之該第一覆蓋層14，以裸露出部分之該犧牲層13。請參考第二F圖，由於未植入離子的第二覆蓋層15具有較高的蝕刻速率，因此，利用蝕刻方式將未植入離子的第二覆蓋層15以及其下的第一覆蓋層14予以移除。值得注意的是，由於隔離溝槽11A的該犧牲層13上之該第二覆蓋層15係經過全面性的離子植入，因此該隔離溝槽11A上的第二覆蓋層15並不會被此蝕刻步驟所移除。

步驟(f)沿著該犧牲層13之裸露部分進行蝕刻，以裸露出該些電容器溝槽11B之該電極層12。請參考第二G圖，此步驟係利用蝕刻方法藉由犧牲層13之裸露部分將犧牲層13予以移除，且進一步裸露出該電極層12。另外，在此步驟中，更同時將已植入離子的第二覆蓋層15(即改質後的第二覆蓋層15)予以移除，僅留下該第一覆蓋層14。

步驟(g)去除該電極層12之裸露部分，以裸露出該氧化層10。請參考第二H圖，此步驟係利用蝕刻方法將電容器的單邊之裸露電極層12予以去除。另外，在此步驟中，更同時移除該第一覆蓋層14，在本具體實施例中，係利用乾蝕刻方式移除該第一覆蓋層14，而由於乾蝕刻的蝕刻異向性，在垂直方向的第一覆蓋層14(亦即電極層12上的第一覆蓋層14)不會被完全移除。由第二H圖觀之，該隔離溝槽11A中具有完整的犧牲層13以及電極層12；而該電容器溝槽11B中的犧牲層13以及電極層12則被蝕刻方法移除一角落，使其中的氧化層10裸露出來。

步驟(h)去除該隔離溝槽11A與該些電容器溝槽11B中之該犧牲層13，以及去除該些電容器溝槽11B之電極層12旁之氧化層10。請參考第二I圖，先就該些電容器溝槽11B進行討論，該些電容器溝槽11B申的犧牲層13係被蝕刻所移除；而蝕刻溶液可由電極層12的缺口將該些電容器溝槽11B之電極層12旁之氧化層10予以移除，以形成空間10B。因此，該電極層12即可構成雙面電容的結構。另一方面，由於該隔離溝槽11A之電極層12係為完整無缺口的結構，因此僅有該離溝槽11A之該犧牲層13被移除，而該隔離溝槽11A外側的氧化層10並未被移除，如第二I圖所示。

本發明從上述步驟後，則可以得到複數個雙面電容結構，且該些雙面電容結構的較為對稱，因此具有較佳的電容特性；另一方面，該些電極層12可由支撐層101所支撐，故具有較佳的結構強度。

綜上所述，本發明具有下列諸項優點：

1、製程較為簡單：上述製程可以選用精密度略低的光罩、光阻，換言之，本發明之製程的良率較高。另一方面，本製程可以省略傳統雙面製程的步驟，因此可以有效降低成本。

2、另外，本製程所製成的雙面電容結構較強，且更具有較佳的電容特性。

惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明之專利保護範圍，故舉凡運用本發明說明書及圖式內容所為之等效變化，均同理皆包含於本發明之權利保護範圍內，合予陳明。

10．．．氧化層

101．．．支撐層

10B．．．空間

11A．．．隔離溝槽

11B．．．電容器溝槽

12．．．電極層

121．．．金屬層

13．．．犧牲層

14．．．第一覆蓋層

15．．．第二覆蓋層

20．．．光阻

第一圖係為本發明之溝槽之側壁成型有電極層之示意圖。

第二A圖至第二I圖係為本發明之堆疊式隨機動態存取記憶體之雙面電容之製造方法之流程圖。

10．．．氧化層

101．．．支撐層

10B．．．空間

11A．．．隔離溝槽

11B．．．電容器溝槽

14．．．第一覆蓋層

Claims (25)

1. 一種堆疊式隨機動態存取記憶體之雙面電容之製造方法，包括以下步驟：在一氧化層中製作一個隔離溝槽與複數個電容器溝槽，且該隔離溝槽之側壁與該些電容器溝槽之側壁均成型有電極層；於該隔離溝槽與該些電容器溝槽中填入一犧牲層；披覆一第一覆蓋層與一第二覆蓋層於該犧牲層上；將位於該些電容器溝槽的該犧牲層上之部分的該第二覆蓋層予以改質，且將位於該隔離溝槽的該犧牲層上之全部的該第二覆蓋層予以改質；移除位於該些電容器溝槽的該犧牲層上之未改質部分的該第二覆蓋層，及移除位於未改質部分的該第二覆蓋層下方之該第一覆蓋層，以裸露出部分之該犧牲層；裸露出該些電容器溝槽之該電極層；去除該電極層之裸露部分，以裸露出該氧化層；以及去除該隔離溝槽與該些電容器溝槽中之該犧牲層，以及去除該些電容器溝槽之電極層旁之氧化層，藉此，該些電容器溝槽之電極層係對應形成複數個雙面電容。
2. 如申請專利範圍第1項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該氧化層上更有一支撐層，該隔離溝槽與該些電容器溝槽係貫穿該支撐層以延伸至該氧化層。
3. 如申請專利範圍第2項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在一氧化層中製作一個隔離溝槽與複數個電容器溝槽的步驟中，該隔離溝槽與該些電容器溝槽的底面均設有該電極層。
4. 如申請專利範圍第2項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在於該隔離溝槽與該些電容器溝槽中填入一犧牲層之步驟中，更包括一回蝕刻步驟，以調整該犧牲層的上緣接近於該支撐層的下緣。
5. 如申請專利範圍第4項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在披覆一第一覆蓋層與一第二覆蓋層於該犧牲層上之步驟中，該第一覆蓋層與該第二覆蓋層係覆蓋於該支撐層與該犧牲層上。
6. 如申請專利範圍第5項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在將位於該些電容器溝槽的該犧牲層上之部分的該第二覆蓋層予以改質的步驟中，係包含以下步驟：植入斜向離子，將改質離子斜向地植入位於該隔離溝槽與該些電容器溝槽的該犧牲層上之部分的該第二覆蓋層，以及植入位於該支撐層上的該第二覆蓋層；遮擋住該些電容器溝槽的該犧牲層上的該第二覆蓋層；以及利用一無方向性的離子植入將改質離子植入位於該隔離溝槽的該犧牲層上之該第二覆蓋層，以使位於該隔離溝槽的該犧牲層上之該第二覆蓋層被全面性的改質。
7. 如申請專利範圍第6項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在遮擋住該些電容器溝槽的該犧牲層上的該第二覆蓋層之步驟中，係利用光阻覆蓋於該些電容器溝槽的該犧牲層上的該第二覆蓋層之上。
8. 如申請專利範圍第6項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在移除位於該些電容器溝槽的該犧牲層上之未改質部分的該第二覆蓋層之步驟中，係利用蝕刻方法移除蝕刻速率較高之未改質部分的該第二覆蓋層。
9. 如申請專利範圍第8項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中裸露出該些電容器溝槽之該電極層之步驟中，係沿著該犧牲層之裸露部分進行蝕刻，且更進一步將已改質之第二覆蓋層予以去除。
10. 如申請專利範圍第9項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在去除該電極層之裸露部分之步驟中，更進一步去除該第一覆蓋層。
11. 如申請專利範圍第10項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該第一覆蓋層係以乾蝕刻方式移除者。
12. 如申請專利範圍第1項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該第一覆蓋層與該第二覆蓋層係分別為氮化矽層與多晶矽層。
13. 如申請專利範圍第1項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該電極層係為一氮化鈦金屬層。
14. 如申請專利範圍第13項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該隔離溝槽與該些電容器溝槽的底面之該電極層之下更進一步設有一鈦金屬層。
15. 一種堆疊式隨機動態存取記憶體之雙面電容之製造方法，包括以下步驟：在一氧化層中製作一個隔離溝槽與複數個電容器溝槽，且該隔離溝槽之側壁與該些電容器溝槽之側壁均成型有電極層；於該隔離溝槽與該些電容器溝槽中填入一犧牲層；披覆一第一覆蓋層與一第二覆蓋層於該犧牲層上；植入斜向離子，將改質離子斜向地植入位於該隔離溝槽與該些電容器溝槽的該犧牲層上之部分的該第二覆蓋層，以及植入位於該支撐層上的該第二覆蓋層；遮擋住該些電容器溝槽的該犧牲層上的該第二覆蓋層；利用一無方向性的離子植入將改質離子植入位於該隔離溝槽的該犧牲層上之該第二覆蓋層，以使位於該隔離溝槽的該犧牲層上之該第二覆蓋層被全面性的改質；移除位於該些電容器溝槽的該犧牲層上之未改質部分的該第二覆蓋層，及移除位於未改質部分的該第二覆蓋層下方之該第一覆蓋層，以裸露出部分之該犧牲層；裸露出該些電容器溝槽之該電極層；去除該電極層之裸露部分，以裸露出該氧化層；以及去除該隔離溝槽與該些電容器溝槽中之該犧牲層，以及去除該些電容器溝槽之電極層旁之氧化層，藉此，該些電容器溝槽之電極層係對應形成複數個雙面電容。
16. 如申請專利範圍第15項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該氧化層上更有一支撐層，該隔離溝槽與該些電容器溝槽係貫穿該支撐層以延伸至該氧化層。
17. 如申請專利範圍第16項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在一氧化層中製作一個隔離溝槽與複數個電容器溝槽的步驟中，該隔離溝槽與該些電容器溝槽的底面均設有該電極層；其中在於該隔離溝槽與該些電容器溝槽中填入一犧牲層之步驟中，更包括一回蝕刻步驟，以調整該犧牲層的上緣接近於該支撐層的下緣。
18. 如申請專利範圍第17項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在披覆一第一覆蓋層與一第二覆蓋層於該犧牲層上之步驟中，該第一覆蓋層與該第二覆蓋層係覆蓋於該支撐層與該犧牲層上。
19. 如申請專利範圍第18項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在遮擋住該些電容器溝槽的該犧牲層上的該第二覆蓋層之步驟中，係利用光阻覆蓋於該些電容器溝槽的該犧牲層上的該第二覆蓋層之上；其中在移除位於該些電容器溝槽的該犧牲層上之未改質部分的該第二覆蓋層之步驟中，係利用蝕刻方法移除蝕刻速率較高之未改質部分的該第二覆蓋層。
20. 如申請專利範圍第19項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中裸露出該些電容器溝槽之該電極層之步驟中，係沿著該犧牲層之裸露部分進行蝕刻，且更進一步將已改質之第二覆蓋層予以去除。
21. 如申請專利範圍第20項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中在去除該電極層之裸露部分之步驟中，更進一步去除該第一覆蓋層。
22. 如申請專利範圍第21項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該第一覆蓋層係以乾蝕刻方式移除者。
23. 如申請專利範圍第15項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該第一覆蓋層與該第二覆蓋層係分別為氮化矽層與多晶矽層。
24. 如申請專利範圍第15項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該電極層係為一氮化鈦金屬層。
25. 如申請專利範圍第15項所述之堆疊式隨機動態存取記憶體之雙面電容之製造方法，其中該隔離溝槽與該些電容器溝槽的底面之該電極層之下更進一步設有一鈦金屬層。