TWI399831B - 堆疊式隨機動態存取記憶體之電容結構之製造方法 - Google Patents

Description

堆疊式隨機動態存取記憶體之電容結構之製造方法

本發明係有關於一種堆疊式隨機動態存取記憶體之電容結構之製造方法，尤指一種可簡化製程且提高雙面電容之電特性之堆疊式隨機動態存取記憶體之電容結構之製造方法。。

隨著半導體製程技術能力不斷向上提升，半導體晶片的功能日益強大，以致半導體晶片訊號的傳輸量逐漸增加。一般記憶體單元主要係由電晶體、電容及周邊控制電路所組成，而為了達到更快的運算速度，必須藉由增加電容器的表面積，以提高電容器所儲存之電荷。雙面電容的技術已逐漸受到重視，其主要係在於製作雙面型式的電容器，以其儲存較多的電荷量，且利用雙面電容可以有效降低單元高度，以低於單面電容的記憶體單元的高度。

請參考第一圖及第一A圖，其中元件中具有複數個電容器(由電容器之電極14′所表示)，且為了製作雙面電容，需將表面的氮化層移除，以便移除相鄰電容器之間的介質。換言之，在傳統製程中，係先製作電容器主體，例如製作電容器溝槽13′，在於電容器溝槽13′的內壁面成型電極14′；再進一步成型一大範圍之支撐層開口111′，接著由該支撐層開口111′移除電極14′之間的介電質，以在相鄰的電極14′之間形成裸空區域16′，進而完成雙面電容的製程。

然而，請參考第一A圖，習知的雙面電容之製作步驟在成型支撐層開口111′的過程中，會移除一部份的電極14′，亦即在雙面電容的結構中，電極14′並未完全的對稱，而導致電容器的電容特性無法提升。另外，習知的雙面電容結構較不穩定，其電極結構較易倒塌，造成失效的情況。

緣是，本發明人有感上述缺失之可改善，提出一種設計合理且有效改善上述缺失之本發明。

本發明之主要目的，在於提供一種堆疊式隨機動態存取記憶體之電容結構之製造方法，該製造方法可以製作對稱性較佳的雙面電容電極結構，以提供具有較強之結構特性及較均勻之電特性的雙面電容。

為了達成上述之目的，本發明係提供一種堆疊式隨機動態存取記憶體之電容結構之製造方法，包括以下步驟：在一介電層上成型一支撐層；在該支撐層中形成複數個支撐層開口；在每一個該些支撐層開口中填入一緩衝氧化物；於該介電層中製作複數個電容器溝槽，且該些電容器溝槽係分佈於該些支撐層開口之間；於每一個該些電容器溝槽的內壁上形成一電極層；以及沿著該些支撐層開口進行蝕刻，以去除填入該些支撐層開口之緩衝氧化物及位於相鄰的電容器溝槽的電極層之間的介電層；藉此，該些電容器溝槽之電極層係對應形成複數個具有對稱電容結構之雙面電容。

本發明具有以下有益的效果：本發明提出之製造方法，利用先製作支撐層開口，再製作電容器主體之方法，將電容之電極完整的保留，以形成高對稱性之雙面電容的電極結構，使本製造方式所製作之雙面電容具有更佳之電特性。再者，本發明之製程具有較高之良率，且能達成有效縮小元件尺寸之功效。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

請參閱第二圖至第二A圖以及第三A圖至第三F圖，本發明係提供一種堆疊式隨機動態存取記憶體之電容結構之製造方法，該製造方法可以製作出較傳統電容結構更為對稱之電容電極，以達到提高電容特性之功效，且該其製造方法的步驟簡單，具有節省成本之效果，該電容結構之製造方法包括如下步驟：

步驟(a)在一介電層10上製作一個支撐層11。請參閱第三A圖，在本具體實施例中，該介電層10係包括一第一介電層101與一位於該第一介電層101下方之第二介電層102，且該第一介電層101係為磷矽玻璃材質(Phosphor-Silicate Glass，PSG)，該第二介電層102係為一未摻雜之矽玻璃材質(Un-dopant Silicon Glass，USG)，另一方面，該支撐層11係為氮化矽材料所製成，並以沉積成型於該第一介電層101上。

步驟(b)在該支撐層中11形成複數個支撐層開口111。請參閱第三B圖，在本具體實施例中，係利用蝕刻方法於該支撐層11中形成該些支撐層開口111，例如以乾蝕刻方法配合具有圖樣之光阻等於該氮化矽(SiN)材質之該支撐層11中形成該些支撐層開口111，而該些支撐層開口111的功用即在於後續製程可透過該些支撐層開口111以去除電容電極之間的介電物質。值得注意的是，為了圖式之簡潔，第三B圖及其後之製程步驟說明的圖式僅繪製出一個支撐層開口111。

步驟(c)在每一個該些支撐層開口111中填入一緩衝氧化物112。如第三C圖所示，在此步驟中，係將氧化物(Oxide)材質之該緩衝氧化物112填入每一個支撐層開口111之中，由於本發明之製造方法係先在製作電容電極的步驟之前開設該些支撐層開口111，故填入該些支撐層開口111之緩衝氧化物112主要係在保護該些支撐層開口111不受後續製程的影響。再一方面，在上述填入緩衝氧化物112的步驟之後更包括一研磨(CMP)步驟，以使該緩衝氧化物112與該支撐層11所形成之上表面具有平整之表面結構，以利下一步驟之阻擋層12的成型。

步驟(d)於該介電層10中製作複數個電容器溝槽13。請參考第三D圖，在本具體實施例中，係先成型一阻擋層12於該緩衝氧化物112與該支撐層11所形成之平整上表面之上，並配合曝光顯影方法於該阻擋層12上形成圖樣；再利用蝕刻方法根據該圖樣移除該支撐層11、該第一介電層101與該第二介電層102以形成該些電容器溝槽13。換言之，該些電容器溝槽13係貫穿該支撐層11、該第一介電層101與該第二介電層102，而該電容器溝槽13的底部係位於該第二介電層102中。

另一方面，在本具體實施例中，該阻擋層12係為碳(Carbon)材料所製成，且碳材質之該阻擋層12具有一預定高度，以使上述的蝕刻步驟可成型相當垂直的電容器溝槽13，進而使後續之電容電極具有較佳的電特性。

步驟(e)於每一個該些電容器溝槽13的內壁上形成一電極層14。請參考第三E圖，在步驟(d)中已成型有電容器溝槽13，故步驟(e)主要係包括以下子步驟以將電極層14成型於電容器溝槽13之內壁，首先，去除該阻擋層12；接著成型一金屬層15於每一個電容器溝槽13之底部，因此，該金屬層15係位於該第二介電層102中；接著將該電極層14成型於每一個電容器溝槽13的側壁及該金屬層15上。

在本具體實施例中，該電極層14係為氮化鈦金屬層(TiN)，且該金屬層15係為鈦(Ti)金屬材料所製成。而位於該電容器溝槽13的側壁之電極層14係由該支撐層11延伸至該第一介電層101乃至於該第二介電層102，因此電極層14即具有相當穩定的結構。

步驟(f)去除填入該些支撐層開口111之緩衝氧化物112及位於相鄰電容器溝槽13的電極層14之間的介電層10。請參考第三F圖，此步驟係利用蝕刻方法去除位於相鄰的電容器溝槽13之側壁上的電極層14之間的該介電層10，以使相鄰的電容器溝槽13之電極層14之間具有裸空區域16，而該些電極層14藉由電容器溝槽13的空間以及裸空區域16，即可形成雙面之電容結構。

在本具體實施例中，係使用濕蝕刻去除填入該些支撐層開口111之緩衝氧化物112，而蝕刻液更可沿著裸露之該些支撐層開口111針對第一介電層101進行蝕刻，故可形成上述之裸空區域16，且該電極層14均為完整的電極態樣，以形成高對稱性的電容結構，與傳統之不完整的電容電極相比，本發明之堆疊式隨機動態存取記憶體之電容結構具有較佳的電容特性。

故，本發明係先定義出移除電容電極之間的介電物質之支撐層開口111，再進行電容器溝槽13的製作，因此本發明可以保留完整的電容電極之態樣，也使電極之間具有高度的對稱性，進以得到較佳的電容值、電容結構等特性。

本發明從上述步驟後，則可以得到複數個雙面電容結構，如第二A圖所示，該些雙面電容結構的較為對稱，因此具有較佳的電容特性；再者，該些電極層14的兩側端可由支撐層11與第二介電層102所固定支撐，因此具有較佳的結構強度。

另一方面，如第二圖所示，從結構的俯視圖觀之，該些支撐層開口111係分佈於相鄰的電容區域(以電極層14表示)之間，換言之，本發明之該些電容區域係分佈於該些支撐層開口111之間，而不同於傳統製程僅利用單一的支撐層開口111′覆蓋多個電容區域的結構。

綜上所述，本發明具有下列諸項優點：

1、本發明先定義出移除電容電極之間的介電物質之支撐層開口，再進行電容器溝槽的製作，故在製作的順序與傳統作法不同，且若上述支撐層開口與電容器溝槽的位置出現位移的情形，在製作電容器溝槽的步驟之後可以利用蝕刻的方式加以調整，因此本發明之製程具有相當大的彈性，亦使製程達到較佳的良率。

2、另外，本製程所製成的雙面電容結構較為對稱，且電極的支撐強度也較大，因此具有較佳的電容特性；另一方面，電容特性的均勻度(uniformity)也隨之提高，有助於整體元件之微小化。

惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明之專利保護範圍，故舉凡運用本發明說明書及圖式內容所為之等效變化，均同理皆包含於本發明之權利保護範圍內，合予陳明。

【習知】

111′．．．支撐層開口

13′．．．電容器溝槽

14′．．．電極

16′．．．裸空區域

【本發明】

10．．．介電層

101．．．第一介電層

102．．．第二介電層

11．．．支撐層

111．．．支撐層開口

112．．．緩衝氧化物

12．．．阻擋層

13．．．電容器溝槽

14．．．電極層

15．．．金屬層

16．．．裸空區域

第一圖係為習知之雙面電容結構的俯視示意圖。

第一A圖係為習知之雙面電容結構的示意圖。

第二圖係為本發明之雙面電容結構的俯視示意圖。

第二A圖係為本發明之雙面電容結構的示意圖。

第三A圖至第三F圖係為本發明之堆疊式隨機動態存取記憶體之電容結構之製造方法之製作流程圖。

102．．．第二介電層

111．．．支撐層開口

13．．．電容器溝槽

14．．．電極層

15．．．金屬層

16．．．裸空區域

Claims (24)

1. 一種堆疊式隨機動態存取記憶體之電容結構之製造方法，包括以下步驟：在一介電層上成型一支撐層；在該支撐層中形成複數個支撐層開口；在每一個該些支撐層開口中填入一緩衝氧化物；於該介電層中製作複數個電容器溝槽，且該些電容器溝槽係分佈於該些支撐層開口之間；於每一個該些電容器溝槽的內壁上形成一電極層；以及沿著該些支撐層開口進行蝕刻，以去除填入該些支撐層開口之緩衝氧化物及位於相鄰的電容器溝槽的電極層之間的介電層；藉此，該些電容器溝槽之電極層係對應形成複數個具有對稱電容結構之雙面電容。
2. 如申請專利範圍第1項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該介電層係包括一第一介電層與一位於該第一介電層下方之第二介電層。
3. 如申請專利範圍第2項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該第一介電層係為磷矽玻璃材質，該第二介電層係為一未摻雜之矽玻璃材質。
4. 如申請專利範圍第2項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在一介電層上成型一支撐層之步驟中，係沉積氮化矽材質之該支撐層於該第一介電層上。
5. 如申請專利範圍第4項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在該支撐層中形成複數個支撐層開口之步驟中，係利用蝕刻方法於該支撐層中形成該些支撐層開口。
6. 如申請專利範圍第5項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在每一個支撐層開口中填入一緩衝氧化物的步驟中，係將氧化物材質之該緩衝氧化物填入每一個支撐層開口。
7. 如申請專利範圍第6項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在每一個支撐層開口中填入一緩衝氧化物的步驟之後更包括一研磨步驟，以使該緩衝氧化物與該支撐層所形成之上表面具有平整之表面結構。
8. 如申請專利範圍第7項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在於該介電層中製作複數個電容器溝槽之步驟中，係先利用一阻擋層配合曝光顯影方法形成圖樣，再利用蝕刻方法根據該圖樣移除該支撐層、該第一介電層與該第二介電層以形成該些電容器溝槽。
9. 如申請專利範圍第8項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該阻擋層係為碳材料所製成，且碳材質之該阻擋層具有一預定高度。
10. 如申請專利範圍第9項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在於每一個該些電容器溝槽的內壁上形成一電極層之步驟前，更進一步包括：形成一金屬層於每一個該些電容器溝槽之底部，且該金屬層係成型於該第二介電層中。
11. 如申請專利範圍第10項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該電極層係為一鈦材料所製成。
12. 如申請專利範圍第10項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在於每一個該些電容器溝槽的內壁上形成一電極層之步驟中，係將氮化鈦材質之該電極層成型於每一個該些電容器溝槽的側壁及該金屬層上。
13. 如申請專利範圍第12項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中沿著該些支撐層開口進行蝕刻之步驟中係利用濕蝕刻去除填入該些支撐層開口之緩衝氧化物及位於相鄰的電容器溝槽之側壁上的電極層之間的該第一介電層。
14. 一種堆疊式隨機動態存取記憶體之電容結構之製造方法，包括以下步驟：成型一支撐層於一介電層上，該介電層係包括一第一介電層與一位於該第一介電層下方之第二介電層；在該支撐層中形成複數個支撐層開口；在每一個該些支撐層開口中填入一緩衝氧化物；利用一阻擋層配合曝光顯影方法形成圖樣，再利用蝕刻方法根據該圖樣移除該支撐層、該第一介電層與該第二介電層以形成複數個電容器溝槽，且該些電容器溝槽係分佈於該些支撐層開口之間；於每一個該些電容器溝槽的內壁上形成一電極層；以及沿著該些支撐層開口進行蝕刻，以去除填入該些支撐層開口之緩衝氧化物及位於相鄰的電容器溝槽的電極層之間的介電層；藉此，該些電容器溝槽之電極層係對應形成複數個具有對稱電容結構之雙面電容。
15. 如申請專利範圍第14項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該第一介電層係為磷矽玻璃材質，該第二介電層係為一未摻雜之矽玻璃材質。
16. 如申請專利範圍第14項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在一介電層上成型一支撐層之步驟中，係沉積氮化矽材質之該支撐層於該第一介電層上。
17. 如申請專利範圍第16項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在該支撐層中形成複數個支撐層開口之步驟中，係利用蝕刻方法於該支撐層中形成該些支撐層開口。
18. 如申請專利範圍第17項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在每一個支撐層開口中填入一緩衝氧化物的步驟中，係將氧化物材質之該緩衝氧化物填入每一個支撐層開口。
19. 如申請專利範圍第18項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在每一個支撐層開口中填入一緩衝氧化物的步驟之後更包括一研磨步驟，以使該緩衝氧化物與該支撐層所形成之上表面具有平整之表面結構。
20. 如申請專利範圍第19項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該阻擋層係為碳材料所製成，且碳材質之該阻擋層具有一預定高度。
21. 如申請專利範圍第20項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在於每一個該些電容器溝槽的內壁上形成一電極層之步驟前，更進一步包括：形成一金屬層於每一個該些電容器溝槽之底部，且該金屬層係成型於該第二介電層中。
22. 如申請專利範圍第21項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中該電極層係為一鈦材料所製成。
23. 如申請專利範圍第21項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中在於每一個該些電容器溝槽的內壁上形成一電極層之步驟中，係將氮化鈦材質之該電極層成型於每一個該些電容器溝槽的側壁及該金屬層上。
24. 如申請專利範圍第23項所述之堆疊式隨機動態存取記憶體之電容結構之製造方法，其中沿著該些支撐層開口進行蝕刻之步驟中係利用濕蝕刻去除填入該些支撐層開口之緩衝氧化物及位於相鄰的電容器溝槽之側壁上的電極層之間的該第一介電層。