JP2002334941A - キャパシタのストレージ電極を含む半導体装置及びその製造方法 - Google Patents

キャパシタのストレージ電極を含む半導体装置及びその製造方法

Info

Publication number
JP2002334941A
JP2002334941A JP2002096788A JP2002096788A JP2002334941A JP 2002334941 A JP2002334941 A JP 2002334941A JP 2002096788 A JP2002096788 A JP 2002096788A JP 2002096788 A JP2002096788 A JP 2002096788A JP 2002334941 A JP2002334941 A JP 2002334941A
Authority
JP
Japan
Prior art keywords
layer
storage electrode
forming
conductive contact
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002096788A
Other languages
English (en)
Inventor
Se-Myeong Jang
世明 張
Ki-Nam Kim
奇南 金
Hong-Sik Jeong
弘植 鄭
Yusho Ko
有商 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002334941A publication Critical patent/JP2002334941A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 キャパシタのストレージ電極を含む半導体装
置及びその製造方法を提供する。 【解決手段】 半導体基板上にビットラインとビットラ
インを覆って保護する保護層を形成する。ビットライン
間に保護層の上面の高さと同じ表面高さを有する導電性
コンタクトパッドを形成する。導電性コンタクトパッド
及び保護層を覆う電極支持層を形成する。電極支持層上
にエッチング終了層を形成する。エッチング終了層上に
モールド層を形成する。モールド層、エッチング終了層
及び電極支持層をパターニングして導電性コンタクトパ
ッドを露出する開口孔を形成する。開口孔のプロファイ
ルに従ってストレージ電極を開口孔内に形成する。スト
レージ電極により露出されたモールド層を除去してエッ
チング終了層の上側のストレージ電極部分の外壁を露出
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に増加した有効表面積を具現して、
機械的強度が増加されたキャパシタのストレージ電極及
びこれを製造する方法に関する。
【０００２】
【従来の技術】DRAM(Dynamic Random Access Memory)装
置のような半導体装置の高集積化につれてパターンの微
細化が急速に進行している。これによって、キャパシタ
のストレージ電極のピッチが減少しつつある。それにも
かかわらず、半導体素子の駆動のために要求される静電
容量はソフトエラーなどによるデザインルールの減少率
に比例して減少されていない。したがって、キャパシタ
の静電容量を増加させる方案が要求されており、このよ
うな方案の一つとしてシリンダー状のストレージ電極の
高さを増加させてストレージ電極の有効表面積を増加さ
せる方案が提示されている。
【０００３】図１は、従来のシリンダー状のストレージ
電極を説明するために概略的に示した断面図である。
【０００４】具体的に、半導体基板１０上にビットライ
ン３０を形成した後、このようなビットライン３０の上
部を覆う層間絶縁層４０を形成する。この時、ビットラ
イン３０は、層間絶縁層４０のパターニング工程を自己
整列コンタクト(ＳＡＣ:SelfAligned Contact)工程によ
って行うためにスペーサ及びキャッピング層からなる保
護層３５で覆われ得る。以後に、層間絶縁層４０を貫通
する埋没コンタクトパッド５０を形成した後、このよう
な埋没コンタクトパッド５０に電気的に連結されるスト
レージ電極７０がシリンダー状に形成される。この時、
埋没コンタクトパッド５０は、下部の導電性プラグ２５
を介して電気的に半導体基板１０に連結され、導電性プ
ラグ２５は、下部絶縁層２０により囲まれることができ
る。
【０００５】このようなストレージ電極７０の底部は、
ストレージ電極７０を形成するために導入されるモール
ド層(図示せず)の除去時にエッチング終了のために導入
されるエッチング終了層６０によって側面方向に支持さ
れる。ところが、静電容量の確保のためにストレージ電
極７０の高さが大きく高まれば、相対的にストレージ電
極７０の機械的強度は減少される。ストレージ電極の機
械的強度はストレージ電極の高さの三乗に比例して減少
されることと知られている。
【０００６】このようなストレージ電極７０の機械的強
度の減少によってストレージ電極７０が倒れたり傾いた
りする不良が発生する可能性がある。このような不良に
よりストレージ電極７０と隣接した他のストレージ電極
間にブリッジが発生する恐れがある。このようなストレ
ージ電極７０間のブリッジの発生はマルチビット又はツ
インビットのような半導体素子の誤動作を誘発する原因
として作用し得る。
【０００７】したがって、ストレージ電極７０の高さを
増加させてキャパシタの静電容量を確保するためには、
シリンダー状のような３次元立体形態のストレージ電極
７０の機械的強度を向上する方案が優先的に要求されて
いる。
【０００８】
【発明が解決しようとする課題】本発明は、前記問題点
を解決するために案出されたものであって、本発明の目
的は、キャパシタのストレージ電極の機械的強度を増加
させて、ストレージ電極の倒れ又は傾きを防止し、スト
レージ電極を高められてキャパシタの静電容量の確保を
具現できる半導体装置及びその製造方法を提供すること
である。
【０００９】
【課題を解決するための手段】前記目的を達成するため
の本発明の一観点は、半導体基板上にビットラインと前
記ビットラインを覆って保護する保護層を形成する。前
記ビットラインの間に前記保護層の上面の高さと同じ表
面高さを有する導電性コンタクトパッドを形成する。前
記導電性コンタクトパッド及び前記保護層を覆う電極支
持層を形成する。前記電極支持層上にエッチング終了層
を形成する。前記エッチング終了層上にモールド層を形
成する。前記モールド層、前記エッチング終了層及び前
記電極支持層をパターニングして前記導電性コンタクト
パッドを露出する開口孔を形成する。前記開口孔のプロ
ファイルに沿って形状が付与されたストレージ電極を前
記開口孔内に形成する。前記ストレージ電極によって露
出される前記モールド層を除去して前記エッチング終了
層の上側の前記ストレージ電極部分の外壁を露出する。
【００１０】ここで、前記導電性コンタクトパッドを形
成する段階は、前記ビットライン間を埋め込む層間絶縁
層を形成して、多数の前記ビットラインをそれぞれ覆っ
ている多数の前記保護層の表面と前記保護層の側壁表面
との間を露出するように前記層間絶縁層をパターニング
して、前記層間絶縁層上に前記保護層の側壁表面の間を
埋め込んで前記半導体基板上に電気的に連結される導電
層を形成して、前記保護層の上面を露出するように前記
導電層及び前記層間絶縁層を順次的に平坦化して行われ
る。これによって、前記層間絶縁層は、前記導電性コン
タクトパッドの対向する両側面を覆っており、前記保護
層の側壁は前記導電性コンタクトパッドの他の両側面を
覆っているようになる。
【００１１】前記電極支持層は、前記モールド層の厚さ
に比べて約２0%乃至４0%の厚さに形成され得る。前記モ
ールド層の除去は、前記エッチング終了層表面で終了さ
れる。
【００１２】前記目的を達成するための本発明の他の観
点は、半導体基板上に形成されたビットラインと前記ビ
ットラインを覆って保護する保護層と、前記ビットライ
ン間に形成されており、前記保護層の上面の高さと同じ
表面高さを有する導電性コンタクトパッドと、前記導電
性コンタクトパッドに連結されており、内壁と外壁とが
露出されたストレージ電極と、前記ストレージ電極の下
部を取り囲んで支持する電極支持層とを含むストレージ
電極を含む半導体装置を提供する。前記電極支持層の厚
さは、前記電極支持層の上側に露出されるストレージ電
極の高さに比べて約２0%乃至４0%とすることができる。
【００１３】本発明によれば、キャパシタのストレージ
電極の機械的強度を増加させて、ストレージ電極の倒れ
又は傾きを防止し、ストレージ電極を高められて、キャ
パシタの静電容量の確保を具現できる。
【００１４】
【発明の実施の形態】以下、添付した図面に基づいて本
発明を詳しく説明する。しかし、本発明の実施形態は多
様な他の形態に変形できて、本発明の範囲が後述する実
施形態によって限定されると解釈されてはならない。本
発明の実施形態は当業者に本発明をより完全に説明する
ためのものである。したがって、図面における要素の形
状などはより明確な説明を強調するために誇張されたも
のであり、図面において同じ符号に表示された要素は同
じ要素を意味する。また、ある層が他の層又は半導体基
板の“上”にあると記載された場合に、前記ある層は前
記他の層又は半導体基板に直接接触してもよく、又は、
その間に第３の層が介在されても良い。
【００１５】図２乃至図１２は、本発明の実施形態によ
るキャパシタのストレージロードを含む半導体装置の製
造方法を説明するために概略的に示した図面である。図
２は、半導体基板１００上にビットライン３００及び層
間絶縁層４００を形成する段階を概略的に示した断面図
である。
【００１６】具体的に、半導体基板１００上に公知の方
法を用いてトランジスタ素子のような能動素子を形成し
た後に、シリコン酸化物などの下部絶縁層２００を形成
する。下部絶縁層２００をパターニングして半導体基板
１００に電気的に連結される導電性プラグ２５０を形成
する。このような導電性プラグ２５０として多結晶シリ
コン層が用いられる。
【００１７】以後に、下部絶縁層２００上にビットライ
ン３００のための導電層を形成した後、パターニングし
てビットライン３００を形成する。この時、このような
ビットライン３００は後に適用されるＳＡＣ工程のため
に、その上側にはキャッピング絶縁層を具備して、その
側面にはスペーサを具備する。すなわち、このようなス
ペーサ及びキャッピング絶縁層からなる保護層３５０が
ビットライン３００を覆うことによって、後に層間絶縁
層４００をパターニングするエッチング工程でビットラ
イン３００が損傷されることを防止する役割を果たす。
よって、保護層３５０は、主に層間絶縁層４００として
用いられるシリコン酸化物より優れたエッチング選択比
を有する絶縁物質、例えば、シリコン窒化物から形成さ
れうる。
【００１８】ビットライン３００及び保護層３５０を覆
って絶縁する層間絶縁層４００をシリコン酸化物などの
ような絶縁物質を蒸着して形成する。この時、層間絶縁
層４００はビットライン３００の間を十分に埋め込める
厚さに形成される。
【００１９】図３は、層間絶縁層４００上にフォトレジ
ストパターン４５０を形成する段階を概略的に示す平面
図である。
【００２０】具体的に、層間絶縁層４００にＢＣ工程を
行うために、層間絶縁層４００にエッチングマスク、例
えば、フォトレジストパターン４５０を形成する。この
時、フォトレジストパターン４５０は、配列されている
多数のビットライン３００を覆う層間絶縁層４００の一
部をバンド状に長く露出する。このように、フォトレジ
ストパターン４５０は、後続のＢＣ形成部分の層間絶縁
層４００部分のみを露出することでなく、このようなＢ
Ｃが形成される部分を含んで長く多数のビットライン３
００を横切って層間絶縁層４００を露出する。このよう
にフォトレジストパターン４５０を形成することは、Ｂ
Ｃを形成する時にデザインルールの減少に伴う工程マー
ジンをより大きく確保するためである。
【００２１】一方、図３においてのＸ−Ｘ’切断線は、
図２に示された断面が位置する部分を示して、図４は、
層間絶縁層４００をパターニングしてビットライン３０
０間の導電性プラグ２５０を露出する段階を概略的に示
す。
【００２２】具体的に、図３に示されたようなフォトレ
ジストパターン４５０をエッチングマスクとして用い、
露出された層間絶縁層４００部分を選択的にエッチング
する。このようなエッチングは、ビットライン３００間
の導電性プラグ２５０が露出されるまで進行される。一
方、ビットライン３００を覆って保護している保護層３
５０は、層間絶縁層４００を形成するシリコン酸化物に
対し十分なエッチング選択比を持たせるシリコン窒化物
からなっているために、このようなエッチングにおい
て、エッチングマスク又はエッチング終了点として機能
し得る。よって、ビットライン３００がこのようなエッ
チングによって損傷されることが防止され、ビットライ
ン３００間の下部層、すなわち、導電性プラグ２５０の
表面を露出するように層間絶縁層４００をパターニング
することができる。
【００２３】このようなパターニングにより形成された
層間絶縁層パターン４００’は、導電性プラグ２５０を
露出するコンタクトホール４１０を有するようになる。
このようなコンタクトホール４１０は実質的にＢＣコン
タクトのために形成される。このようなコンタクトホー
ル４１０は、対向する両側面はビットライン３００を保
護する保護層３５０からなり、他の両側面は層間絶縁層
パターン４００’からなる(図４における層間絶縁層パ
ターン４００’は実質的に地面の下方で見られる姿を意
味する)。これはこのような層間絶縁層パターン４０
０’を形成するパターニングが発展されたＳＡＣ工程概
念を持つという根拠となる。
【００２４】一方、パターニングにより形成された層間
絶縁層パターン４００’によって導電性プラグ２５０だ
けでなく、導電性プラグ２５０に隣接するビットライン
３００を覆う保護層３５０の上面又は側面も露出可能で
ある。この時、多数のビットライン３００上の保護層３
５０が露出できる。このようにＢＣコーンタクトのため
のコンタクトホール４０１を形成することによって、コ
ンタクトホール４０１を形成するための工程マージンを
より大きく確保できる。
【００２５】図５は層間絶縁層パターン４００’上に導
電層５００を形成する段階を概略的に示す。
【００２６】具体的に、このようなコンタクトホール４
０１を埋め込んでコンタクトホール４０１により露出さ
れる導電性プラグ２５０に電気的に連結される導電層５
００を層間絶縁層パターン４００’上に形成する。この
ような導電層５００は実質的にＢＣコンタクトのために
備えられたものであって、多結晶シリコンのような導電
性物質より形成され得る。このような導電層５００は、
少なくともコンタクトホール４０１を十分に埋め込める
高さ、実質的には、層間絶縁層パターン４００’以上の
高さを有するように形成することができる。
【００２７】図６は、導電層５００をパターニングして
ビットライン３００間に導電性コンタクトパッド５５０
を形成する段階を概略的に示す。
【００２８】具体的に、導電層５００をエッチ・バック
又は化学機械研磨(ＣＭＰ:ChemicalMechanical Polishi
ng)などで平坦化して導電性コンタクトパッド５５０を
形成する。この時、導電性コンタクトパッド５５０の表
面がビットライン３００の上側に位置した保護層３５０
の表面と同じ高さになるように前記の平坦化を進行す
る。すなわち、保護層３５０の表面をＣＭＰ研磨の研磨
終了点として導電層５００及び導電層５００の下部に位
置する層間絶縁層パターン４００’の一部の厚さを研磨
する。このような平坦化によって実質的に導電性コンタ
クトパッド５５０の上面、保護層３５０の上面及び層間
絶縁層パターン４００’の上面は同じ高さを有する。
【００２９】図７は露出された導電性コンタクトパッド
５５０及び保護層３５０上にモールド層６５０を形成す
る段階を概略的に示す。
【００３０】具体的に、導電性コンタクトパッド５５０
及び保護層３５０、そしてこのような導電性コンタクト
パッド５５０の対向する両側面を形成する層間絶縁層パ
ターン(図７には図示せず)を覆う電極支持層６１０を形
成する。このような電極支持層６１０は、後に導電性コ
ンタクトパッド５５０に電気的に連結されるストレージ
電極の底部を取り囲んで支持する役割をする。したがっ
て、電極支持層６１０は、ストレージ電極に機械的強度
を充分に付与できる程度の厚さで形成されることが望ま
しい。この時、電極支持層６１０の厚さは、ストレージ
電極の高さによって変わるが、ストレージ電極の高さの
２０％乃至４０％程度の厚さに形成し得る。例えば、電
極支持層６１０の厚さtを約５０００Åに形成する。
【００３１】このような電極支持層６１０は、絶縁物質
に形成することが望ましく、シリコン酸化物より形成で
きる。例えば、ＴＥＯＳ(Tetra Ethyl Ortho Silicate)
をＰＥ−ＣＶＤ(Plasma Enhanced Chemical Vapor Depo
sition)に蒸着して電極支持層６１０を形成することが
できる。
【００３２】電極支持層６１０を形成した後に、電極支
持層６１０上にエッチング終了層６３０を形成する。エ
ッチング終了層６３０は、後に形成されるモールド層６
５０をパターニングする時にエッチング終了点として用
いられるため、モールド層６５０を形成する物質とエッ
チング選択比を有することが可能な物質、例えば、シリ
コン窒化物などで形成され得る。
【００３３】エッチング終了層６３０上にモールド層６
５０を形成する。モールド層６５０は、ストレージ電極
に３次元立体形状を付与するために導入されるものであ
って、ストレージ電極形成後に除去される犠牲層であ
る。よって、モールド層６５０の要求されるストレージ
電極の高さによってその厚さｈが設定される。例えば、
モールド層６５０を約１２０００Åの厚さに形成する。
この時、モールド層６５０はＰＥ−ＴＥＯＳ層として形
成され得る。
【００３４】モールド層６５０上にモールド層６５０を
パターニングするためのエッチングマスク７００を形成
する。このようなエッチングマスク７００は、多結晶シ
リコンのようなモールド層６５０を形成する物質より高
いエッチング選択比が具現できる物質より形成されるこ
とが望ましい。
【００３５】図８はモールド層６５０をパターニングし
て開口孔６７０を形成する段階を概略的に示す。
【００３６】具体的に、エッチングマスク７００により
露出されたモールド層６５０部分をエッチングしてモー
ルド層６５０に開口孔６７０を形成する。この時、モー
ルド層６５０がシリコン酸化物より形成された場合、Ｒ
ＩＥ(Reactive Ion Etcher)のようなシリコン酸化物を
ドライエッチングする方法によって開口孔６７０が形成
される。この時、このようなエッチングによりモールド
層６５０下部のエッチング終了層６３０が露出できる。
すなわち、エッチング終了層６３０上でこのようなエッ
チングが１次終了され得る。
【００３７】図９はモールド層６５０をパターニングし
た後に、連続してエッチング終了層６３０及び下部の電
極支持層６１０をエッチングして開口孔６７０が導電性
コンタクトパッド５５０を露出するように誘導する段階
を概略的に示す。
【００３８】具体的に、エッチング終了層６３０が露出
された後に、連続してエッチングを進行して露出された
エッチング終了層６３０及び下部の電極支持層６１０を
エッチングし続ける。このような連続的なエッチングの
進行によって、開口孔６７０は下部の導電性コンタクト
パッド５５０の表面を露出するようになる。このように
進行し続けるエッチングは導電性コンタクトパッド５５
０を露出するまでタイムエッチングで進行されることが
できる。
【００３９】このようなエッチングによって開口孔６７
０を有しており、モールド層６５０、エッチング終了層
６３０及び電極支持層６１０からなるモールドが形成で
きる。
【００４０】図１０は開口孔６７０内にストレージ電極
８００を形成する段階を概略的に示す。
【００４１】具体的に、開口孔６７０のプロファイルに
従ってストレージ電極層が蒸着される。このようなスト
レージ電極層は多様な導電物質からなり得る。例えば、
ストレージ電極層は導電性の多結晶シリコンからなる。
【００４２】以後に、ストレージ電極層をエッチ・バッ
ク又はＣＭＰしてストレージ電極８００に分離する。こ
のようなエッチ・バック又はＣＭＰはストレージ電極層
を下部のエッチングマスク７００が露出されるまで進行
してストレージ電極８００にストレージ電極層を分離す
る。ストレージ電極８００は、ストレージ電極層が開口
孔６７０のプロファイルに沿って蒸着されたために、３
次元の立体構造を有するようになる。
【００４３】図１１はエッチングマスク７００を除去す
る段階を概略的に示す。具体的に、ストレージ電極８０
０により露出されるエッチングマスク７００をリフトオ
フ(lift off)などで除去する。
【００４４】図１２はモールド層６５０を除去してスト
レージ電極８００の外壁部を露出する段階を概略的に示
す。
【００４５】具体的に、モールド層６５０をＨＦなどを
含むエッチング液(etchant)を用いた湿式エッチングな
どで選択的に除去する。このようなエッチングはエッチ
ング終了層６３０により終了されることによって、モー
ルド層６５０が選択的に除去される。これによって、ス
トレージ電極８００の外壁が露出される。
【００４６】この時、エッチング終了層６３０の下部に
位置する電極支持層６１０は、このようなエッチングに
よってエッチングされず、ストレージ電極８００の底部
を取り囲む。このように電極支持層６１０がストレージ
電極８００の底部を取り囲んでいるため、ストレージ電
極８００の機械的強度を確保できる。これによって、ス
トレージ電極８００が高まってもストレージ電極８００
が倒れたり傾いたりすることが防止できる。これによっ
て、ストレージ電極８００間のブリッジの発生を防止
し、マルチビット及びツインビットの不良を防止し得
る。また、ストレージ電極８００の表面積を増加させ得
るので、キャパシタの静電容量が増加できる。さらに、
電極支持層６１０によって取り囲まれたストレージ電極
８００部分の内壁も、キャパシタの有効表面積に寄与で
きる。よって、実質的にキャパシタの静電容量をより大
きく確保することができる。
【００４７】図１３は、本発明の実施形態により製造さ
れたストレージ電極を示した走査電子顕微鏡(ＳＥＭ)写
真である。
【００４８】図１３で示されているように、本発明の実
施形態により製造したストレージ電極では倒れや傾きの
不良が生じない。この時、電極支持層は約５０００Åの
厚さを適用しており、電極支持層の上側のストレージ電
極の高さは約１２００0Åである。
【００４９】図１４は本発明の実施形態により製造した
ストレージ電極間の機械的強度差を説明するために示し
たグラフである。
【００５０】図１４を参照すれば、セル静電容量を２５
ｆＦに維持した場合に、本発明の実施形態に係るストレ
ージ電極に対する機械的強度のグラフ１４５が、従来の
方法により準備されたストレージ電極に対する機械的強
度のグラフ１４１に比べて非常に高い値を示している。
これは、一定の機械的強度を基準とした時に、本発明に
よるストレージ電極を適用した場合、非常に高いセル静
電容量が具現されることを立証する。したがって、この
ようなグラフは本発明の実施形態に係るストレージ電極
を用いてキャパシタを形成することによって静電容量を
大きく確保できることを立証する。
【００５１】以上、本発明を具体的な実施形態に基づい
て詳細に説明したが、本発明はこれに限定されず、本発
明の技術的思想内で当分野の通常の知識を持った者によ
ってその変形あるいは改良が可能であることは明白であ
る。
【００５２】
【発明の効果】本発明によれば、キャパシタのストレー
ジ電極の機械的強度を増加させて、ストレージ電極の倒
れ又は傾きを防止し、ストレージ電極を高められてキャ
パシタの静電容量の確保を具現できる。
【図面の簡単な説明】
【図１】 従来のストレージ電極形成方法を説明するた
めに概略的に示した断面図である。
【図２】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図３】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図４】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図５】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図６】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図７】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図８】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図９】 本発明の実施形態に係るキャパシタのストレ
ージ電極を含む半導体装置の製造方法を説明するために
概略的に示した図面である。
【図１０】 本発明の実施形態に係るキャパシタのスト
レージ電極を含む半導体装置の製造方法を説明するため
に概略的に示した図面である。
【図１１】 本発明の実施形態に係るキャパシタのスト
レージ電極を含む半導体装置の製造方法を説明するため
に概略的に示した図面である。
【図１２】 本発明の実施形態に係るキャパシタのスト
レージ電極を含む半導体装置の製造方法を説明するため
に概略的に示した図面である。
【図１３】 本発明の実施形態により形成されたストレ
ージ電極を示した走査電子顕微鏡写真である。
【図１４】 本発明の実施形態による効果を説明するた
めに示したストレージ電極の機械的強度グラフである。
【符号の説明】 １００ 半導体基板 ２００ 下部絶縁層 ２５０ 導電性プラグ ３００ ビットライン ３５０ 保護層 ４００ 層間絶縁層 ４１０ コンタクトホール ５００ 導電層 ５５０ 導電性コンタクトパッド
フロントページの続き (72)発明者 鄭 弘植 大韓民国京畿道水原市勧善区好梅実洞377 番地エルジー三益アパート112棟204号 (72)発明者 黄 有商 大韓民国京畿道龍仁市水枝邑豊徳川里（番 地なし）三益アパート103棟903号 Ｆターム(参考） 5F083 AD24 AD48 AD49 AD56 GA27 MA06 MA17 PR06 PR39 PR40

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にビットラインと前記ビッ
    トラインを覆って保護する保護層を形成する段階と、 前記ビットライン間に前記保護層の上面の高さと同じ表
    面高さを有する導電性コンタクトパッドを形成する段階
    と、 前記導電性コンタクトパッド及び前記保護層を覆う電極
    支持層を形成する段階と、 前記電極支持層上にエッチング終了層を形成する段階
    と、 前記エッチング終了層上にモールド層を形成する段階
    と、 前記モールド層、前記エッチング終了層及び前記電極支
    持層をパターニングして前記導電性コンタクトパッドを
    露出する開口孔を形成する段階と、 前記開口孔のプロファイルの形状が付与されたストレー
    ジ電極を前記開口孔内に形成する段階と、 前記ストレージ電極によって露出される前記モールド層
    を除去して前記エッチング終了層の上側の前記ストレー
    ジ電極部分の外壁を露出する段階とを含むことを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】 前記導電性コンタクトパッドを形成する
    段階は、 前記ビットライン間を埋め込む層間絶縁層を形成する段
    階と、 多数の前記ビットラインをそれぞれ覆っている多数の前
    記保護層の表面と前記保護層の側壁表面との間を露出す
    るように前記層間絶縁層をパターニングする段階と、 前記層間絶縁層上に前記保護層の側壁表面の間を埋め込
    んで前記半導体基板上に電気的に連結される導電層を形
    成する段階と、 前記保護層の上面を露出するように前記導電層及び前記
    層間絶縁層を順次的に平坦化する段階とを含むことを特
    徴とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記層間絶縁層は、 前記導電性コンタクトパッドの対向する両側面を覆って
    おり、 前記保護層の側壁は前記導電性コンタクトパッドの他の
    両側面を覆っていることを特徴とする請求項２に記載の
    半導体装置の製造方法。
  4. 【請求項４】 前記平坦化段階は、 エッチ・バック又は化学機械的研磨に行われることを特
    徴とする請求項２に記載の半導体装置の製造方法。
  5. 【請求項５】 前記電極支持層は、 シリコン酸化物よりなることを特徴とする請求項１に記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記電極支持層は、 前記モールド層の厚さに比べて約２0%乃至４0%の厚さに
    形成されることを特徴とする請求項１に記載の半導体装
    置の製造方法。
  7. 【請求項７】 前記モールド層の除去は、 前記エッチング終了層の表面で終了されることを特徴と
    する請求項１に記載の半導体装置の製造方法。
  8. 【請求項８】 半導体基板上に形成されたビットライン
    と前記ビットラインを覆って保護する保護層と、 前記ビットライン間に形成されており、前記保護層の上
    面の高さと同じ表面高さを有する導電性コンタクトパッ
    ドと、 前記導電性コンタクトパッドに連結されており、内壁と
    外壁とが露出されたストレージ電極と、 前記ストレージ電極の下部を取り囲んで支持する電極支
    持層とを含むことを特徴とする半導体装置。
  9. 【請求項９】 前記電極支持層の厚さは、 前記電極支持層の上側に露出されるストレージ電極の高
    さに比べて約２0%乃至４0%であることを特徴とする請求
    項８に記載の半導体装置。
  10. 【請求項１０】 前記電極支持層は、 シリコン酸化物層であることを特徴とする請求項８に記
    載の半導体装置。
JP2002096788A 2001-04-26 2002-03-29 キャパシタのストレージ電極を含む半導体装置及びその製造方法 Pending JP2002334941A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-022677 2001-04-26
KR10-2001-0022677A KR100393222B1 (ko) 2001-04-26 2001-04-26 커패시터의 스토리지 전극을 포함하는 반도체 장치 및 그제조 방법

Publications (1)

Publication Number Publication Date
JP2002334941A true JP2002334941A (ja) 2002-11-22

Family

ID=19708766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002096788A Pending JP2002334941A (ja) 2001-04-26 2002-03-29 キャパシタのストレージ電極を含む半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6656790B2 (ja)
JP (1) JP2002334941A (ja)
KR (1) KR100393222B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354055A (ja) * 2004-06-08 2005-12-22 Hynix Semiconductor Inc 半導体素子の格納電極形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508337B1 (ko) * 2003-06-27 2005-08-17 한국과학기술원 나노미터 수준으로 패턴화된 고분자 박막의 제조 방법
KR100979378B1 (ko) * 2003-06-30 2010-08-31 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR100546381B1 (ko) 2003-09-22 2006-01-26 삼성전자주식회사 습식식각 공정을 포함하는 반도체 소자의 제조방법
JP4908748B2 (ja) * 2003-09-22 2012-04-04 三星電子株式会社 半導体素子を製造するためのエッチング方法
KR100979243B1 (ko) * 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR102065684B1 (ko) 2013-04-24 2020-01-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102534246B1 (ko) 2018-08-30 2023-05-18 삼성전자주식회사 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183728B1 (ko) * 1995-08-11 1999-03-20 김광호 반도체장치의 캐패시터 및 그 제조방법
JP3233051B2 (ja) * 1996-12-20 2001-11-26 日本電気株式会社 半導体装置の製造方法
KR100270211B1 (ko) * 1998-04-09 2000-10-16 윤종용 디램 셀 커패시터 및 그의 제조 방법
KR100292941B1 (ko) * 1998-04-10 2001-07-12 윤종용 디램셀커패시터의제조방법
KR100313490B1 (ko) * 1999-11-06 2001-11-15 윤종용 스토리지 전극 내부에만 반구형 실리콘 알갱이(에이치에스 지) 실리콘을 가지는 반도체 장치의 실린더형커패시터 형성 방법
KR100311050B1 (ko) * 1999-12-14 2001-11-05 윤종용 커패시터의 전극 제조 방법
KR100375221B1 (ko) * 2000-07-10 2003-03-08 삼성전자주식회사 스토리지 노드 형성방법
KR100360414B1 (ko) * 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354055A (ja) * 2004-06-08 2005-12-22 Hynix Semiconductor Inc 半導体素子の格納電極形成方法
JP4680685B2 (ja) * 2004-06-08 2011-05-11 株式会社ハイニックスセミコンダクター 半導体素子の格納電極形成方法

Also Published As

Publication number Publication date
KR100393222B1 (ko) 2003-07-31
US6656790B2 (en) 2003-12-02
KR20020083263A (ko) 2002-11-02
US20020160550A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
US7387939B2 (en) Methods of forming semiconductor structures and capacitor devices
US8941165B2 (en) Methods of fabricating integrated circuit capacitors having u-shaped lower capacitor electrodes
US7605035B2 (en) Method of fabricating semiconductor device by exposing upper sidewalls of contact plug to form charge storage electrode
KR20050080670A (ko) 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
US5940713A (en) Method for constructing multiple container capacitor
US7018892B2 (en) Semiconductor capacitor structure and method for manufacturing the same
GB2336942A (en) Method for fabricating a DRAM cell capacitor
US6448146B1 (en) Methods of manufacturing integrated circuit capacitors having hemispherical grain electrodes
JP2002334941A (ja) キャパシタのストレージ電極を含む半導体装置及びその製造方法
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US6163047A (en) Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell
US7544985B2 (en) Semiconductor capacitor structure and method for manufacturing the same
JP2003023109A (ja) 集積回路メモリ素子及びその製造方法
CN110459507B (zh) 一种半导体存储装置的形成方法
KR100762869B1 (ko) 캐패시터의 형성방법
KR20050072168A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100300867B1 (ko) 실린더 구조의 반도체 소자의 전하저장 전극 형성방법
KR20020000323A (ko) 반도체 장치의 실린더형 커패시터의 형성방법
KR20020051291A (ko) 캐패시터의 제조 방법
KR20010021422A (ko) 반도체메모리장치 및 그 제조방법
KR20050095196A (ko) 반도체 소자의 커패시터 제조방법
KR20020058448A (ko) 반도체 소자의 실린더형 캐패시터 형성방법
KR20050010212A (ko) 캐패시터의 제조 방법
JPH11233740A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317