JP2005354055A - 半導体素子の格納電極形成方法 - Google Patents
半導体素子の格納電極形成方法 Download PDFInfo
- Publication number
- JP2005354055A JP2005354055A JP2005164177A JP2005164177A JP2005354055A JP 2005354055 A JP2005354055 A JP 2005354055A JP 2005164177 A JP2005164177 A JP 2005164177A JP 2005164177 A JP2005164177 A JP 2005164177A JP 2005354055 A JP2005354055 A JP 2005354055A
- Authority
- JP
- Japan
- Prior art keywords
- storage electrode
- hard mask
- forming
- oxide film
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910007991 Si-N Inorganic materials 0.000 claims description 2
- 229910006294 Si—N Inorganic materials 0.000 claims description 2
- 229910006360 Si—O—N Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910018557 Si O Inorganic materials 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】犠牲酸化膜の上部の損傷を減少させて格納電極領域間がブリッジされる現象を防ぐ半導体素子の格納電極形成方法を提供する。
【解決手段】 半導体基板１００上に犠牲酸化膜１２０を形成し、犠牲酸化膜上にハードマスク用ポリシリコン層１３０を形成し、ハードマスク用ポリシリコン層の上部の所定領域を熱処理してバリア層１４０を形成する。バリア層とハードマスク用ポリシリコン層をマスクにして犠牲酸化膜をパターニングして格納電極領域を形成する。
【選択図】図２
【解決手段】 半導体基板１００上に犠牲酸化膜１２０を形成し、犠牲酸化膜上にハードマスク用ポリシリコン層１３０を形成し、ハードマスク用ポリシリコン層の上部の所定領域を熱処理してバリア層１４０を形成する。バリア層とハードマスク用ポリシリコン層をマスクにして犠牲酸化膜をパターニングして格納電極領域を形成する。
【選択図】図２
Description
本発明は半導体素子の格納電極形成方法に関し、特に半導体素子の格納電極領域形成時に犠牲酸化膜の上部に発生する損傷を防ぐため、ハードマスク用ポリシリコン層の上部の所定領域を熱処理してバリアを形成する半導体素子の格納電極形成方法に関する。
図１は、従来の技術に係る半導体素子の格納電極形成方法を示す断面図である。
図１に示されているように、ストレージノードコンタクト（図示省略）を備えた半導体基板１０上に犠牲酸化膜２０及びハードマスク用ポリシリコン層３０を順次形成する。次には、ハードマスク用ポリシリコン層３０及び犠牲酸化膜２０をパターニングして格納電極領域を形成し、格納電極（図示省略）を形成する。このとき、犠牲酸化膜２０の厚さは１５０００Å以上に形成されなければならない。これに伴うエッチング時間の増加に比例してハードマスク用ポリシリコン層３０の厚さも増加させなければならない。しかし、工程マージンを考慮するときハードマスク用ポリシリコン層３０の厚さは一定以上の厚さを形成することができない。これにより、犠牲酸化膜２０のエッチング時に過度なエッチングによりハードマスク用ポリシリコン層３０が損傷され、格納電極領域間にブリッジされる現象が発生する。
本発明は前記のような問題点を解決するためのもので、本発明の目的は格納電極領域形成時にハードマスク用ポリシリコン層上にバリア層をさらに形成し、過度なエッチングによるハードマスク用ポリシリコン層の損傷を防ぐことにより、犠牲酸化膜の上部の損傷を減少させて格納電極領域間にブリッジされる現象を防ぐ半導体素子の格納電極形成方法を提供することにある。
本発明はストレージノードコンタクトを備えた半導体基板上に犠牲酸化膜を形成する段階と、前記犠牲酸化膜上にハードマスク用のポリシリコン層を形成する段階と、窒素を含むガス雰囲気下で熱処理工程を行ない前記ハードマスク用ポリシリコン層の上部にバリア層を形成する段階と、前記ハードマスク用バリア層とポリシリコン層及び犠牲酸化膜をパターニングして格納電極領域を形成する段階とを含むことを特徴とする。
本発明に係る半導体素子の格納電極形成時に犠牲酸化膜が流失されるのを防ぐため、ハードマスク用ポリシリコン層の上部の所定領域を熱処理してバリア層に変形させることにより、過度なエッチングによるハードマスク用ポリシリコン層の損傷を防ぐことができる。従って、半導体素子の犠牲酸化膜が流失される恐れがなくなり、互いに隣接した格納電極間にブリッジされる現象を防ぐという効果が得られる。
以下、図を参照して本発明に係る半導体素子の格納電極形成方法に関し詳しく説明する。
図２（ａ）及び図２（ｂ）は、本発明に係る半導体素子の格納電極形成方法を示す断面図等である。
図２（ａ）に示されているように、ストレージノードコンタクト（図示省略）を備えた半導体基板１００上に犠牲酸化膜１２０を形成する。次には、犠牲酸化膜１２０上にハードマスク用ポリシリコン層１３０を形成する。その次には、ハードマスク用ポリシリコン層１３０の上部を熱処理してバリア層１４０を形成する。このとき、バリア層１４０はＮＨ３、Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガスを利用して６００〜８５０℃の温度下で１００〜３００Åの厚さに形成するのが好ましい。
一般に、ポリシリコン層はＳｉ−Ｓｉの格子結合をなしている。ＮＨ３、Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガスを用いてハードマスク用ポリシリコン層１３０を熱処理すれば、ハードマスク用ポリシリコン層１３０の上部組織がＳｉ−Ｏ−Ｎ，Ｓｉ−Ｎ又はＳｉ−Ｏの格子結合に変化することになる。これは窒化膜と同一のフィルム特性を有することになるので、犠牲酸化膜１２０をエッチングする工程でハードマスク用ポリシリコン層１３０を保護する役割を果たす。
図２（ｂ）に示されているように、バリア層１４０、ハードマスク用ポリシリコン層１３０及び犠牲酸化膜１２０をパターニングして格納電極領域を形成する。この過程で、バリア層１４０は過度なエッチングによりハードマスク用ポリシリコン層が損傷されるのを防ぐ。次には、前記格納電極領域に格納電極を形成する。
１０，１００ 半導体基板
２０，１２０ 犠牲酸化膜
３０，１３０ ハードマスク用ポリシリコン層
１４０ バリア層
２０，１２０ 犠牲酸化膜
３０，１３０ ハードマスク用ポリシリコン層
１４０ バリア層
Claims (4)
- ストレージノードコンタクトを備えた半導体基板上に犠牲酸化膜を形成する段階と、
前記犠牲酸化膜上にハードマスク用のポリシリコン層を形成する段階と、
窒素を含むガス雰囲気下で熱処理工程を行ない、前記ハードマスク用ポリシリコン層の上部にバリア層を形成する段階と、
前記バリア層、ハードマスク用ポリシリコン層及び犠牲酸化膜をパターニングして格納電極領域を形成する段階と、
前記格納電極領域に格納電極を形成する段階とを含むことを特徴とする半導体素子の格納電極形成方法。 - 前記熱処理工程はＮＨ３，Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガスを用いて６００〜８５０℃の温度下で行なわれることを特徴とする請求項１に記載の半導体素子の格納電極形成方法。
- 前記バリア層は１００〜３００Åの厚さに形成することを特徴とする請求項１に記載の半導体素子の格納電極形成方法。
- 前記バリア層はＳｉ−Ｏ−Ｎ，Ｓｉ−Ｎ又はＳｉ−Ｏ化合物の格子結合でなることを特徴とする請求項１に記載の半導体素子の格納電極形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041805A KR100682191B1 (ko) | 2004-06-08 | 2004-06-08 | 반도체 소자의 저장전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005354055A true JP2005354055A (ja) | 2005-12-22 |
| JP4680685B2 JP4680685B2 (ja) | 2011-05-11 |
Family
ID=35449533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005164177A Expired - Fee Related JP4680685B2 (ja) | 2004-06-08 | 2005-06-03 | 半導体素子の格納電極形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7220641B2 (ja) |
| JP (1) | JP4680685B2 (ja) |
| KR (1) | KR100682191B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101944479B1 (ko) | 2012-11-01 | 2019-01-31 | 삼성전자주식회사 | 반도체 장치의 캐패시터 및 캐패시터의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228507A (ja) * | 1998-12-24 | 2000-08-15 | Hyundai Electronics Ind Co Ltd | 半導体素子の高誘電体キャパシタ製造方法 |
| JP2001257327A (ja) * | 2000-03-10 | 2001-09-21 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002334941A (ja) * | 2001-04-26 | 2002-11-22 | Samsung Electronics Co Ltd | キャパシタのストレージ電極を含む半導体装置及びその製造方法 |
| JP2003282700A (ja) * | 2002-03-25 | 2003-10-03 | Semiconductor Leading Edge Technologies Inc | ホール形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3600326B2 (ja) * | 1994-09-29 | 2004-12-15 | 旺宏電子股▲ふん▼有限公司 | 不揮発性半導体メモリ装置およびその製造方法 |
| US5747357A (en) * | 1995-09-27 | 1998-05-05 | Mosel Vitelic, Inc. | Modified poly-buffered isolation |
| US5877073A (en) * | 1996-05-07 | 1999-03-02 | Mosel Vitelic, Inc. | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide |
| KR100276389B1 (ko) | 1998-07-03 | 2000-12-15 | 윤종용 | 커패시터 및 그 제조방법 |
| KR100465865B1 (ko) * | 2000-06-30 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체메모리장치의 스토리지노드 전극 제조방법 |
| KR100338826B1 (ko) * | 2000-08-28 | 2002-05-31 | 박종섭 | 커패시터의 전하저장전극 형성방법 |
| KR100402427B1 (ko) | 2001-12-17 | 2003-10-17 | 주식회사 하이닉스반도체 | 전하저장 전극 형성 방법 |
-
2004
- 2004-06-08 KR KR1020040041805A patent/KR100682191B1/ko not_active IP Right Cessation
-
2005
- 2005-06-03 JP JP2005164177A patent/JP4680685B2/ja not_active Expired - Fee Related
- 2005-06-08 US US11/147,249 patent/US7220641B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228507A (ja) * | 1998-12-24 | 2000-08-15 | Hyundai Electronics Ind Co Ltd | 半導体素子の高誘電体キャパシタ製造方法 |
| JP2001257327A (ja) * | 2000-03-10 | 2001-09-21 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002334941A (ja) * | 2001-04-26 | 2002-11-22 | Samsung Electronics Co Ltd | キャパシタのストレージ電極を含む半導体装置及びその製造方法 |
| JP2003282700A (ja) * | 2002-03-25 | 2003-10-03 | Semiconductor Leading Edge Technologies Inc | ホール形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100682191B1 (ko) | 2007-02-12 |
| US7220641B2 (en) | 2007-05-22 |
| US20050272234A1 (en) | 2005-12-08 |
| JP4680685B2 (ja) | 2011-05-11 |
| KR20050116666A (ko) | 2005-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| JP2006253646A (ja) | フラッシュメモリ素子のゲート形成方法 | |
| JP4606967B2 (ja) | 半導体素子の製造方法 | |
| KR100291513B1 (ko) | 반도체 소자의 제조방법 | |
| JP4680685B2 (ja) | 半導体素子の格納電極形成方法 | |
| JP4754270B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JP4989817B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008041835A (ja) | 半導体装置とその製造方法 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JP2010040792A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2006128613A (ja) | 半導体素子の製造方法 | |
| JP3621369B2 (ja) | 半導体装置の製造方法 | |
| JP2006024605A (ja) | 半導体集積回路装置の製造方法 | |
| JP2007019206A (ja) | 半導体装置及びその製造方法 | |
| KR100895434B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010003998A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100756772B1 (ko) | 트랜지스터의 제조 방법 | |
| JP2007273526A (ja) | 半導体集積回路装置の製造方法 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100997432B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050059901A (ko) | 반도체 소자 제조 방법 | |
| KR20090021962A (ko) | 게이트패턴 제조 방법 | |
| JP2004319557A (ja) | 半導体装置及びその製造方法 | |
| JP2009188160A (ja) | 半導体装置の製造方法 | |
| JP2007019374A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |