JP2006024605A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP2006024605A JP2006024605A JP2004198960A JP2004198960A JP2006024605A JP 2006024605 A JP2006024605 A JP 2006024605A JP 2004198960 A JP2004198960 A JP 2004198960A JP 2004198960 A JP2004198960 A JP 2004198960A JP 2006024605 A JP2006024605 A JP 2006024605A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- region
- gate insulating
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Abstract
【課題】膜厚の異なる複数のゲート絶縁膜を備えた半導体集積回路装置において、ゲート絶縁膜の信頼性向上、ＭＯＳトランジスタの特性向上を図る。
【解決手段】第１の領域Ｒ１及び第３の領域Ｒ３のＳｉＯ２膜８上にホトレジスト層９を選択的に形成し、第２の領域Ｒ２のＳｉＯ２膜８をエッチングにより除去する。次に、ホトレジスト層９を除去した後に、シリコン基板１を熱酸化して第２の領域Ｒ２に第１のゲート絶縁膜８ａよりも薄いＳｉＯ２膜８ｂを形成する。次に、第３の領域Ｒ３のＳｉＯ２膜８ｂをエッチング除去する。次に、ホトレジスト層１０を除去した後に、シリコン基板１を熱酸化し第３の領域Ｒ３に第２のゲート絶縁膜８ｂよりも薄いＳｉＯ２膜８ｃを形成する。
【選択図】図１
【解決手段】第１の領域Ｒ１及び第３の領域Ｒ３のＳｉＯ２膜８上にホトレジスト層９を選択的に形成し、第２の領域Ｒ２のＳｉＯ２膜８をエッチングにより除去する。次に、ホトレジスト層９を除去した後に、シリコン基板１を熱酸化して第２の領域Ｒ２に第１のゲート絶縁膜８ａよりも薄いＳｉＯ２膜８ｂを形成する。次に、第３の領域Ｒ３のＳｉＯ２膜８ｂをエッチング除去する。次に、ホトレジスト層１０を除去した後に、シリコン基板１を熱酸化し第３の領域Ｒ３に第２のゲート絶縁膜８ｂよりも薄いＳｉＯ２膜８ｃを形成する。
【選択図】図１
Description
本発明は、半導体集積回路装置の製造方法に関し、特に膜厚の異なる複数のゲート絶縁膜を備えた半導体集積回路装置の製造方法に関する。
近年、半導体集積回路装置の高集積化と高機能化が図られ、例えば、フラッシュメモリ等のメモリや高耐圧ＭＯＳトランジスタを内蔵したシステムＬＳＩが開発されている。
係る半導体集積回路装置において、低耐圧ＭＯＳトランジスタと高耐圧ＭＯＳトランジスタとを同一半導体基板上に集積化する場合に、低耐圧のＭＯＳトランジスタではゲート絶縁膜が薄く形成されることで微細化が図られ、一方、高耐圧のＭＯＳトランジスタでは高いゲート絶縁耐圧を確保するために、ゲート絶縁膜の膜厚が厚く形成されていた。
同一半導体基板上に、膜厚の異なる複数のゲート絶縁膜を形成する場合には、一般に、厚いゲート絶縁膜を形成し、その厚いゲート絶縁膜のある領域を選択的にエッチングして、再度、熱酸化をして薄いゲート絶縁膜を形成するという方法が知られている。
特開２００３−６００７４号公報
同一半導体基板上に、膜厚の異なる複数のゲート絶縁膜を形成する場合には、一般に、厚いゲート絶縁膜を形成し、その厚いゲート絶縁膜のある領域を選択的にエッチングして、再度、熱酸化をして薄いゲート絶縁膜を形成するという方法が知られている。
しかしながら、上記のようなエッチングと熱酸化を何度も繰り返すと、ゲート絶縁膜の信頼性が悪化したり、フィールド酸化膜がエッチングされて薄くなり、トランジスタ特性に悪影響を及ぼすなどの問題が生じる。
そこで、本発明の半導体集積回路装置の製造方法は、半導体基板の表面に、第１の膜厚を有する第１のゲート絶縁膜、第２の膜厚を有する第２のゲート絶縁膜、第３の膜厚を有する第３のゲート絶縁膜を備える半導体集積回路装置の製造方法において、前記半導体基板の第１、第２及び第３の各領域の一部にフィールド絶縁膜を形成する工程と、前記第１、第２及び第３の各領域に前記フィールド絶縁膜に隣接して、絶縁膜を形成し、前記第１の領域に形成された前記絶縁膜を第１のゲート絶縁膜とする工程と、前記第２の領域の前記絶縁膜をエッチングし、前記半導体基板を熱酸化して第２の絶縁膜を形成する工程と、前記第３の領域の前記絶縁膜をエッチングし、前記半導体基板を熱酸化して第３の絶縁膜を形成する工程と、を備えることを特徴とする
ものである。
ものである。
本発明によれば、第１のゲート絶縁膜については、最初に形成された絶縁膜をそのまま利用して形成され、第２及び第３のゲート絶縁膜を形成するためのエッチングは１回だけなので、エッチング回数は最小限で済み、膜厚の異なる第１，第２，第３のゲート絶縁膜の信頼性が向上するとともに、フィールド酸化膜のエッチング量も最小限にすることができるので、フィールド絶縁膜のプロセスマージンも増加する。
さらに、フィールド絶縁膜が過度に削られることにより生じるＭＯＳトランジスタの特性悪化（例えば、逆狭チャネル効果やドレイン電流特性のキンク）を防止することができる。
次に、本発明の実施形態に係る半導体集積回路装置の製造方法について、図面を参照しながら説明する。まず、実施形態に係る半導体集積回路装置の製造方法と対比される参考例について説明する。
図１に示すように、図１（ａ）に示すように、Ｐ型のシリコン基板１の表面に約１０ｎｍのＳｉＯ２膜２（二酸化シリコン膜）を熱酸化により形成する。これに続いて、ＳｉＯ２膜２上に、ＣＶＤ法により約５０ｎｍの膜厚を有するポリシリコン膜３(Polysilicon film)、１２０ｎｍの膜厚を有するＳｉ３Ｎ４膜４(Silicon Nitride Film)を形成する。さらに、Ｓｉ３Ｎ４膜４上に、複数の開口部５ｈを有するホトレジスト層５を形成する。
次に、図１（ｂ）に示すように、複数の開口部５ｈを有するホトレジスト層５をマスクとして、開口部５ｈに露出されたＳｉ３Ｎ４膜４、ポリシリコン膜３、ＳｉＯ２膜２を順番にエッチングし、さらに、Ｐ型シリコン基板１の表面をエッチングして、トレンチ溝６ａ，６ｂ，６ｃを形成する。いわゆるシャロウ・トレンチ・アイソレーション（Shallow Trench Isolation）において、トレンチ溝６の深さは１μｍ以下であることが好ましい。
次に、図１（ｃ）に示すように、ＣＶＤ法によりＳｉＯ２膜７（例えば、ＴＥＯＳ膜）を、トレンチ溝６ａ，６ｂ，６ｃ内を含めて全面に堆積する。そして、図１（ｄ）に示すように、ＣＭＰ法（Chemical Mechanical Polishing Method）を用いて、ＳｉＯ２膜７の表面をポリッシングする。このとき、Ｓｉ３Ｎ４膜４はＣＭＰの終点検出膜として働き、Ｓｉ３Ｎ４膜４が露出したことを光学的手法により検出した時点でＣＭＰを停止する。このようにして、トレンチ溝６ａ、６ｂ、６ｃにそれぞれ選択的に埋め込まれたトレンチ絶縁膜７ａ，７ｂ，７ｃがフィールド絶縁膜として形成される。
その後、図２（ａ）に示すように、Ｓｉ３Ｎ４膜４をホット燐酸などの薬品を用いて除去し、ポリシリコン膜３をドライエッチングにより除去し、さらにＳｉＯ２膜２を必要に応じてエッチング除去する。これにより、素子分離構造として微細化に適した、シャロウ・トレンチ・アイソレーション構造が形成される。
次に、図２（ｂ）に示すように、トレンチ絶縁膜７ａ，７ｂ，７ｃが形成されたシリコン基板１の表面に、各トレンチ絶縁膜７ａ，７ｂ，７ｃに隣接してＳｉＯ２膜８（例えば熱酸化膜又は、ＣＶＤ法によるＴＥＯＳ膜）を例えば、２０ｎｍの膜厚に形成する。
次に、図２（ｃ）に示すように、第１の領域Ｒ１のＳｉＯ２膜８上に露光及び現像処理によりホトレジスト層９を選択的に形成し、このホトレジスト層９をマスクとして、これと隣接する第２の領域Ｒ２及び第３の領域Ｒ３のＳｉＯ２膜８をエッチングにより除去して、シリコン基板１の表面を露出する。第１の領域Ｒ１に残存したＳｉＯ２膜８ａが、第１のゲート絶縁膜８ａ（膜厚Ｔ１＝２０ｎｍ）となる。このエッチング時に、第２の領域Ｒ２のトレンチ絶縁膜７ｂ及び第３の領域Ｒ３のトレンチ絶縁膜７ｃがエッチングされ、シリコン基板１の表面から上の部分の高さが低くなるとともに、そのエッジがえぐられる。
次に、図２（ｄ）に示すように、ホトレジスト層９を除去した後に、シリコン基板１を熱酸化して、第２の領域Ｒ２及び第３の領域Ｒ３に、第１のゲート絶縁膜８ａよりも薄い、例えば７ｎｍのＳｉＯ２膜８ｂを形成する。第２の領域Ｒ２に形成されたＳｉＯ２膜８ｂはそのまま第２のゲート絶縁膜８ｂ（膜厚Ｔ２＝７ｎｍ）となる。
次に、図３（ａ）に示すように、第１の領域Ｒ１及び第２の領域Ｒ２上をホトレジスト１０で被覆して、第３の領域Ｒ３のＳｉＯ２膜８ｂをエッチング除去して、シリコン基板１を露出する。
次に、図３（ｂ）に示すように、ホトレジスト層１０を除去した後に、シリコン基板１を熱酸化し、第３の領域Ｒ３に第２のゲート絶縁膜８ｂよりも薄い、例えば３ｎｍのＳｉＯ２膜８ｃを形成する。これが、第３のゲート絶縁膜８ｃ（膜厚Ｔ３＝３ｎｍ）となる。その後、第１のゲート絶縁膜８ａ上にゲート電極１１ａ、第２のゲート絶縁膜８ｂ上にゲート電極１１ｂ、第３のゲート絶縁膜８ｃ上にゲート電極１１ｃを形成する。その後、各ゲート電極１１ａ，１１ｂ，１１ｃに隣接してソース層及びドレイン層を形成する。これにより、第１の領域Ｒ１には高耐圧のＭＯＳトランジスタが形成され、第２の領域Ｒ２には中耐圧のＭＯＳトランジスタが形成され、第３の領域Ｒ３には低耐圧のＭＯＳトランジスタが形成される。
しかしながら、上述した参考例の半導体集積回路装置の製造方法によれば、第３の領域Ｒ３は２回のエッチングを受けるため、特に第３のゲート絶縁膜８ｃの信頼性に問題がある。また、この第３の領域Ｒ３のトレンチ絶縁膜７ｃも２回のエッチング工程で削られ、シリコン基板１の表面から上の部分の高さが、第１の領域Ｒ１のトレンチ絶縁膜７ａや第２の領域Ｒ２のトレンチ絶縁膜７ｂに比して、相当低くなり素子分離特性が劣化する。このため、その対策として予めトレンチ絶縁膜７ａ，７ｂ，７ｃを厚く形成しておくことも考えられるが、そうすると、エッチングを受けない第１の領域Ｒ１のトレンチ絶縁膜７ａが高くなりすぎ、ゲート電極形成時に、トレンチ絶縁膜７ａの側壁にゲート電極材料（例えば、ポリシリコン）のストリンガーが生じてしまうという問題があった。
また、前記２回のエッチング時に、第３の領域Ｒ３のトレンチ絶縁膜７ｃのエッジも大きくえぐられ、凹部７ｄが形成されてしまう。図４は、第３の領域に形成された低耐圧のＭＯＳトランジスタを示す図であり、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線に沿った断面図である。
図４（ａ）（ｂ）において、１２ｃはソース層、１３ｃはドレイン層、１４ｃはチャネル領域である。図４（ａ）（ｂ）から明らかなように、このＭＯＳトランジスタはゲート電極１１ｃの一部がトレンチ絶縁膜７ｃの凹部７ｄに入り込んだ構造となる。そうするとこのＭＯＳトランジスタは図５（ａ）に示すように、チャネル幅ＧＷが小さくなると、しきい値Ｖｔが低下するという逆狭チャネル効果が生じてしまう。また、図５（ｂ）に示すように、ドレイン電流（Ｉｄ）特性にキンクが生じるという問題があった。
そこで、次に、本発明の実施形態に係る半導体集積回路装置の製造方法について、図面を参照しながら説明する。本実施形態では、参考例の問題を解決するために、複数のゲート絶縁膜を形成するためのエッチング回数を最小限に制限したものである。
図６（ａ）に示すように、参考例と同じ方法で、Ｐ型のシリコン基板１の表面にトレンチ絶縁膜７ａ，７ｂ，７ｃを形成する。次に、図６（ｂ）に示すように、トレンチ絶縁膜７ａ，７ｂ，７ｃに隣接してＳｉＯ２膜８（例えば、熱酸化膜又は、ＣＶＤ法によるＴＥＯＳ膜）を例えば、２０ｎｍの膜厚に形成する。
次に、図６（ｃ）に示すように、第１の領域Ｒ１及び第３の領域Ｒ３のＳｉＯ２膜８上に、露光及び現像処理によりホトレジスト層９を選択的に形成し、このホトレジスト層９をマスクとして、これと隣接する第２の領域Ｒ２のＳｉＯ２膜８をエッチングにより除去して、シリコン基板１の表面を露出する。第１の領域Ｒ１に残存したＳｉＯ２膜８ａが、第１のゲート絶縁膜８ａ（膜厚Ｔ１＝２０ｎｍ）となる。このエッチング時に、第２の領域Ｒ２のトレンチ絶縁膜７ｂがエッチングされ、シリコン基板１の表面から上の部分の高さが低くなるとともに、そのエッジがえぐられるが、第１の領域Ｒ１のトレンチ絶縁膜７ａ、第３の領域Ｒ３のトレンチ絶縁膜７ｃについてはホトレジスト層９で覆われているためにエッチングを受けない。
次に、図６（ｄ）に示すように、ホトレジスト層９を除去した後に、シリコン基板１を熱酸化して、第２の領域Ｒ２に、第１のゲート絶縁膜８ａよりも薄い、例えば７ｎｍのＳｉＯ２膜８ｂを形成する。第２の領域Ｒ２に形成されたＳｉＯ２膜８ｂはそのまま第２のゲート絶縁膜８ｂ（膜厚Ｔ２＝７ｎｍ）となる。
次に、図７（ａ）に示すように、第１の領域Ｒ１及び第２の領域Ｒ２上をホトレジスト１０で被覆して、第３の領域Ｒ３のＳｉＯ２膜８ｂをエッチング除去して、シリコン基板１を露出する。このエッチング時に、第３の領域Ｒ３のトレンチ絶縁膜７ｃがエッチングされ、シリコン基板１の表面から上の部分の高さが低くなるとともに、そのエッジがえぐられるが、参考例とは異なり、１回のエッチングだけなので、えぐられる量も比較的小さい。
次に、図７（ｂ）に示すように、ホトレジスト層１０を除去した後に、シリコン基板１を熱酸化し、第３の領域Ｒ３に第２のゲート絶縁膜８ｂよりも薄い、例えば３ｎｍのＳｉＯ２膜８ｃを形成する。これが、第３のゲート絶縁膜８ｃ（膜厚Ｔ３＝３ｎｍ）となる。その後は参考例と同様に、第１のゲート絶縁膜８ａ上にゲート電極１１ａ、第２のゲート絶縁膜８ｂ上にゲート電極１１ｂ、第３のゲート絶縁膜８ｃ上にゲート電極１１ｃを形成する。その後、各ゲート電極１１ａ，１１ｂ，１１ｃに隣接してソース層及びドレイン層を形成する。これにより、第１の領域Ｒ１には高耐圧のＭＯＳトランジスタが形成され、第２の領域Ｒ２には中耐圧のＭＯＳトランジスタが形成され、第３の領域Ｒ３には低耐圧のＭＯＳトランジスタが形成される。
本実施形態によれば、第１の領域Ｒ１はエッチングされず、第２の領域Ｒ２及び第３の領域Ｒ３のエッチングは１回だけなので、参考例のような第３のゲート絶縁膜８ｃの信頼性の問題を解消できる。また、トレンチ絶縁膜７ｃのエッチング量も減少するため、素子分離特性が向上する。さらに、トレンチ絶縁膜７ｃが過度に削られることにより生じるＭＯＳトランジスタの特性悪化例えば、参考例のＭＯＳトランジスタで現れた、逆狭チャネル効果やドレイン電流特性のキンクの発生を防止することができる。
Claims (3)
- 半導体基板の表面に、少なくとも第１の膜厚を有する第１のゲート絶縁膜、第２の膜厚を有する第２のゲート絶縁膜、第３の膜厚を有する第３のゲート絶縁膜を備える半導体集積回路装置の製造方法において、
前記半導体基板の第１、第２及び第３の各領域の一部にフィールド絶縁膜を形成する工程と、
前記第１、第２及び第３の各領域に前記フィールド絶縁膜に隣接して、絶縁膜を形成し、前記第１の領域に形成された前記絶縁膜を第１のゲート絶縁膜とする工程と、
前記第２の領域の前記絶縁膜をエッチングし、前記半導体基板を熱酸化して第２の絶縁膜を形成する工程と、
前記第３の領域の前記絶縁膜をエッチングし、前記半導体基板を熱酸化して第３の絶縁膜を形成する工程と、を備えることを特徴とする半導体集積回路装置の製造方法。 - 前記第１の絶縁膜の第１の膜厚をＴ１、前記第２の絶縁膜の第２の膜厚をＴ２、前記第３の絶縁膜の第３の膜厚をＴ３とすると、
Ｔ１＞Ｔ２＞Ｔ３ なる関係を満たすことを特徴とする請求項１に記載の半導体集積回路装置の製造方法。 - フィールド絶縁膜はトレンチ絶縁膜であることを特徴とする請求項１に記載の半導体装置集積回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004198960A JP2006024605A (ja) | 2004-07-06 | 2004-07-06 | 半導体集積回路装置の製造方法 |
| CN200510081905.7A CN1719594A (zh) | 2004-07-06 | 2005-07-06 | 半导体集成电路装置的制造方法 |
| US11/175,049 US20060008962A1 (en) | 2004-07-06 | 2005-07-06 | Manufacturing method of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004198960A JP2006024605A (ja) | 2004-07-06 | 2004-07-06 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006024605A true JP2006024605A (ja) | 2006-01-26 |
Family
ID=35541892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004198960A Withdrawn JP2006024605A (ja) | 2004-07-06 | 2004-07-06 | 半導体集積回路装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060008962A1 (ja) |
| JP (1) | JP2006024605A (ja) |
| CN (1) | CN1719594A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091763A (zh) * | 2014-07-07 | 2014-10-08 | 电子科技大学 | 一种非均匀超结结构的制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853796B1 (ko) * | 2007-06-07 | 2008-08-25 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| JP2010183003A (ja) * | 2009-02-09 | 2010-08-19 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| KR101883010B1 (ko) | 2012-08-06 | 2018-07-30 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 소자의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343879A (ja) * | 2001-05-15 | 2002-11-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP2004087960A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4485754B2 (ja) * | 2003-04-08 | 2010-06-23 | パナソニック株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-07-06 JP JP2004198960A patent/JP2006024605A/ja not_active Withdrawn
-
2005
- 2005-07-06 CN CN200510081905.7A patent/CN1719594A/zh active Pending
- 2005-07-06 US US11/175,049 patent/US20060008962A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091763A (zh) * | 2014-07-07 | 2014-10-08 | 电子科技大学 | 一种非均匀超结结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1719594A (zh) | 2006-01-11 |
| US20060008962A1 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002343879A (ja) | 半導体装置及びその製造方法 | |
| JP2002313905A (ja) | 半導体装置の製造方法 | |
| JP2008028357A (ja) | 半導体素子及びその製造方法 | |
| US20060008962A1 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| JP2004296754A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| JP2006164998A (ja) | 半導体装置およびその製造方法 | |
| US6846721B2 (en) | Manufacturing method of semiconductor device | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JP2005203475A (ja) | 半導体装置およびその製造方法 | |
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| JP2007048781A (ja) | 半導体装置の製造方法 | |
| JP4631863B2 (ja) | 半導体装置の製造方法 | |
| KR100854905B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100475718B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP5266833B2 (ja) | 半導体装置及びその製造方法 | |
| JP4905145B2 (ja) | 半導体装置の製造方法 | |
| JP2007273526A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10150101A (ja) | 半導体装置及びその製造方法 | |
| KR20070115353A (ko) | 반도체 장치의 패턴 형성 방법 및 이를 이용한 불 휘발성메모리의 셀 패턴 형성 방법 | |
| JPH11261003A (ja) | 半導体装置及びその製造方法 | |
| JP2006032541A (ja) | 半導体装置 | |
| JP2008205367A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070731 |