JP2000228507A - 半導体素子の高誘電体キャパシタ製造方法 - Google Patents
半導体素子の高誘電体キャパシタ製造方法Info
- Publication number
- JP2000228507A JP2000228507A JP11366829A JP36682999A JP2000228507A JP 2000228507 A JP2000228507 A JP 2000228507A JP 11366829 A JP11366829 A JP 11366829A JP 36682999 A JP36682999 A JP 36682999A JP 2000228507 A JP2000228507 A JP 2000228507A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum oxide
- oxide film
- lower electrode
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000005121 nitriding Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 56
- 239000007789 gas Substances 0.000 abstract description 22
- 239000010409 thin film Substances 0.000 abstract description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052799 carbon Inorganic materials 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012495 reaction gas Substances 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- 206010021143 Hypoxia Diseases 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/405—Oxides of refractory metals or yttrium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＢＳＴ膜蒸着後の薄膜内に含まれた炭素及び
薄膜蒸着時に誘発された酸素欠乏欠陥を効率よく取り除
くことのできる半導体素子の高誘電体キャパシタ製造方
法を提供すること。 【解決手段】 本発明の半導体素子の高誘電体キャパシ
タ製造方法は、所定の下部層上に下部電極用伝導膜を形
成する第１段階と、前記下部電極用伝導膜の上部にタン
タル酸化膜を形成する第２段階と、オゾンガスを用いて
前記タンタル酸化膜をプラズマ処理する第３段階と、前
記タンタル酸化膜の上部に上部電極用伝導膜を形成する
第４段階とを含んでなる。
薄膜蒸着時に誘発された酸素欠乏欠陥を効率よく取り除
くことのできる半導体素子の高誘電体キャパシタ製造方
法を提供すること。 【解決手段】 本発明の半導体素子の高誘電体キャパシ
タ製造方法は、所定の下部層上に下部電極用伝導膜を形
成する第１段階と、前記下部電極用伝導膜の上部にタン
タル酸化膜を形成する第２段階と、オゾンガスを用いて
前記タンタル酸化膜をプラズマ処理する第３段階と、前
記タンタル酸化膜の上部に上部電極用伝導膜を形成する
第４段階とを含んでなる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体技術に係り、
特に超高集積メモリ素子において高誘電特性を有するタ
ンタル酸化膜Ｔａ2Ｏ5、ＢＳＴ（（Ｂａ1-xＳｒx）Ｔｉ
Ｏ3）をキャパシタ誘電体膜として用いる高誘電体キャ
パシタ製造方法に関する。
特に超高集積メモリ素子において高誘電特性を有するタ
ンタル酸化膜Ｔａ2Ｏ5、ＢＳＴ（（Ｂａ1-xＳｒx）Ｔｉ
Ｏ3）をキャパシタ誘電体膜として用いる高誘電体キャ
パシタ製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭを始めとした半導体装置の高集
積化に伴なって、キャパシタの充分な静電容量を確保す
ることが大きな問題として台頭してきた。これを解決す
る一つの方案として、キャパシタの下部電極である電荷
貯蔵電極の表面積を増加させる技術に対する多くの研究
・開発が行われてきた。しかし、やはり高集積化に伴な
う工程マージンの低下のために電荷貯蔵電極の表面積を
増加させることには限界がある。
積化に伴なって、キャパシタの充分な静電容量を確保す
ることが大きな問題として台頭してきた。これを解決す
る一つの方案として、キャパシタの下部電極である電荷
貯蔵電極の表面積を増加させる技術に対する多くの研究
・開発が行われてきた。しかし、やはり高集積化に伴な
う工程マージンの低下のために電荷貯蔵電極の表面積を
増加させることには限界がある。
【０００３】このような限界を乗り越えるため、高誘電
体であるタンタル酸化膜やＢＳＴなどの高誘電物質をキ
ャパシタ誘電膜として用いる高誘電体キャパシタ製造技
術に対する関心が高まっているが、これはキャパシタの
静電容量が誘電率に比例する原理を適用したものであ
る。
体であるタンタル酸化膜やＢＳＴなどの高誘電物質をキ
ャパシタ誘電膜として用いる高誘電体キャパシタ製造技
術に対する関心が高まっているが、これはキャパシタの
静電容量が誘電率に比例する原理を適用したものであ
る。
【０００４】高誘電体キャパシタ製造工程は、全般的に
通常のＮＯ（Nitride/Oxide）キャパシタ製造工程と同
様であるが、高誘電体物質のタンタル酸化膜やＢＳＴな
どを用いた薄膜形成技術、キャパシタの電気的特性劣化
を防止するための前・後処理技術などの高難易度の工程
を含む。
通常のＮＯ（Nitride/Oxide）キャパシタ製造工程と同
様であるが、高誘電体物質のタンタル酸化膜やＢＳＴな
どを用いた薄膜形成技術、キャパシタの電気的特性劣化
を防止するための前・後処理技術などの高難易度の工程
を含む。
【０００５】キャパシタ誘電膜としてＢＳＴ薄膜を用い
る場合、反応原料としてBa(C11H19O2) 2、Sr(C11H
19O2)2、 Ti(C3H7O)2を使用していて薄膜内に多量の炭
素を含むことになり、且つ薄膜蒸着時に酸素欠乏欠陥を
もたらして漏洩電流を増加させてキャパシタの電気的特
性を劣化させるという問題点があるにもかかわらず、著
しい効果を発揮する後処理技術がない現状である。
る場合、反応原料としてBa(C11H19O2) 2、Sr(C11H
19O2)2、 Ti(C3H7O)2を使用していて薄膜内に多量の炭
素を含むことになり、且つ薄膜蒸着時に酸素欠乏欠陥を
もたらして漏洩電流を増加させてキャパシタの電気的特
性を劣化させるという問題点があるにもかかわらず、著
しい効果を発揮する後処理技術がない現状である。
【０００６】また、キャパシタ誘電膜としてタンタル酸
化膜を用いる場合も、ＢＳＴ薄膜使用時とほぼ同様の問
題点が誘発されているが、タンタル酸化膜内の炭素除去
或いは酸素欠乏欠陥を取り除くために、後続熱処理工程
としてＵＶ−Ｏ3処理もしくは、Ｏ2またはＮ2Ｏガスを
用いたプラズマ処理を施してきた。
化膜を用いる場合も、ＢＳＴ薄膜使用時とほぼ同様の問
題点が誘発されているが、タンタル酸化膜内の炭素除去
或いは酸素欠乏欠陥を取り除くために、後続熱処理工程
としてＵＶ−Ｏ3処理もしくは、Ｏ2またはＮ2Ｏガスを
用いたプラズマ処理を施してきた。
【０００７】ＵＶ−Ｏ3処理の場合、活性化された酸素
を維持するために準常圧或いは常圧状態で工程が行われ
なければならないので、高圧力でオキシダント(Oxidan
t)の平均自由行路が短くてライフタイム(Life Time)が
短くなるので、これを克服するにはＵＶ−ランプとウェ
ーハ間隔が極めて近くなければならなく且つ精密に調節
されるべきなので、いろいろ工程上の制約が伴なう。な
お、Ｏ2またはＮ2Ｏガスを用いたプラズマ処理の場合、
Ｏ2ガスはＮ2Ｏガスに比べて活性化され難いため、Ｎ2
Ｏガスに比べてＴａ2Ｏ5薄膜の処理効果が劣り、Ｎ2Ｏ
ガスをプラズマに励起させると、分解して酸素と窒素イ
オンが生成されて炭素除去と酸素欠乏を取り除くが、窒
素イオンによってＴａ2Ｏ5薄膜に損傷(damage)を与える
可能性があり、電気的特性の劣化を伴なう恐れがある。
を維持するために準常圧或いは常圧状態で工程が行われ
なければならないので、高圧力でオキシダント(Oxidan
t)の平均自由行路が短くてライフタイム(Life Time)が
短くなるので、これを克服するにはＵＶ−ランプとウェ
ーハ間隔が極めて近くなければならなく且つ精密に調節
されるべきなので、いろいろ工程上の制約が伴なう。な
お、Ｏ2またはＮ2Ｏガスを用いたプラズマ処理の場合、
Ｏ2ガスはＮ2Ｏガスに比べて活性化され難いため、Ｎ2
Ｏガスに比べてＴａ2Ｏ5薄膜の処理効果が劣り、Ｎ2Ｏ
ガスをプラズマに励起させると、分解して酸素と窒素イ
オンが生成されて炭素除去と酸素欠乏を取り除くが、窒
素イオンによってＴａ2Ｏ5薄膜に損傷(damage)を与える
可能性があり、電気的特性の劣化を伴なう恐れがある。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ＢＳ
Ｔ膜蒸着後の薄膜内に含まれた炭素及び薄膜蒸着時に誘
発された酸素欠乏欠陥を効率よく取り除くことのできる
半導体素子の高誘電体キャパシタ製造方法を提供するこ
とにある。
Ｔ膜蒸着後の薄膜内に含まれた炭素及び薄膜蒸着時に誘
発された酸素欠乏欠陥を効率よく取り除くことのできる
半導体素子の高誘電体キャパシタ製造方法を提供するこ
とにある。
【０００９】また、本発明の他の目的は、タンタル酸化
膜蒸着後の薄膜内に含まれた炭素及び薄膜蒸着時に誘発
された酸素欠乏欠陥を高難易度工程を伴なわず、且つキ
ャパシタの電気的特性の劣化なく除去できる半導体素子
の高誘電体キャパシタ製造方法に提供することにある。
膜蒸着後の薄膜内に含まれた炭素及び薄膜蒸着時に誘発
された酸素欠乏欠陥を高難易度工程を伴なわず、且つキ
ャパシタの電気的特性の劣化なく除去できる半導体素子
の高誘電体キャパシタ製造方法に提供することにある。
【００１０】
【課題を解決するための手段】本発明は反応性に優れた
Ｏ3ガスを用いてプラズマを形成し、ＢＳＴ薄膜及びタ
ンタル酸化膜をプラズマ処理することにより、薄膜内に
存在する炭素及び酸素欠乏欠陥を効率よく除去すること
のできる技術である。Ｏ3ガスを用いたプラズマ処理に
よって従来のＵＶ−Ｏ3処理時に問題となった活性化さ
れた酸素のライフタイムを長くすることができるため、
工程の難易度を増加させるかキャパシタの電気的特性を
劣化させることなく、ＢＳＴ薄膜及びタンタル酸化膜内
の炭素及び酸素欠陥を除去することができる。本発明は
Ｏ3ガスを用いたプラズマ処理を最適化することのでき
る詳細工程条件を提案する。
Ｏ3ガスを用いてプラズマを形成し、ＢＳＴ薄膜及びタ
ンタル酸化膜をプラズマ処理することにより、薄膜内に
存在する炭素及び酸素欠乏欠陥を効率よく除去すること
のできる技術である。Ｏ3ガスを用いたプラズマ処理に
よって従来のＵＶ−Ｏ3処理時に問題となった活性化さ
れた酸素のライフタイムを長くすることができるため、
工程の難易度を増加させるかキャパシタの電気的特性を
劣化させることなく、ＢＳＴ薄膜及びタンタル酸化膜内
の炭素及び酸素欠陥を除去することができる。本発明は
Ｏ3ガスを用いたプラズマ処理を最適化することのでき
る詳細工程条件を提案する。
【００１１】従って、上記の目的を達成するための本発
明の半導体素子の高誘電体キャパシタ製造方法は、所定
の下部層上に下部電極用伝導膜を形成する第１段階と、
前記下部電極用伝導膜の上部にタンタル酸化膜を形成す
る第２段階と、オゾンガスを用いて前記タンタル酸化膜
をプラズマ処理する第３段階と、前記タンタル酸化膜の
上部に上部電極用伝導膜を形成する第４段階とを含んで
なる。
明の半導体素子の高誘電体キャパシタ製造方法は、所定
の下部層上に下部電極用伝導膜を形成する第１段階と、
前記下部電極用伝導膜の上部にタンタル酸化膜を形成す
る第２段階と、オゾンガスを用いて前記タンタル酸化膜
をプラズマ処理する第３段階と、前記タンタル酸化膜の
上部に上部電極用伝導膜を形成する第４段階とを含んで
なる。
【００１２】また、上記の目的を達成するための本発明
の半導体素子の高誘電体キャパシタ製造方法は、所定の
下部層上に下部電極用伝導膜を形成する第１段階と、前
記下部電極用伝導膜の上部にＢＳＴ膜を形成する第２段
階と、オゾンガスを用いて前記ＢＳＴ膜をプラズマ処理
する第３段階と、前記ＢＳＴ膜の上部に上部電極用伝導
膜を形成する第４段階とを含んでなる。
の半導体素子の高誘電体キャパシタ製造方法は、所定の
下部層上に下部電極用伝導膜を形成する第１段階と、前
記下部電極用伝導膜の上部にＢＳＴ膜を形成する第２段
階と、オゾンガスを用いて前記ＢＳＴ膜をプラズマ処理
する第３段階と、前記ＢＳＴ膜の上部に上部電極用伝導
膜を形成する第４段階とを含んでなる。
【００１３】
【発明の実施の形態】以下、本発明の属する技術分野で
通常の知識を有する者が本発明をより容易に実施できる
ようにするため、本発明の好ましい実施例を紹介する。
通常の知識を有する者が本発明をより容易に実施できる
ようにするため、本発明の好ましい実施例を紹介する。
【００１４】図１ａ乃至図１ｄは本発明の一実施例によ
るタンタル酸化膜キャパシタ製造工程を示す。同図を参
照してその工程を考察する。図１ａに示すように、所定
の下部層工程を済ませた基板上にキャパシタのポリシリ
コン下部電極１０を形成した後、ＨＦまたはＢＯＥ(Buf
fered Oxide Etchant)溶液を用いてポリシリコン下部電
極１０の表面に形成された自然酸化膜（図示せず）を除
去し、８００〜９５０℃の温度で急速熱窒化（ＲＴＮ）
工程を行ってポリシリコン下部電極１０の表面を窒化さ
せる。下部電極１０の窒化処理はＴａ2Ｏ5蒸着時及び蒸
着後の高温の酸素雰囲気でポリシリコン下部電極１０の
表面が酸化してキャパシタの有効酸化膜の厚さが増加す
ることを防止するためである。図１ａにおいて、１１は
窒化されたポリシリコン下部電極の表面を示す。
るタンタル酸化膜キャパシタ製造工程を示す。同図を参
照してその工程を考察する。図１ａに示すように、所定
の下部層工程を済ませた基板上にキャパシタのポリシリ
コン下部電極１０を形成した後、ＨＦまたはＢＯＥ(Buf
fered Oxide Etchant)溶液を用いてポリシリコン下部電
極１０の表面に形成された自然酸化膜（図示せず）を除
去し、８００〜９５０℃の温度で急速熱窒化（ＲＴＮ）
工程を行ってポリシリコン下部電極１０の表面を窒化さ
せる。下部電極１０の窒化処理はＴａ2Ｏ5蒸着時及び蒸
着後の高温の酸素雰囲気でポリシリコン下部電極１０の
表面が酸化してキャパシタの有効酸化膜の厚さが増加す
ることを防止するためである。図１ａにおいて、１１は
窒化されたポリシリコン下部電極の表面を示す。
【００１５】次に、図１ｂに示すように、０.００１ｃ
ｃ〜２ｃｃのタンタルエチレートＴａ（ＯＣ2Ｈ5）5を
１７０〜１９０℃に維持される気化器で気相状態にし、
反応ガスとして１０ｓｃｃｍ〜１０００ｓｃｃｍのＯ2
ガスを使用し、反応炉内の圧力を０.１ｔｏｒｒ〜１.２
ｔｏｒｒと維持し、３５０℃〜４５０℃で加熱されたウ
ェーハにタンタル酸化膜Ｔａ2Ｏ5１２を蒸着する。
ｃ〜２ｃｃのタンタルエチレートＴａ（ＯＣ2Ｈ5）5を
１７０〜１９０℃に維持される気化器で気相状態にし、
反応ガスとして１０ｓｃｃｍ〜１０００ｓｃｃｍのＯ2
ガスを使用し、反応炉内の圧力を０.１ｔｏｒｒ〜１.２
ｔｏｒｒと維持し、３５０℃〜４５０℃で加熱されたウ
ェーハにタンタル酸化膜Ｔａ2Ｏ5１２を蒸着する。
【００１６】次に、図１ｃに示すように、後続熱工程と
してＯ3ガスを用いてタンタル酸化膜１２をプラズマ処
理する。この時、Ｏ3ガスを用いたプラズマ処理は次の
条件で実施する。
してＯ3ガスを用いてタンタル酸化膜１２をプラズマ処
理する。この時、Ｏ3ガスを用いたプラズマ処理は次の
条件で実施する。
【００１７】チャンバ内の圧力を１０ｔｏｒｒ〜９０
０ｔｏｒｒに維持する。
０ｔｏｒｒに維持する。
【００１８】ウェーハ下部のサブヒータ(sub heater)
温度を１００℃〜５００℃に維持する。
温度を１００℃〜５００℃に維持する。
【００１９】ＲＦ(Radio frequency)電源を５０Ｗａ
ｔｔ〜４００Ｗａｔｔの範囲に設定する。
ｔｔ〜４００Ｗａｔｔの範囲に設定する。
【００２０】ＲＦ電源印加時にサブヒータを接地と
し、シャワーヘッド(shower head)を電極とする。
し、シャワーヘッド(shower head)を電極とする。
【００２１】Ｏ3処理時間を１分〜２０分に設定す
る。
る。
【００２２】Ｏ3濃度は１００００ｐｐｍ〜２０００
００ｐｐｍに設定する。
００ｐｐｍに設定する。
【００２３】次に、７００℃〜９００℃のＯ2またはＮ2
Ｏガス雰囲気で３０分〜６０分間熱処理を施してタンタ
ル酸化膜１２を結晶化させた後、図１ｄに示すようにタ
ンタル酸化膜１２上に上部電極用ＴｉＮ膜１３を蒸着す
る。この時、前のプラズマ処理時にサブヒータの温度条
件を６５０〜７５０℃に増加させるなど、タンタル酸化
膜１２の結晶化が充分行われる条件でプラズマ処理を施
した場合には、別途の結晶化熱処理工程を略することが
できる。
Ｏガス雰囲気で３０分〜６０分間熱処理を施してタンタ
ル酸化膜１２を結晶化させた後、図１ｄに示すようにタ
ンタル酸化膜１２上に上部電極用ＴｉＮ膜１３を蒸着す
る。この時、前のプラズマ処理時にサブヒータの温度条
件を６５０〜７５０℃に増加させるなど、タンタル酸化
膜１２の結晶化が充分行われる条件でプラズマ処理を施
した場合には、別途の結晶化熱処理工程を略することが
できる。
【００２４】図２ａ乃至図２ｃは本発明の他の実施例に
よるＢＳＴキャパシタ製造工程を示す。次に、同図を参
照してその工程を説明する。
よるＢＳＴキャパシタ製造工程を示す。次に、同図を参
照してその工程を説明する。
【００２５】まず、所定の下部層工程を済ませた基板上
に層間絶縁膜を蒸着し、これを選択エッチングしてコン
タクトホールを形成した後、図２ａに示すようにポリシ
リコンプラグ２０を形成する。以下の図面は要部に極限
して簡略化した。次に、ポリシリコンプラグの表面に形
成された自然酸化膜を除去し、全体構造の上部にＴｉ／
ＴｉＮ膜２１を室温〜７００℃、０.２ｔｏｒｒ〜１０
ｔｏｒｒで１００Å〜５００Åの厚さに蒸着する。次
に、Ｔｉ／ＴｉＮ膜２１上に下部電極材料のＰｔ膜２２
を室温〜５００℃の温度で１０００Å〜２０００Åの厚
さに蒸着する。
に層間絶縁膜を蒸着し、これを選択エッチングしてコン
タクトホールを形成した後、図２ａに示すようにポリシ
リコンプラグ２０を形成する。以下の図面は要部に極限
して簡略化した。次に、ポリシリコンプラグの表面に形
成された自然酸化膜を除去し、全体構造の上部にＴｉ／
ＴｉＮ膜２１を室温〜７００℃、０.２ｔｏｒｒ〜１０
ｔｏｒｒで１００Å〜５００Åの厚さに蒸着する。次
に、Ｔｉ／ＴｉＮ膜２１上に下部電極材料のＰｔ膜２２
を室温〜５００℃の温度で１０００Å〜２０００Åの厚
さに蒸着する。
【００２６】次に、図２ｂに示すように６００℃〜８０
０℃、０.１ｔｏｒｒ〜２ｔｏｒｒでＢＳＴ薄膜２３を
蒸着した後、後続熱工程でＯ3ガスを用いてＢＳＴ薄膜
２３をプラズマ処理する。この時、Ｏ3ガスを用いたプ
ラズマ処理は前述した一実施例と同条件で実施する。
０℃、０.１ｔｏｒｒ〜２ｔｏｒｒでＢＳＴ薄膜２３を
蒸着した後、後続熱工程でＯ3ガスを用いてＢＳＴ薄膜
２３をプラズマ処理する。この時、Ｏ3ガスを用いたプ
ラズマ処理は前述した一実施例と同条件で実施する。
【００２７】次に、図２ｃに示すように上部電極材料と
してＰｔ膜２４を室温〜５００℃の温度で１０００Å〜
２０００Åの厚さに蒸着する。
してＰｔ膜２４を室温〜５００℃の温度で１０００Å〜
２０００Åの厚さに蒸着する。
【００２８】以上説明した本発明は前述した実施例及び
添付図によって限定されるものではなく、本発明の技術
的思想を外れない範囲内でいろいろの置換、変形及び変
更が可能なのは、本発明の属する技術分野で通常の知識
を有する者には明らかことである。
添付図によって限定されるものではなく、本発明の技術
的思想を外れない範囲内でいろいろの置換、変形及び変
更が可能なのは、本発明の属する技術分野で通常の知識
を有する者には明らかことである。
【００２９】たとえば、前述した実施例では、単純スタ
ック型キャパシタを製造する工程を一例として説明した
が、本発明はシリンダ構造、ピン構造及び半球形シリコ
ンの応用された複雑な構造に適用してもよい。また、前
述した実施例では下部電極及び上部電極のパターニング
工程を説明していないが、本発明はキャパシタのパター
ニング工程の順序に関係なく適用することができる。
ック型キャパシタを製造する工程を一例として説明した
が、本発明はシリンダ構造、ピン構造及び半球形シリコ
ンの応用された複雑な構造に適用してもよい。また、前
述した実施例では下部電極及び上部電極のパターニング
工程を説明していないが、本発明はキャパシタのパター
ニング工程の順序に関係なく適用することができる。
【００３０】
【発明の効果】上述した本発明はＯ3ガスを用いたＢＳ
Ｔ薄膜及びタンタル酸化膜のプラズマ処理によって薄膜
内の炭素及び酸素欠乏欠陥を効率よく除去することがで
き、これにより高誘電体薄膜の膜質を向上させて漏洩電
流特性を向上させ、キャパシタの電気的特性を改善する
効果がある。また、本発明をタンタル酸化膜に適用する
場合、タンタル酸化膜Ｔａ2Ｏ5でＴａ：Ｏ＝１：２.５
の化学量論比(stoichiometry)に合せることができると
いう効果がある。
Ｔ薄膜及びタンタル酸化膜のプラズマ処理によって薄膜
内の炭素及び酸素欠乏欠陥を効率よく除去することがで
き、これにより高誘電体薄膜の膜質を向上させて漏洩電
流特性を向上させ、キャパシタの電気的特性を改善する
効果がある。また、本発明をタンタル酸化膜に適用する
場合、タンタル酸化膜Ｔａ2Ｏ5でＴａ：Ｏ＝１：２.５
の化学量論比(stoichiometry)に合せることができると
いう効果がある。
【図１】図１ａ乃至図１ｄは本発明の一実施例によるタ
ンタル酸化膜キャパシタ製造工程図である。
ンタル酸化膜キャパシタ製造工程図である。
【図２】図２ａ乃至図２ｃは本発明の他の実施例による
ＢＳＴキャパシタ製造工程図である。
ＢＳＴキャパシタ製造工程図である。
１０ ポリシリコン下部電極 １１ 窒化されたポリシリコン下部電極表面 １２ タンタル酸化膜（Ｔａ2Ｏ5） １３ 上部電極用ＴＩＮ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 (72)発明者 李 吉 鎬 大韓民国 ソウル市 龍山区 孝昌洞 ５ −71番地 スンキュンビラ220号 (72)発明者 朴 基 善 大韓民国 京畿道 利川市 創前洞 スン ホアンビラ ナ棟 303号
Claims (16)
- 【請求項１】 所定の下部層上に下部電極用伝導膜を形
成する第１段階と、前記下部電極用伝導膜上にタンタル
酸化膜を形成する第２段階と、オゾンガスを用いて前記
タンタル酸化膜をプラズマ処理する第３段階と、前記タ
ンタル酸化膜上に上部電極用伝導膜を形成する第４段階
とを含んでなることを特徴とする半導体素子の高誘電体
キャパシタ製造方法。 - 【請求項２】 前記第３段階遂行後、７００℃乃至９０
０℃の酸化雰囲気中で前記タンタル酸化膜の結晶化熱処
理を行う第５段階をさらに含んでなることを特徴とする
請求項１記載の半導体素子の高誘電体キャパシタ製造方
法。 - 【請求項３】 前記第３段階において、前記タンタル酸
化膜が結晶化されることを特徴とする請求項１記載の半
導体素子の高誘電体キャパシタ製造方法。 - 【請求項４】 前記下部電極用伝導膜がポリシリコン膜
であることを特徴とする請求項１記載の半導体素子の高
誘電体キャパシタ製造方法。 - 【請求項５】 前記第１段階遂行後、前記下部電極用伝
導膜の表面一部を窒化させる第５段階をさらに含んでな
ることを特徴とする請求項４記載の半導体素子の高誘電
体キャパシタ製造方法。 - 【請求項６】 前記プラズマ処理が、１０ｔｏｒｒ乃至
９００ｔｏｒｒの圧力、１００℃乃至５００℃のサブヒ
ータ温度条件で行われることを特徴とする請求項１記載
の半導体素子の高誘電体キャパシタ製造方法。 - 【請求項７】 前記プラズマ処理が、 ５０Ｗａｔｔ乃至４００ＷａｔｔのＲＦ電源を用いて行
われることを特徴とする請求項６記載の半導体素子の高
誘電体キャパシタ製造方法。 - 【請求項８】 前記プラズマ処理が、 １分乃至２０分間行われることを特徴とする請求項６記
載の半導体素子の高誘電体キャパシタ製造方法。 - 【請求項９】 前記プラズマ処理のために１００００ｐ
ｐｍ乃至２００００００ｐｐｍのオゾンガスを用いるこ
とを特徴とする請求項６記載の半導体素子の高誘電体キ
ャパシタ製造方法。 - 【請求項１０】 所定の下部層上に下部電極用伝導膜を
形成する第１段階と、前記下部電極用伝導膜上にＢＳＴ
膜を形成する第２段階と、オゾンガスを用いて前記ＢＳ
Ｔ膜をプラズマ処理する第３段階と、前記ＢＳＴ膜上に
上部電極用伝導膜を形成する第４段階とを含んでなるこ
とを特徴とする高誘電体キャパシタ製造方法。 - 【請求項１１】 前記下部層がポリシリコンプラグ及び
その上部に提供されるＴｉ／ＴｉＮ膜を含むことを特徴
とする請求項１０記載の半導体素子の高誘電体キャパシ
タ製造方法。 - 【請求項１２】 前記下部電極用伝導膜及び前記上部電
極用伝導膜がポリシリコン膜であることを特徴とする請
求項１０記載の半導体素子の高誘電体キャパシタ製造方
法。 - 【請求項１３】 前記プラズマ処理が、 １０ｔｏｒｒ乃至９００ｔｏｒｒの圧力、１００℃乃至
５００℃のサブヒータ温度条件で行われることを特徴と
する請求項１０記載の半導体素子の高誘電体キャパシタ
製造方法。 - 【請求項１４】 前記プラズマ処理が、５０Ｗａｔｔ乃
至４００ＷａｔｔのＲＦ電源を用いて行われることを特
徴とする請求項１３記載の半導体素子の高誘電体キャパ
シタ製造方法。 - 【請求項１５】 前記プラズマ処理が、 １分乃至２０分間行われることを特徴とする請求項１３
記載の半導体素子の高誘電体キャパシタ製造方法。 - 【請求項１６】 前記プラズマ処理のために１００００
ｐｐｍ乃至２００００００ｐｐｍのオゾンガスを用いる
ことを特徴とする請求項１３記載の半導体素子の高誘電
体キャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058594A KR100326269B1 (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의고유전체캐패시터제조방법 |
| KR98-58594 | 1998-12-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228507A true JP2000228507A (ja) | 2000-08-15 |
Family
ID=19565676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11366829A Pending JP2000228507A (ja) | 1998-12-24 | 1999-12-24 | 半導体素子の高誘電体キャパシタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6329237B1 (ja) |
| JP (1) | JP2000228507A (ja) |
| KR (1) | KR100326269B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037548A1 (fr) * | 2000-10-31 | 2002-05-10 | Tokyo Electron Limited | Procede et dispositif permettant la formation d'un film mince d'oxyde de metal a composants multiples |
| JP2005354055A (ja) * | 2004-06-08 | 2005-12-22 | Hynix Semiconductor Inc | 半導体素子の格納電極形成方法 |
| WO2011008456A3 (en) * | 2009-06-29 | 2011-03-31 | Applied Materials, Inc. | Methods of forming oxide layers on substrates |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639200B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| US6617266B2 (en) * | 2001-04-12 | 2003-09-09 | Applied Materials, Inc. | Barium strontium titanate annealing process |
| GB0217553D0 (en) * | 2002-07-30 | 2002-09-11 | Sheel David W | Titania coatings by CVD at atmospheric pressure |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2679599B2 (ja) * | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5380673A (en) * | 1994-05-06 | 1995-01-10 | United Microelectronics Corporation | Dram capacitor structure |
| US5468687A (en) * | 1994-07-27 | 1995-11-21 | International Business Machines Corporation | Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation) |
| JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
| KR0136833B1 (ko) * | 1994-09-30 | 1998-04-25 | 성우경 | 트레오닌을 함유한 알콜대사 촉진용 조성물 |
| JP2643870B2 (ja) * | 1994-11-29 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
| KR0183732B1 (ko) * | 1995-09-01 | 1999-03-20 | 김광호 | 반도체 장치의 캐패시터 제작방법 |
| JP3597328B2 (ja) * | 1995-12-08 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JPH10247723A (ja) * | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | 半導体装置のキャパシタの製造方法 |
| US5936831A (en) * | 1997-03-06 | 1999-08-10 | Lucent Technologies Inc. | Thin film tantalum oxide capacitors and resulting product |
| DE19825736C2 (de) * | 1997-06-11 | 2003-09-18 | Hyundai Electronics Ind | Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung |
| TW387141B (en) * | 1997-10-29 | 2000-04-11 | United Microelectronics Corp | A manufacturing method for the capacitor of dynamic random access memory |
| TW351016B (en) * | 1997-11-25 | 1999-01-21 | United Microelectronics Corp | Manufacturing method of capacitor of D-RAMs |
| US5913129A (en) * | 1997-11-27 | 1999-06-15 | United Microelectronics Corp. | Method of fabricating a capacitor structure for a dynamic random access memory |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US5895250A (en) * | 1998-06-11 | 1999-04-20 | Vanguard International Semiconductor Corporation | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory |
| JP2000012796A (ja) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | 半導体装置ならびにその製造方法および製造装置 |
| US6150209A (en) * | 1999-04-23 | 2000-11-21 | Taiwan Semiconductor Manufacturing Company | Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure |
-
1998
- 1998-12-24 KR KR1019980058594A patent/KR100326269B1/ko not_active IP Right Cessation
-
1999
- 1999-12-20 US US09/466,896 patent/US6329237B1/en not_active Expired - Lifetime
- 1999-12-24 JP JP11366829A patent/JP2000228507A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037548A1 (fr) * | 2000-10-31 | 2002-05-10 | Tokyo Electron Limited | Procede et dispositif permettant la formation d'un film mince d'oxyde de metal a composants multiples |
| JP2005354055A (ja) * | 2004-06-08 | 2005-12-22 | Hynix Semiconductor Inc | 半導体素子の格納電極形成方法 |
| JP4680685B2 (ja) * | 2004-06-08 | 2011-05-11 | 株式会社ハイニックスセミコンダクター | 半導体素子の格納電極形成方法 |
| WO2011008456A3 (en) * | 2009-06-29 | 2011-03-31 | Applied Materials, Inc. | Methods of forming oxide layers on substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100326269B1 (ko) | 2002-05-09 |
| KR20000042429A (ko) | 2000-07-15 |
| US6329237B1 (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2001210799A (ja) | 半導体装置のキャパシターの製造方法 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| KR100587049B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2000228507A (ja) | 半導体素子の高誘電体キャパシタ製造方法 | |
| KR100321694B1 (ko) | 반도체소자의캐패시터전극용백금막형성방법 | |
| JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100671604B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| JP2002057223A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JP4088913B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100353540B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100388203B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100321702B1 (ko) | 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법 | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100268782B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100265345B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR20040061278A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100386450B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR100380269B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |