KR20050080670A - 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 - Google Patents
개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 Download PDFInfo
- Publication number
- KR20050080670A KR20050080670A KR1020040008770A KR20040008770A KR20050080670A KR 20050080670 A KR20050080670 A KR 20050080670A KR 1020040008770 A KR1020040008770 A KR 1020040008770A KR 20040008770 A KR20040008770 A KR 20040008770A KR 20050080670 A KR20050080670 A KR 20050080670A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- film
- forming
- layer
- mold
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
- A23L7/00—Cereal-derived products; Malt products; Preparation or treatment thereof
- A23L7/10—Cereal-derived products
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
- A23P30/00—Shaping or working of foodstuffs characterised by the process or apparatus
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
- B65G21/00—Supporting or protective framework or housings for endless load-carriers or traction elements of belt or chain conveyors
- B65G21/10—Supporting or protective framework or housings for endless load-carriers or traction elements of belt or chain conveyors movable, or having interchangeable or relatively movable parts; Devices for moving framework or parts thereof
- B65G21/12—Supporting or protective framework or housings for endless load-carriers or traction elements of belt or chain conveyors movable, or having interchangeable or relatively movable parts; Devices for moving framework or parts thereof to allow adjustment of position of load-carrier or traction element as a whole
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Abstract
Description
Claims (54)
- 실린더형 스토리지 전극;상기 스토리지 전극의 외벽 상에 형성되며, 인접하는 안정화 수단과 연결되어 그물 또는 격자 구조를 이루는 안정화 수단;상기 스토리지 전극 및 상기 안정화 수단 상에 형성된 유전막; 및상기 유전막 상에 형성된 플레이트 전극을 포함하는 캐패시터.
- 제1항에 있어서, 상기 스토리지 전극과 인접하는 스토리지 전극은 제1 방향을 따라서 제1 간격으로 이격되며, 제2 방향을 따라서 상기 제2 간격 보다 작은 제2 간격으로 이격되는 것을 특징으로 하는 캐패시터.
- 제2항에 있어서, 상기 스토리지 전극의 직경은 상기 제2 간격 보다 크고 상기 제1 간격 보다 작은 것을 특징으로 하는 캐패시터.
- 제2항에 있어서, 상기 안정화 수단과 상기 인접하는 안정화 수단은 상기 제2 방향을 따라 서로 연결되며, 상기 제1 방향을 따라서는 서로 이격되는 것을 특징으로 하는 캐패시터.
- 제4항에 있어서, 상기 제2 방향을 따라서는 상기 안정화 수단과 상기 인접하는 안정화 수단 사이에 개구가 형성되는 것을 특징으로 하는 캐패시터.
- 제1항에 있어서, 상기 안정화 수단은 링 구조를 갖는 것을 특징으로 하는 캐패시터.
- 제6항에 있어서, 상기 안정화 수단은 부분적으로 상기 스토리지 전극에 매립되는 것을 특징으로 하는 캐패시터.
- 제6항에 있어서, 상기 스토리지 전극은 계단형 피라미드 구조를 갖는 것을 특징으로 하는 캐패시터.
- 제8항에 있어서, 상기 안정화 수단은 부분적으로 상기 스토리지 전극에 의해 지지되는 것을 특징으로 하는 캐패시터.
- 제1항에 있어서, 상기 안정화 수단은 절연 물질로 이루어지는 것을 특징으로 하는 캐패시터.
- 제10항에 있어서, 상기 안정화 수단은 실리콘 질화물, 실리콘 산질화물 또는 탄탈 산화물로 이루어지는 것을 특징으로 하는 캐패시터.
- 실린더형 스토리지 전극;상기 스토리지 전극과 인접하는 스토리지 전극 사이에 형성된 안정화 수단;상기 스토리지 전극 및 상기 안정화 수단 상에 형성된 유전막; 및상기 유전막 상에 형성된 플레이트 전극을 포함하는 캐패시터.
- 제12항에 있어서, 상기 안정화 수단은 브리지의 구조를 갖는 것을 특징으로 하는 캐패시터.
- 제13항에 있어서, 상기 안정화 수단의 일 단부는 상기 스토리지 전극에 매립되며, 상기 안정화 수단의 타 단부는 상기 인접하는 스토리지 전극에 매립되는 것을 특징으로 하는 캐패시터.
- 제12항에 있어서, 상기 안정화 수단은 절연 물질로 이루어지는 것을 특징으로 하는 캐패시터.
- 기판 상에 적어도 하나의 몰드막을 형성하는 단계;상기 몰드막 상에 절연막을 형성하는 단계;상기 절연막을 식각하여 콘택홀을 형성하는 단계;상기 콘택홀 내에 스토리지 전극을 형성하는 단계;상기 스토리지 전극의 상부를 노출시키는 단계;상기 노출된 스토리지 전극의 측벽에 상기 절연막의 일부를 노출시키는 스페이서들을 형성하는 단계;상기 노출된 절연막을 식각하여 상기 스토리지 전극을 감싸는 안정화 수단을 형성하는 단계;상기 스토리지 전극 및 상기 안정화 수단 상에 유전막을 형성하는 단계; 및상기 유전막 상에 플레이트 전극을 형성하는 단계를 포함하는 캐패시터의 제조 방법.
- 제16항에 있어서, 상기 절연막 상에 추가 몰드막을 형성하는 단계;상기 추가 몰드막 상에 스토리지 노드 마스크를 형성하는 단계; 및상기 스토리지 노드 마스크를 이용하여 상기 추가 몰드막 및 상기 절연막을 식각하여 상기 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제17항에 있어서, 상기 절연막은 상기 적어도 하나의 몰드막 및 상기 추가 몰드막에 대하여 식각 선택비를 갖는 물질을 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제18항에 있어서, 상기 절연막은 실리콘 산화물, 실리콘 산질화물 및 탄탈 산화물로 이루어진 그룹 중에서 선택된 어느 하나 이상을 사용하여 형성되며, 상기 적어도 하나의 몰드막 및 상기 추가 몰드막은 PE-TEOS, HDP-CVD 산화물, PSG, BPSG, USG 및 SOG로 이루어진 그룹 중에서 선택된 어느 하나를 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제17항에 있어서, 상기 적어도 하나의 몰드막은 1,000∼50,000Å의 두께를 가지고, 상기 절연막은 10∼7,000Å의 두께를 가지며, 상기 추가 몰드막은 100∼50,000Å의 두께를 갖는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제17항에 있어서, 상기 콘택홀 내에 스토리지 전극을 형성하는 단계는,상기 콘택홀의 내벽 및 상기 스토리지 노드 마스크 상에 도전막을 형성하는 단계;상기 스토리지 전극 및 상기 스토리지 노드 마스크 상에 상기 콘택홀을 채우는 희생막을 형성하는 단계; 및상기 추가 몰드막이 노출될 때까지 상기 희생막, 상기 도전막 및 상기 스토리지 노드 마스크를 제거하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제17항에 있어서, 상기 콘택홀이 형성된 기판을 세정하여 상기 콘택홀의 직경을 확장시키는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제21항에 있어서, 상기 스토리지 전극의 상부를 노출시키는 단계는, 상기 추가 도전막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제16항에 있어서, 상기 스페이서를 형성하는 단계는,상기 절연막 상에 마스크층을 형성하는 단계; 및상기 마스크층을 이방성 식각하여 상기 스페이서들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제24항에 있어서, 상기 마스크층은 상기 절연막에 대하여 식각 선택비를 갖는 물질을 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제25항에 있어서, 상기 마스크층은 USG 또는 SOG를 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제24항에 있어서, 상기 스페이서는 제1 방향을 따라 상기 스토리지 전극의 내벽 및 외벽 상에 형성되며, 제2 방향을 따라 상기 스토리지 전극과 인접하는 스토리지 전극 사이에는 마스크층 패턴이 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제27항에 있어서, 상기 마스크층 패턴은 상기 절연막의 일부를 식각하는 동안 상기 마스크층 패턴 아래의 절연막을 보호하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제27항에 있어서, 상기 제1 방향을 따라 상기 절연막이 식각되어 상기 안정화 수단과 인접하는 안정화 수단 사이에는 개구가 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제27항에 있어서, 상기 스토리지 전극 및 상기 안정화 수단 상에 유전막을 형성하는 단계는 상기 스페이서, 상기 마스크층 패턴 및 상기 몰드막을 제거하는 단계 후에 수행되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제16항에 있어서, 상기 적어도 하나의 몰드막을 형성하는 단계는,상기 기판 상에 제1 몰드막을 형성하는 단계;상기 제1 몰드막 상에 상기 제1 몰드막과 상이한 식각율을 갖는 제2 몰드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제31항에 있어서, 상기 제1 몰드막은 불순물로 도핑된 산화물을 사용하여 형성되며, 상기 제2 몰드막은 불순물을 갖지 않는 산화물을 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제32항에 있어서, 상기 제1 몰드막은 BPSG 또는 PSG를 사용하여 형성되며, 상기 제2 몰드막은 PE-TEOS 또는 HPD-CVD 산화물을 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제31항에 있어서, 상기 절연막을 형성하는 단계는,상기 절연막 상에 상기 제1 및 제2 몰드막에 대하여 식각 선택비를 갖는 제3 몰드막을 형성하는 단계; 및상기 제3 몰드막, 상기 절연막, 상기 제2 몰드막 및 상기 제1 몰드막을 식각하여 상기 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제34항에 있어서, 상기 콘택홀을 계단형 피라미드의 구조를 갖는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제34항에 있어서, 상기 스토리지 전극의 상부를 노출시키는 단계는 상기 제3 몰드막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제36항에 있어서, 상기 스페이서를 형성하는 단계는,상기 절연막 상에 상기 절연막에 대하여 식각 선택비를 갖는 마스크층을 형성하는 단계; 및상기 마스크층을 이방성 식각하여 상기 스페이서들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제37항에 있어서, 상기 스토리지 전극 및 상기 안정화 수단 상에 유전막을 형성하는 단계는 상기 스페이서, 상기 제2 몰드막 및 상기 제1 몰드막을 제거하는 단계 후에 수행되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 반도체 기판 상에 형성된 도전성 구조물들;상기 도전성 구조물들 사이의 상기 반도체 기판에 형성된 콘택 영역;상기 콘택 영역에 전기적으로 접촉되는 실린더형 스토리지 전극;상기 스토리지 전극의 외벽 상에 형성되며, 인접하는 안정화 수단과 연결되어 그물 또는 격자 구조를 이루는 안정화 수단;상기 안정화 수단 및 상기 스토리지 전극 상에 형성된 유전막; 및상기 유전막 상에 형성된 플레이트 전극을 포함하는 반도체 장치.
- 제39항에 있어서, 상기 스토리지 전극과 인접하는 스토리지 전극은 상기 도전성 구조물들에 대하여 평행하거나 직교하는 방향을 따라서 제1 간격으로 이격되며, 상기 도전성 구조물들에 대하여 사선 방향을 따라 상기 제2 간격 보다 작은 제2 간격으로 이격되는 것을 특징으로 하는 반도체 장치.
- 제40항에 있어서, 상기 안정화 수단과 상기 인접하는 안정화 수단은 상기 사선 방향을 서로 연결되며, 상기 제1 방향을 따라서는 서로 이격되는 것을 특징으로 하는 반도체 장치.
- 제39항에 있어서, 상기 안정화 수단은 부분적으로 상기 스토리지 전극에 매립되는 것을 특징으로 하는 반도체 장치.
- 제39항에 있어서, 상기 스토리지 전극은 계단형 피라미드 구조를 갖는 것을 특징으로 하는 반도체 장치.
- 제43항에 있어서, 상기 안정화 수단은 부분적으로 상기 스토리지 전극에 의해 지지되는 것을 특징으로 하는 반도체 장치.
- 반도체 기판 상에 형성된 도전성 구조물들;상기 도전성 구조물들 사이의 상기 반도체 기판에 형성된 콘택 영역;상기 콘택 영역에 전기적으로 접촉되는 스토리지 전극;상기 스토리지 전극과 인접하는 스토리지 전극 사이에 형성된 안정화 수단;상기 안정화 수단 및 상기 스토리지 전극 상에 형성된 유전막; 및상기 유전막 상에 형성된 플레이트 전극을 포함하는 반도체 장치.
- 제45항에 있어서, 상기 안정화 수단의 일 단부는 상기 스토리지 전극에 매립되며, 상기 안정화 수단의 타 단부는 상기 인접하는 스토리지 전극에 매립되는 것을 특징으로 하는 반도체 장치.
- 제45항에 있어서, 상기 안정화 수단의 양 단부는 각기 상기 스토리지 전극과 상기 인접하는 스토리지 전극에 의해 지지되는 것을 특징으로 하는 반도체 장치.
- 반도체 기판 상에 도전성 구조물들을 형성하는 단계;상기 도전성 구조물들 사이의 상기 반도체 기판에 콘택 영역을 형성하는 단계;상기 도전성 구조물들을 덮으면서 상기 반도체 기판 상에 적어도 하나의 몰드막을 형성하는 단계;상기 몰드막 상에 절연막을 형성하는 단계;상기 절연막을 식각하여 상기 콘택 영역을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 내에 상기 콘택 영역에 접촉되는 스토리지 전극을 형성하는 단계;상기 스토리지 전극의 상부를 노출시키는 단계;상기 노출된 스토리지 전극의 측벽에 상기 절연막의 일부를 노출시키는 스페이서들을 형성하는 단계;상기 노출된 절연막을 식각하여 상기 스토리지 전극을 감싸는 안정화 수단을 형성하는 단계;상기 스토리지 전극 및 상기 안정화 수단 상에 유전막을 형성하는 단계; 및상기 유전막 상에 플레이트 전극을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제48항에 있어서, 상기 절연막 상에 추가 몰드막을 형성하는 단계;상기 추가 몰드막 상에 스토리지 노드 마스크를 형성하는 단계; 및상기 스토리지 노드 마스크를 이용하여 상기 추가 몰드막 및 상기 절연막을 식각하여 상기 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제49항에 있어서, 상기 스토리지 전극을 형성하는 단계는,상기 콘택홀의 내벽 및 상기 스토리지 노드 마스크 상에 도전막을 형성하는 단계;상기 스토리지 전극 및 상기 스토리지 노드 마스크 상에 상기 콘택홀을 채우는 희생막을 형성하는 단계; 및상기 추가 몰드막이 노출될 때까지 상기 희생막, 상기 도전막 및 상기 스토리지 노드 마스크를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제50항에 있어서, 상기 스토리지 전극의 상부를 노출시키는 단계는, 상기 추가 도전막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제51항에 있어서, 상기 스페이서를 형성하는 단계는,상기 절연막 상에 마스크층을 형성하는 단계; 및상기 마스크층을 이방성 식각하여 상기 도전성 구조물에 대하여 평행하거나 직교하는 방향을 따라 상기 스토리지 전극의 내벽 및 외벽 상에 상기 스페이서들을 형성하는 동시에 상기 도전성 구조물에 대하여 사선 방향을 따라 상기 스토리지 전극 및 상기 인접하는 스토리지 전극 사이에 마스크층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제52항에 있어서, 상기 마스크층 패턴은 상기 절연막의 일부를 식각하는 동안 상기 마스크층 패턴 아래의 절연막을 보호하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제53항에 있어서, 상기 도전성 구조물에 대하여 평행하거나 직교하는 방향을 따라 상기 절연막이 식각되어 상기 안정화 수단과 인접하는 안정화 수단 사이에는 개구가 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040008770A KR100568733B1 (ko) | 2004-02-10 | 2004-02-10 | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 |
US10/853,628 US7153740B2 (en) | 2004-02-10 | 2004-05-25 | Fabrication of lean-free stacked capacitors |
TW093119359A TWI333680B (en) | 2004-02-10 | 2004-06-30 | Lean-free stacked capacitor and fabrication method thereof |
CNB2004100586902A CN100481393C (zh) | 2004-02-10 | 2004-07-28 | 自由倾斜的叠层电容器的制造方法 |
DE102004053095A DE102004053095B4 (de) | 2004-02-10 | 2004-11-03 | Herstellung von neigungsfreien, gestapelten Kondensatoren |
JP2004339574A JP4704014B2 (ja) | 2004-02-10 | 2004-11-24 | キャパシターの製造方法 |
US11/405,340 US20060211178A1 (en) | 2004-02-10 | 2006-04-17 | Fabrication of lean-free stacked capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040008770A KR100568733B1 (ko) | 2004-02-10 | 2004-02-10 | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050080670A true KR20050080670A (ko) | 2005-08-17 |
KR100568733B1 KR100568733B1 (ko) | 2006-04-07 |
Family
ID=34806120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040008770A KR100568733B1 (ko) | 2004-02-10 | 2004-02-10 | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7153740B2 (ko) |
JP (1) | JP4704014B2 (ko) |
KR (1) | KR100568733B1 (ko) |
CN (1) | CN100481393C (ko) |
DE (1) | DE102004053095B4 (ko) |
TW (1) | TWI333680B (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100622284B1 (ko) * | 2004-06-03 | 2006-09-14 | 삼성전자주식회사 | 커패시터의 하부 전극 형성 방법 |
KR100712355B1 (ko) * | 2005-10-24 | 2007-05-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조 방법 |
US8169012B2 (en) | 2007-10-23 | 2012-05-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the semiconductor device |
KR20140070140A (ko) * | 2012-11-30 | 2014-06-10 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
KR100553835B1 (ko) * | 2004-01-26 | 2006-02-24 | 삼성전자주식회사 | 캐패시터 및 그 제조 방법 |
US7842948B2 (en) * | 2004-02-27 | 2010-11-30 | Nvidia Corporation | Flip chip semiconductor die internal signal access system and method |
US7387939B2 (en) | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
KR100629357B1 (ko) * | 2004-11-29 | 2006-09-29 | 삼성전자주식회사 | 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법 |
KR100587693B1 (ko) * | 2004-11-30 | 2006-06-08 | 삼성전자주식회사 | 커패시터 하부 전극 형성 방법 |
US7557015B2 (en) | 2005-03-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7544563B2 (en) * | 2005-05-18 | 2009-06-09 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
JP2009535835A (ja) * | 2006-05-02 | 2009-10-01 | エヌエックスピー ビー ヴィ | 改良された電極を備える電気デバイス |
KR100761361B1 (ko) * | 2006-05-02 | 2007-09-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
TWI310214B (en) * | 2006-06-07 | 2009-05-21 | Promos Technologies Inc | A capacitor structure of a semiconducotr memory and a method for preparing the same |
KR100716641B1 (ko) * | 2006-06-29 | 2007-05-09 | 주식회사 하이닉스반도체 | 비정질카본층을 이용한 실린더형 캐패시터 제조 방법 |
KR100799152B1 (ko) * | 2006-10-02 | 2008-01-29 | 주식회사 하이닉스반도체 | 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 |
US7902081B2 (en) * | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
US20080111212A1 (en) * | 2006-11-13 | 2008-05-15 | Promos Technologies Inc. | Capacitance structure of a semiconductor device and method for manufacturing the same |
US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
KR100865709B1 (ko) * | 2007-06-27 | 2008-10-29 | 주식회사 하이닉스반도체 | 원통형 전하저장전극을 구비하는 캐패시터 제조 방법 |
US7682924B2 (en) * | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
KR100960467B1 (ko) * | 2007-09-28 | 2010-05-28 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
DE102007054077A1 (de) | 2007-11-13 | 2009-07-23 | Qimonda Ag | Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat |
US7829410B2 (en) | 2007-11-26 | 2010-11-09 | Micron Technology, Inc. | Methods of forming capacitors, and methods of forming DRAM arrays |
JP2009141073A (ja) * | 2007-12-05 | 2009-06-25 | Elpida Memory Inc | 半導体装置の製造方法及び半導体装置 |
US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
JP2009164535A (ja) * | 2008-01-10 | 2009-07-23 | Elpida Memory Inc | 半導体装置、及びその製造方法 |
TW200933878A (en) * | 2008-01-21 | 2009-08-01 | Ind Tech Res Inst | Memory capacitor and manufacturing method thereof |
US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
TWI357132B (en) * | 2008-04-09 | 2012-01-21 | Ind Tech Res Inst | Stack capacitor structure and manufacturing method |
US7696056B2 (en) * | 2008-05-02 | 2010-04-13 | Micron Technology, Inc. | Methods of forming capacitors |
US7618874B1 (en) * | 2008-05-02 | 2009-11-17 | Micron Technology, Inc. | Methods of forming capacitors |
KR101432619B1 (ko) * | 2008-07-07 | 2014-08-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US7759193B2 (en) | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
JP2010165742A (ja) * | 2009-01-13 | 2010-07-29 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
KR20100090974A (ko) * | 2009-02-09 | 2010-08-18 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
KR101610826B1 (ko) * | 2009-03-18 | 2016-04-11 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치의 형성방법 |
JP2010245374A (ja) * | 2009-04-08 | 2010-10-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
KR101780050B1 (ko) * | 2011-02-28 | 2017-09-20 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
KR101728320B1 (ko) * | 2011-06-30 | 2017-04-20 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
US9965850B2 (en) * | 2012-07-05 | 2018-05-08 | Bernard Fryshman | Object image recognition and instant active response with enhanced application and utility |
US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
KR101867958B1 (ko) * | 2011-10-31 | 2018-06-18 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
US8890164B1 (en) * | 2012-03-09 | 2014-11-18 | Xilinx, Inc. | Apparatus and method for reducing plasma-induced damage in pMOSFETS |
KR101901787B1 (ko) | 2012-03-23 | 2018-09-28 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
US10521896B2 (en) * | 2012-07-05 | 2019-12-31 | Bernard Fryshman | Object image recognition and instant active response with enhanced application and utility |
US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
CN103633015B (zh) * | 2012-08-23 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
KR101934421B1 (ko) | 2012-11-13 | 2019-01-03 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102071528B1 (ko) | 2013-08-12 | 2020-03-02 | 삼성전자주식회사 | 일체형의 지지대를 구비한 반도체 소자 |
WO2015117222A1 (en) * | 2014-02-05 | 2015-08-13 | Conversant Intellectual Property Management Inc. | A dram memory device with manufacturable capacitor |
KR20180065425A (ko) | 2016-12-07 | 2018-06-18 | 삼성전자주식회사 | 반도체 소자 |
KR102617422B1 (ko) * | 2016-12-19 | 2023-12-21 | 삼성전자주식회사 | 반도체 장치 |
US10985238B2 (en) * | 2019-03-29 | 2021-04-20 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
KR20210052094A (ko) | 2019-10-31 | 2021-05-10 | 삼성전자주식회사 | 집적 회로 반도체 소자 |
US20210209352A1 (en) * | 2019-12-26 | 2021-07-08 | Bernard Fryshman | Insect and other small object image recognition and instant active response with enhanced application and utility |
CN113410179A (zh) | 2020-03-16 | 2021-09-17 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
EP4002504A4 (en) * | 2020-05-12 | 2023-03-01 | Changxin Memory Technologies, Inc. | METHOD OF FORMING A CAPACITOR OPENING AND METHOD OF FORMING A STORAGE CAPACITOR |
US11145659B1 (en) * | 2020-05-18 | 2021-10-12 | Nanya Technology Corporation | Semiconductor structure and method of forming the same |
US11264389B2 (en) * | 2020-06-03 | 2022-03-01 | Nanya Technology Corporation | Stack capacitor structure and method for forming the same |
KR20220019197A (ko) | 2020-08-07 | 2022-02-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
CN115701209A (zh) * | 2021-07-16 | 2023-02-07 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
JP7457140B2 (ja) * | 2021-07-16 | 2024-03-27 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5811848A (en) * | 1996-08-16 | 1998-09-22 | United Microelectronics Corporation | Capacitor structure for a semiconductor memory device |
US6667502B1 (en) * | 1999-08-31 | 2003-12-23 | Micron Technology, Inc. | Structurally-stabilized capacitors and method of making of same |
KR100311050B1 (ko) | 1999-12-14 | 2001-11-05 | 윤종용 | 커패시터의 전극 제조 방법 |
JP4060572B2 (ja) * | 2001-11-06 | 2008-03-12 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR100449030B1 (ko) | 2002-01-24 | 2004-09-16 | 삼성전자주식회사 | 스택형 캐패시터 및 그의 제조방법 |
JP2003234419A (ja) * | 2002-02-08 | 2003-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法およびその方法により製造された半導体装置 |
JP4047631B2 (ja) | 2002-05-28 | 2008-02-13 | エルピーダメモリ株式会社 | 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法 |
US6784479B2 (en) * | 2002-06-05 | 2004-08-31 | Samsung Electronics Co., Ltd. | Multi-layer integrated circuit capacitor electrodes |
KR100538098B1 (ko) * | 2003-08-18 | 2005-12-21 | 삼성전자주식회사 | 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법 |
US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
-
2004
- 2004-02-10 KR KR1020040008770A patent/KR100568733B1/ko active IP Right Grant
- 2004-05-25 US US10/853,628 patent/US7153740B2/en active Active
- 2004-06-30 TW TW093119359A patent/TWI333680B/zh active
- 2004-07-28 CN CNB2004100586902A patent/CN100481393C/zh active Active
- 2004-11-03 DE DE102004053095A patent/DE102004053095B4/de active Active
- 2004-11-24 JP JP2004339574A patent/JP4704014B2/ja active Active
-
2006
- 2006-04-17 US US11/405,340 patent/US20060211178A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100622284B1 (ko) * | 2004-06-03 | 2006-09-14 | 삼성전자주식회사 | 커패시터의 하부 전극 형성 방법 |
KR100712355B1 (ko) * | 2005-10-24 | 2007-05-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조 방법 |
US8169012B2 (en) | 2007-10-23 | 2012-05-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the semiconductor device |
KR20140070140A (ko) * | 2012-11-30 | 2014-06-10 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100568733B1 (ko) | 2006-04-07 |
CN1655339A (zh) | 2005-08-17 |
TWI333680B (en) | 2010-11-21 |
US7153740B2 (en) | 2006-12-26 |
DE102004053095A1 (de) | 2005-08-25 |
TW200527585A (en) | 2005-08-16 |
JP4704014B2 (ja) | 2011-06-15 |
US20050176210A1 (en) | 2005-08-11 |
DE102004053095B4 (de) | 2010-06-10 |
JP2005229097A (ja) | 2005-08-25 |
CN100481393C (zh) | 2009-04-22 |
US20060211178A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100568733B1 (ko) | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 | |
KR100553835B1 (ko) | 캐패시터 및 그 제조 방법 | |
KR100538098B1 (ko) | 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법 | |
KR100553839B1 (ko) | 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법 | |
KR100545866B1 (ko) | 커패시터 및 그 제조 방법 | |
US7452769B2 (en) | Semiconductor device including an improved capacitor and method for manufacturing the same | |
US7572711B2 (en) | Method of manufacturing a semiconductor device | |
US7291531B2 (en) | Method of fabricating semiconductor device having capacitor | |
US20050263814A1 (en) | Bottom electrode of capacitor of semiconductor device and method of forming the same | |
KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
KR100599098B1 (ko) | 커패시터의 제조 방법 | |
US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
KR100807226B1 (ko) | 반도체 장치의 제조 방법 | |
KR100539215B1 (ko) | 개선된 캐패시터를 포함하는 반도체 장치 및 그 제조 방법 | |
KR100589039B1 (ko) | 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터 및 그 제조 방법 | |
KR20050119498A (ko) | 커패시터 제조 방법 | |
KR20060009995A (ko) | 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160229 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 14 |