KR100799152B1 - 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 - Google Patents

스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 Download PDF

Info

Publication number
KR100799152B1
KR100799152B1 KR1020060097312A KR20060097312A KR100799152B1 KR 100799152 B1 KR100799152 B1 KR 100799152B1 KR 1020060097312 A KR1020060097312 A KR 1020060097312A KR 20060097312 A KR20060097312 A KR 20060097312A KR 100799152 B1 KR100799152 B1 KR 100799152B1
Authority
KR
South Korea
Prior art keywords
layer
storage node
capacitor
manufacturing
separation layer
Prior art date
Application number
KR1020060097312A
Other languages
English (en)
Inventor
노재성
이기정
송한상
염승진
길덕신
김영대
김진혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060097312A priority Critical patent/KR100799152B1/ko
Priority to US11/772,034 priority patent/US7910452B2/en
Application granted granted Critical
Publication of KR100799152B1 publication Critical patent/KR100799152B1/ko
Priority to US13/069,290 priority patent/US8048757B2/en
Priority to US13/069,294 priority patent/US8048758B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

본 발명은 실린더의 높이를 높이더라도 습식딥아웃 공정에서 이웃하는 스토리지노드간 브릿지 현상을 방지할 수 있는 반도체소자의 캐패시터 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 캐패시터 제조 방법은 기판 상부에 지그재그형태로 배치된 복수의 오픈영역을 갖는 분리층을 형성하는 단계; 상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계; 상기 분리층의 상부를 일부 식각하여 상기 스토리지노드의 상부 외벽을 노출시키는 단계; 상기 상부 외벽이 노출된 스토리지노드 상부에 희생막을 형성하는 단계; 상기 희생막을 선택적으로 식각하여 상기 스토리지노드 각각의 상부 외벽을 에워싸는 스페이서 형태의 링이 서로 연결된 체인 형태의 링 구조로 희생막을 잔류시키는 단계; 상기 분리층을 제거하는 단계; 및 상기 희생막을 제거하는 단계를 포함하고, 상술한 본 발명은 스토리지노드의 상부 외벽에 측벽을 형성하므로써 실린더 구조의 스토리지노드 형성을 위해 필수적으로 수반되는 습식딥아웃 공정 및 건조과정에서 발생하는 스토리지노드의 쓰러짐을 방지할 수 있는 효과가 있다.
캐패시터, 비정질카본층, 브릿지, 실린더, 습식딥아웃

Description

스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조 방법{METHOD OF MANUFACTURING CYLINDER TYPE CAPACITOR PREVENTED STORAGENODE LEANING}
도 1a 및 도 1b는 종래 기술에 따른 캐패시터의 제조 방법을 도시한 도면.
도 1c는 스토리지노드의 종횡비에 따른 브릿지 확률을 도시한 그래프.
도 1d는 브릿지가 발생되지 않은 경우의 사진.
도 1e는 브릿지가 발생된 경우의 사진.
도 2a 내지 도 2h는 본 발명의 제1실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도.
도 3a는 본 발명의 제1실시예에 따른 포토레지스트패턴의 평면도.
도 3b는 제1실시예에 따른 오픈영역의 평면도.
도 3c는 제1실시예에 따른 몰드층의 일부 식각후 결과를 나타낸 평면도.
도 3d는 제1실시예에 따른 희생막의 건식에치백후의 결과를 도시한 평면도.
도 3e 는 제1실시예에 따른 산화막 습식딥아웃 공정후의 결과를 도시한 사시도.
도 4a 내지 도 4h는 본 발명의 제2실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도.
도 5a 내지 도 5h는 본 발명의 제3실시예에 따른 실린더 구조의 캐패시터 제 조 방법을 도시한 공정 단면도.
도 6a 내지 도 6g는 본 발명의 제4실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도.
도 7a 내지 도 7g는 본 발명의 제5실시예에 따른 실린더구조의 캐패시터 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 식각정지막
25 : 몰드층
26 : 포토레지스트패턴
27 : 오픈영역
28A : 스토리지노드
29, 29C, 29D, 29E : 희생막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 실린더형 캐패시터(Cylinder type capacitor)의 제조 방법에 관한 것이다.
최근, DRAM의 디자인 룰(Design Rule)이 작아짐에 따라 셀 크기(Cell size)는 계속해서 감소되고 있고 이에 따라, 원하는 충전 용량을 확보하기 위해 캐패시터의 높이는 계속해서 높아지고 있으며, 캐패시터 유전막의 두께는 더욱 얇아지고 있다. 여기서, 캐패시터의 높이가 높아지고, 유전막의 두께가 얇아지는 것은, 충전 용량이 전극 면적 및 유전막의 유전율에 비례하고 전극간 간격 즉, 유전막의 두께에 반비례하기 때문이다.
도 1a 및 도 1b는 종래 기술에 따른 캐패시터의 제조 방법을 도시한 도면이다. 이하, A-A'선에 따른 단면도는 지그재그 배치에서 가까운 부분의 단면도이고, B-B'선에 따른 단면도는 지그재그배치에서 상대적으로 거리가 먼 부분의 단면도이다.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 기판(11) 상부에 층간절연막(12)을 관통하는 스토리지노드콘택플러그(13)와 배리어메탈(14)의 적층구조를 형성하고, 층간절연막(12) 상부에 식각정지막(15)과 희생막(16)을 형성한다.
이어서, 희생막(16)과 식각정지막(15)을 식각하여 오픈영역을 형성한 후에, 오픈영역의 내부에 실린더 구조의 스토리지노드(17)를 형성한다. 여기서, 오픈영역은 일정 수준의 종횡비(Aspect ratio)를 가지며, 종횡비는 오픈영역의 하부선폭(A) 대비 높이(B)의 비율이다.
위와 같이, 스토리지노드(17)를 형성한 후에는 스토리지노드(17)의 내벽 및 외벽을 모두 노출시켜 실린더 구조를 형성하도록 습식 딥아웃 공정을 통해 희생막(16)을 제거해준다.
도 1b는 습식딥아웃이 완료된 결과를 도시한 도면이다.
그러나, 최근에 디자인룰이 감소함에 따라 실린더형 캐패시터 공정에서는 실린더 형상의 스토리지노드간 간격이 작아지므로 습식딥아웃(Wet dip out) 공정의 최적화에도 불구하고 이웃한 스토리지노드간 브릿지가 발생할 확률이 점점 높아진다.
도 1c는 스토리지노드의 종횡비에 따른 브릿지 확률을 도시한 그래프로서, 도 1a에서 스토리지노드의 하부 선폭(Bottom CD, 도면부호 'W') 대비 높이(도면부호 'H')의 비, 즉 H/W의 비율이 12가 넘을 경우, 스토리지노드의 쓰러짐(Leaning)에 의해 이웃한 스토리지노드가 서로 붙게 되는 브릿지(Birdge)가 발생한다.
도 1d는 브릿지가 발생되지 않은 경우의 사진이며, 도 1e는 브릿지가 발생된 경우의 사진이다.
도 1d의 결과는 종횡비가 12인 것으로서 원 모양의 스토리지노드가 일정한 간격으로 배치되어 있음을 알 수 있다.
그러나, 도 1e는 종횡비가 17인 경우로서, 스토리지노드가 쓰러져 붙어 있는 것을 볼 수 있다.
쓰러짐 현상이 발생하는 종횡비의 비는 전극의 물성이나 두께, 실린더 형성을 위해 희생막의 습식각후 건조 조건 등에 따라 그 값이 변할 수 있으나, 대체적으로 TiN 전극인 경우, 종횡비가 14를 넘게 되면 도 1e와 같은 불량이 발생하게 된다.
이러한 쓰러짐 현상이 발생하는 원인으로는 습식 딥아웃후 건조 과정에서 스 토리지노드간에 있던 수분(Water)의 표면장력에 의한 것이며, 따라서, 이러한 현상으로 DRAM이 축소되면서 캐패시터의 면적확보를 위해서는 캐패시터의 높이를 증가시킬 필요가 있으나, 축소되면서 하부선폭은 감소하고 종횡비를 일정 수준 이상으로 증가시키지 않기 위해서는 높이를 낮출 수 밖에 없기 때문에 면적을 충분히 확보하는데 한계가 있다.
이러한 불충분한 캐패시터 면적 확보로 인해 필요한 캐패시터 용량을 확보하기 위해서는 유전막의 유효두께를 감소시켜야 하는 어려움을 초래하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 습식딥아웃 공정 후 건조과정에서 스토리지노드가 쓰러지는 것을 방지할 수 있는 반도체소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 캐패시터 제조 방법은 기판 상부에 지그재그형태로 배치된 복수의 오픈영역을 갖는 분리층을 형성하는 단계; 상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계; 상기 분리층의 상부를 일부 식각하여 상기 스토리지노드의 상부 외벽을 노출시키는 단계; 상기 상부 외벽이 노출된 스토리지노드 상부에 희생막을 형성하는 단계; 상기 희생막을 선택적으로 식각하여 상기 스토리지노드 각각의 상부 외벽을 에워싸는 스페이서 형태의 링이 서로 연결된 체인 형태의 링 구조로 희생막을 잔류시키는 단계; 상기 분리층을 제거하는 단계; 및 상기 희생막을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 분리층은 산화막으로 형성하고, 상기 희생막은 비정질카본층으로 형성하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 캐패시터 제조 방법은 셀어레이영역과 주변회로영역이 정의된 기판의 상기 셀어레이영역에 복수의 오픈영역을 갖는 분리층을 형성하는 단계; 상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계; 상기 분리층의 상부를 일부 식각하여 상기 스토리지노드의 상부 외벽을 노출시키는 단계; 상기 셀어레이영역의 상부를 덮는 희생막패턴을 형성하는 단계; 상기 주변회로영역의 분리층을 일부 식각하여 상기 셀어레이영역의 측면을 오픈시키는 단계; 상기 측면이 오픈된 셀어레이영역의 분리층을 제거하는 단계; 및 상기 희생막패턴을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 희생막패턴과 상기 분리층은 서로 다른 습식식각률을 갖는 물질로 형성하는 것을 특징으로 하며, 상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 비정질카본층으로 형성하는 것을 특징으로 하며, 상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 포토레지스트로 형성하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 캐패시터의 제조 방법은 셀어레이영역과 주변회로영역이 정의된 기판의 상기 셀어레이영역에 복수의 오픈영역을 갖는 분리층을 형성하는 단계; 상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계; 상기 셀어레이영역의 상부를 덮는 희생막패턴을 형성하는 단계; 상기 주변회로영역의 분리층을 일부 식각하여 상기 셀어레이영역의 측면을 오픈시키는 단계; 상기 측 면이 오픈된 셀어레이영역의 분리층을 제거하는 단계; 및 상기 희생막패턴을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 희생막패턴과 상기 분리층은 서로 다른 습식식각률을 갖는 물질로 형성하는 것을 특징으로 하며, 상기 분리층은 산화막으로 형성하고 상기 희생막패턴은 비정질카본층으로 형성하는 것을 특징으로 하고, 상기 분리층은 산화막으로 형성하고 상기 희생막패턴은 포토레지스트로 형성하는 것을 특징으로 하며, 상기 분리층은 산화막으로 형성하고 상기 희생막패턴은 비정질카본층과 포토레지스트의 적층으로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2h는 본 발명의 제1실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도이다. 이하, A-A'선에 따른 단면도는 지그재그 배치에서 가까운 부분의 단면도이고, B-B'선에 따른 단면도는 지그재그배치에서 상대적으로 거리가 먼 부분의 단면도이다.
도 3a는 본 발명의 제1실시예에 따른 포토레지스트패턴의 평면도이고, 도 3b는 제1실시예에 따른 오픈영역의 평면도이다. 도 3c는 제1실시예에 따른 몰드층의 일부 식각후 결과를 나타낸 평면도이고, 도 3d는 제1실시예에 따른 희생막의 건식에치백후의 결과를 도시한 평면도이다. 도 3e 는 제1실시예에 따른 산화막 습식딥아웃 공정후의 결과를 도시한 사시도이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 기판(21) 상부에 층간절연 막(22)을 형성한 후, 층간절연막(22)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(23)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(22) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있고, 층간절연막(22)은 예를 들어, USG막으로 형성하며, 그 두께는 1000∼3000Å으로 한다.
그리고, 스토리지노드콘택플러그(23)는 층간절연막(22)을 스토리지노드콘택마스크를 이용하여 식각하여 스토리지노드콘택홀을 형성한 후에, 스토리지노드콘택홀을 채울때까지 폴리실리콘막을 증착하고 이후 에치백(Etch back)을 통해 형성한다. 여기서, 도시하지 않았지만, 스토리지노드콘택플러그(23) 상부에는 배리어메탈(Barrier metal)을 형성할 수 있으며, 배리어메탈로는 Ti 또는 Ti/TiN을 사용한다.
다음으로, 스토리지노드콘택플러그(23)가 매립된 층간절연막(22) 상에 식각정지막(24)을 형성한다. 여기서, 식각정지막(24)은 질화막 물질로 형성하며, 일예로 실리콘질화막(Si3N4)으로 형성한다.
이어서, 식각정지막(24) 상부에 몰드층(Mold layer, 25)을 형성한다. 이때, 몰드층(25)은 절연막으로 형성하며, 특히 PSG 또는 PE-TEOS와 같은 산화막을 원하는 유전용량에 필요한 면적을 확보할 수 있는 두께로 증착한다. 그리고, 몰드층(25)은 산화막을 2층 구조로 구성할 수 있으며, 이 경우 산화막 습식식각용액에서 식각률(Etch rate)이 큰 산화막을 하부에 증착하고, 이보다는 식각률이 작은 산 화막을 상부에 적층한다. 예를 들어, 2층구조로 형성하는 경우, PSG를 먼저 증착하고, PSG 위에 PE-TEOS를 증착한다.
이어서, 몰드층(25) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 포토레지스트패턴(26)을 형성한다. 여기서, 포토레지스트패턴(26)은 지그재그(Zigzag) 어레이를 유지하는 것이 중요하며, 스토리지노드가 형성될 오픈영역(Opening)이 패터닝되어 있다.
이어서, 포토레지스트패턴(26)을 식각장벽으로 하여 몰드층(25)을 식각하므로써 복수의 오픈영역(27)을 개방시킨다. 이후, 오픈영역(27) 아래의 식각정지막(24)을 식각하여 스토리지노드콘택플러그(23) 상부를 개방시킨다.
상술한 오픈영역(27)은 스토리지노드가 형성될 홀(Hole) 형태로서, 스토리지노드홀(Storage node Hole)이라고도 한다. 그리고, 지그재그어레이를 갖는 포토레지스트패턴(26)이 전사되어 오픈영역(27)은 지그재그 형태로 배치된다.
도 3a는 본 발명의 실시예에 따른 오픈영역의 평면도로서, 지그재그 형태로 배치된 복수의 오픈영역(27) 각각의 지름(D1, D2)은 A-A' 방향 및 B-B' 방향 모두 동일하고(D1=D2), 오픈영역(27)간 간격(S1, S2)은 A-A' 방향에서의 제1간격(S1)보다 B-B' 방향에서의 제2간격(S2)이 더 크다.
이하, 오픈영역(27)을 제공하는 식각정지막(24)과 몰드층(25)의 순서로 적층된 구조를 '분리층(100)'이라 한다.
도 2b에 도시된 바와 같이, 포토레지스트패턴(26)을 제거한다.
이어서, 오픈영역(27)이 형성된 분리층(100) 상에 스토리지노드로 사용될 도 전막, 즉 스토리지노드도전막층(28)을 증착한다. 여기서, 스토리지노드도전막층(28)은 TiN 또는 Ru와 같은 금속전극이며, 그외에 다른 물질로 형성할 수도 있다. 바람직하게, 스토리지노드도전막층(28)은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 방법으로 증착하되, 200∼400Å 두께로 증착한다.
상술한 스토리지노드도전막층(28)으로 TiN을 CVD로 증착하는 경우에는 TiCl4를 원료소스로 사용하고, NH3를 반응가스로 하는 CVD TiN 증착 방법을 사용하되, 400∼700℃의 온도에서 증착한다.
그리고, Ru을 스토리지노드도전막층(28)으로 사용하는 경우에는 원료소스로 Ru(EtCp)2를 사용하고, 반응가스로 O2 가스를 이용하여 200∼400℃의 온도에서 ALD(Atomic Layer Deposition) 방법 또는 CVD 방법으로 증착한다.
스토리지노드도전막층(28)은 원자층증착법에 의한 백금(ALD Pt), 원자층증착법에 의한 이리듐(ALD Ir)을 사용할 수도 있다.
상술한 바와 같이, 스토리지노드도전막층(28)을 증착한 후에는 도 2c에 도시된 것처럼, 스토리지노드분리(Storage node isolation) 공정을 진행한다.
도 2c에 도시된 바와 같이, 스토리지노드 분리 공정은 스토리지노드도전막층(28)을 건식 에치백(Dry etchback)한다. 한편, 스토리지노드도전막층(28)이 TiN인 경우의 스토리지노드 분리 공정은 감광막 배리어 또는 산화막배리어를 사용한 CMP 또는 건식에치백으로도 진행할 수 있다. 여기서, 감광막배리어 또는 산화막배 리어를 사용하는 경우에는 분리공정시 오픈영역(27) 내부에서의 오염을 방지할 수 있다.
위와 같은 스토리지노드 분리 공정은 몰드층(25)의 표면이 드러날때까지 진행하여 복수의 오픈영역(27) 내부에 각각 서로 분리되는 실린더 형상의 스토리지노드(28A)를 형성한다. 즉, CMP 또는 건식에치백을 통해 오픈영역(27)을 벗어난 지역의 스토리지노드도전막층(28)을 제거하여 오픈영역(27)의 바닥 및 측벽에 걸치는 실린더 형상의 스토리지노드(28A)를 형성한다.
도 3b는 본 발명의 실시예에 따른 스토리지노드분리공정후의 결과를 나타낸 평면도로서, 스토리지노드(28A)가 분리층(100)의 내부에 위치하고 있으며, 각 스토리지노드는 지그재그 형태로 배치되고 있다.
도 2d에 도시된 바와 같이, 분리층 중 몰드층(25)을 일부 식각한다. 이로써, 스토리지노드(28A)의 상부 외벽(28B)이 일부 노출된다.
몰드층(25)의 선택적 식각은 몰드층(25)이 산화막 물질이므로 산화막 식각제(Oxide etchant)를 사용하는데, 예컨대 습식식각을 이용한다. 여기서, 몰드층(25)의 습식식각은 BOE(Buffered Oxide Etchant) 또는 HF 용액을 이용하며, 몰드층(25)을 200∼400nm의 두께만큼 제거한다.
도 3c는 몰드층(25)을 일부 식각한 후의 결과를 도시한 사시도로서, 이웃한 스토리지노드(28A) 사이에는 식각정지막(24), 몰드층(25)의 순서로 적층된 분리층(101)이 잔류하고, 분리층(101)은 몰드층(25)의 상부가 일부 식각된 상태이므로 스토리지노드(28A)의 상부 외벽(28B)이 일부 노출된다.
다음으로, 도 2e에 도시된 바와 같이, 상부 외벽(28B)이 노출된 스토리지노드(28A)를 포함한 분리층(101) 상부에 희생막(Sacrificial layer, 29)을 형성한다.
이때, 희생막(29)은 후속 분리층(101), 특히 몰드층(25)의 습식딥아웃시에 산화막 습식식각 용액에 의해 식각되지 않거나 식각 속도가 매우 느린 물질로 형성하는데, 예컨대, 비정질카본층(Amorphous carbon)으로 형성한다.
비정질카본층은 플라즈마를 이용한 증착법인 PE-CVD 또는 PE-ALD 방식으로 형성하며, 산화막 습식식각용액인 BOE나 HF 용액과 같은 케미컬에 의해 식각이 거의 일어나지 않고, 산소(O2) 또는 오존(O3)과 같은 산화분위기에서 건식 애싱(Dry ashing) 공정에 의해 포토레지스트와 같이 쉽게 제거되는 성질을 갖는다. 그리고, 희생막(29)으로 사용되는 비정질카본층의 증착온도는 200∼500℃이며, 그 두께 조절이 매우 중요하다.
상술한 희생막(29) 증착시 두께를 조절하여 A-A' 방향(스토리지노드 사이의 간격이 좁은 부분)에서는 이웃한 스토리지노드(28A) 사이를 채우고('29A' 참조) B-B' 방향(스토리지노드 사이의 간격이 넓은 부분)에서는 이웃한 스토리지노드(28A) 사이를 채우지 않는('29B' 참조) 즉, 스토리지노드(28A)를 포함한 표면 상부에 일정한 두께로 증착한다. 이처럼, 희생막(29)이 위치별로 두께가 다른 것은, 스토리지노드(28A)가 지그재그 형태로 배치되기 때문이다. 즉, A-A' 방향에서는 이웃한 스토리지노드(28A) 사이가 좁고, B-B' 방향에서는 이웃한 스토리지노드(28A) 사이가 넓기 때문이다. 이처럼, 희생막(29)의 두께를 조절할 수 있는 것은 플라즈마를 이용(Plasma-Enhanced)한 증착법을 이용하여 증착하기 때문에 가능하며, 이는 단차피복성(Step coverage) 특성을 조절하는 것을 의미한다.
도 2f에 도시된 바와 같이, 희생막(29)을 건식 에치백(Dry etchback)한다. 예컨대, 비정질카본층인 경우 희생막(29)의 건식에치백은 산소 또는 오존을 이용한 플라즈마 식각이다.
이러한 희생막(29)의 건식 에치백후에 A-A' 방향 및 B-B' 방향 모두 스토리지노드의 내부에는 희생막(29C)이 잔류하고, A-A' 방향의 이웃한 스토리지노드(28A) 사이에는 이웃한 스토리지노드(28A) 사이를 덮는 형태로 희생막(29D)이 잔류하며, B-B' 방향의 이웃한 스토리지노드(28A) 사이에는 이웃한 스토리지노드(28A) 사이를 채우지 않는 형태로 희생막(29E)이 잔류한다. 즉, B-B' 방향의 이웃한 스토리지노드(28A) 사이에서는 희생막(29)의 두께가 상대적으로 A-A' 방향에 비해 얇기 때문에 건식에치백후에 이웃한 스토리지노드(28A) 사이의 몰드층(25)이 드러나면서 각 스토리지노드(28A)의 노출된 상부 외벽에 측벽(Side wall) 형태로 희생막(29E)이 잔류하게 된다.
한편, 희생막(29)의 건식에치백시에 A-A' 방향 및 B-B' 방향 모두 각 스토리지노드(28A)의 상부 모서리가 노출되는 타겟으로 진행할 수 있다.
상술한 바에 따르면, 희생막(29)의 건식에치백후에 A-A' 방향에서는 잔류하는 희생막(29D)에 의해 하부의 몰드층(25)이 노출되지 않고, B-B' 방향에서는 측벽 형태로 잔류하는 희생막(29E)에 의해 하부의 몰드층(25)이 노출된다.
따라서, 희생막(29)의 건식에치백후에 B-B' 방향에서는 스토리지노드(28A)의 상부 외벽이 희생막(29E)에 의해 에워쌓이게 된다. 이에 반해, A-A' 방향에서는 스토리지노드(28A)의 상부 외벽이 이웃한 스토리지노드(28A) 사이를 덮는 형태의 희생막(29D)에 의해 지지된다. 실질적으로 스페이서 형태로 남는 B-B' 방향의 희생막(29E)은 평면상으로 보면, 스토리지노드(28A)의 상부 외벽을 에워싸는 링 형태(Ring)의 측벽이다. 물론, A-A' 방향에서 각 스토리지노드의 일측 상부 외벽에도 측벽 형태의 희생막(29E)이 잔류한다.
도 3d는 본 발명의 제1실시예에 따른 희생막 건색에치백후의 결과를 나타낸 평면도이다.
도 3d를 참조하면, 희생막(29)의 건식에치백이 평면도상으로 살펴볼 때, 블랭킷 식각 방식으로 진행되므로, A-A' 방향에서는 연결된 구조로 희생막(29D)이 잔류하고, B-B' 방향에서는 끊어진 형태로 희생막(29E)이 잔류한다. 여기서, 각 스토리지노드(28A)의 상부 외벽을 링 형태로 에워싸는 희생막(29E)은 A-A' 방향에서 잔류하는 희생막(29D)에 의해 서로 연결되고 있음을 알 수 있다. 단, B-B' 방향에서는 서로 연결되지 않는다. 그리고, 각 스토리지노드의 내부에 희생막(29C)이 잔류한다.
각각의 스토리지노드(28A)의 외벽을 링 형태의 희생막(29E)이 에워싸고 있으며, 링 형태의 희생막(29E)이 다른 희생막(29D)에 의해 서로 연결되어 견고하게 스토리지노드(28A)를 지지하고 있다. 따라서, 희생막(29D, 29E)은 각각의 스토리지노드(28A)의 상부 외벽에 끼워진 체인 형태(Chain type)의 링(Ring) 구조라 볼 수 있다.
도 2g에 도시된 바와 같이, 산화막 습식딥아웃공정 및 건조과정을 진행한다. 이때, 산화막 습식딥아웃 공정에 의해 A-A' 방향 및 B-B' 방향에서 산화막 물질인 몰드층(25)이 모두 제거된다.
위와 같은 산화막 습식딥아웃 공정 및 건조과정시에, 링 형태의 희생막(29E)에 의해 지지되고 있는 실린더 구조의 스토리지노드(28A)가 쓰러지지 않는다.
도 3e는 제1실시예에 따른 산화막 습식딥아웃 공정후의 결과를 도시한 사시도로서, 체인 형태의 링 구조인 희생막(29D, 29E)에 의해 모든 방향에서 스토리지노드(28A)가 견고하게 지지되므로, 습식딥아웃공정 및 건조과정에서 스토리지노드(28A)가 쓰러지는 것을 방지한다.
바람직하게, 산화막 습식딥아웃 공정시 산화막 식각제로는 BOE 또는 HF 용액을 사용하고, 딥아웃 시간은 몰드층(25)을 모두 제거할 수 있는 시간으로 딥아웃하며, 이후 건조과정을 진행한다.
한편, 습식딥아웃 공정시 스토리지노드의 내부에 희생막(29C)이 잔류하므로 식각용액의 내부로의 침투는 없다.
도 2h에 도시된 바와 같이, 남아있는 희생막(29C, 29D, 29E)을 선택적으로 제거한다. 이때, 희생막(29C, 29D, 29E)이 비정질카본층이므로, 건식 애싱(Dry ashing)을 통해 제거한다. 비정질카본층은 산소 또는 오존을 이용한 건식 애싱으로 제거할 수 있다. 상기 건식 애싱시에 애싱온도가 낮고, 산소를 이용하므로 스토리지노드(28A)의 어택이 발생하지 않는다.
도시하지 않았지만, 후속 공정으로, 유전막 증착과 상부전극 증착을 진행하 여 실린더 구조의 캐패시터를 완성한다. 유전막은 Ta2O5, Al2O3, TiO2, HfO2, ZrO2, STO, BST 또는 이들의 적층으로 형성하고, 상부전극은 CVD TiN, ALD TiN, CVD Ru, ALD Ru, ALD Pt, ALD Ir 또는 이들의 적층으로 형성한다.
상술한 제1실시예에 따르면, 각 스토리지노드의 상부 외벽에 링을 형성해주고, 이들을 서로 연결하여 체인 형태의 링을 형성해주므로써 후속 산화막 습식딥아웃 공정 및 건조과정시에 스토리지노드가 쓰러지는 것을 방지하여 이웃한 스토리지노드간 브릿지를 방지한다. 즉, 실린더 구조의 스토리지노드 형성을 위해 필수적으로 수반되는 습식딥아웃 공정 및 후속 건조과정에서 발생하는 실린더 사이의 브릿지현상을 체인 형태의 링이 방지할 수 있고, 이로써 스토리지노드의 높이를 최대한 높여 캐패시턴스를 충분히 확보할 수 있다.
도 4a 내지 도 4h는 본 발명의 제2실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 소정 공정이 완료되고 셀어레이영역과 주변회로영역이 정의된 기판(31) 상부에 층간절연막(32)을 형성한 후, 층간절연막(32)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(33)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(32) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있고, 층간절연막(32)은 예를 들어, USG막으로 형성하며, 그 두께는 1000∼3000Å으로 한다.
그리고, 스토리지노드콘택플러그(33)는 층간절연막(32)을 스토리지노드콘택마스크를 이용하여 식각하여 스토리지노드콘택홀을 형성한 후에, 스토리지노드콘택홀을 채울때까지 폴리실리콘막을 증착하고 이후 에치백(Etch back)을 통해 형성한다. 여기서, 도시하지 않았지만, 스토리지노드콘택플러그(33) 상부에는 배리어메탈(Barrier metal)을 형성할 수 있으며, 배리어메탈로는 Ti 또는 Ti/TiN을 사용한다.
다음으로, 스토리지노드콘택플러그(33)가 매립된 층간절연막(32) 상에 식각정지막(34)을 형성한다. 여기서, 식각정지막(34)은 질화막 물질로 형성하며, 일예로 실리콘질화막(Si3N4)으로 형성한다.
이어서, 식각정지막(34) 상부에 몰드층(Mold layer, 35)을 형성한다. 이때, 몰드층(35)은 절연막으로 형성하며, 특히 PSG 또는 PE-TEOS와 같은 산화막을 원하는 유전용량에 필요한 면적을 확보할 수 있는 두께로 증착한다. 그리고, 몰드층(35)은 산화막을 2층 구조로 구성할 수 있으며, 이 경우 산화막 습식식각용액에서 식각률(Etch rate)이 큰 산화막을 하부에 증착하고, 이보다는 식각률이 작은 산화막을 상부에 적층한다. 예를 들어, 2층구조로 형성하는 경우, PSG를 먼저 증착하고, PSG 위에 PE-TEOS를 증착한다.
이어서, 몰드층(35) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 제1포토레지스트패턴(36)을 형성한다. 여기서, 제1포토레지스트패턴(36)의 오픈영역은 지그재그(Zigzag) 어레이를 유지하는 것이 중요하며, 오픈영역은 스토리 지노드가 형성될 오픈영역(Opening)이 패터닝된 것이다.
이어서, 제1포토레지스트패턴(36)을 식각장벽으로 하여 몰드층(35)을 식각하므로써 복수의 오픈영역(37)을 개방시킨다. 이후, 오픈영역(37) 아래의 식각정지막(34)을 식각하여 스토리지노드콘택플러그(33) 상부를 개방시킨다.
상술한 오픈영역(37)은 스토리지노드가 형성될 홀(Hole) 형태로서, 스토리지노드홀(Storage node Hole)이라고도 한다. 그리고, 지그재그어레이를 갖는 제1포토레지스트패턴(36)이 전사되어 오픈영역(37)은 지그재그 형태로 배치된다.
지그재그 형태로 배치된 복수의 오픈영역(37)의 형태는 제1실시예의 도 3a를 참조하기로 하며, 오픈영역(37)은 셀어레이영역에만 형성된다.
이하, 오픈영역(37)을 제공하는 식각정지막(34)과 몰드층(35)의 순서로 적층된 구조를 '분리층(200)'이라 한다.
도 4b에 도시된 바와 같이, 제1포토레지스트패턴(36)을 제거한다.
이어서, 오픈영역(37)이 형성된 분리층(200) 상에 스토리지노드로 사용될 도전막, 즉 스토리지노드도전막층(38)을 증착한다. 여기서, 스토리지노드도전막층(38)은 TiN 또는 Ru와 같은 금속전극이며, 그외에 다른 물질로 형성할 수도 있다. 바람직하게, 스토리지노드도전막층(38)은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 방법으로 증착하되, 200∼400Å 두께로 증착한다.
상술한 스토리지노드도전막층(38)으로 TiN을 CVD로 증착하는 경우에는 TiCl4 를 원료소스로 사용하고, NH3를 반응가스로 하는 CVD TiN 증착 방법을 사용하되, 400∼700℃의 온도에서 증착한다.
그리고, Ru을 스토리지노드도전막층(38)으로 사용하는 경우에는 원료소스로 Ru(EtCp)2를 사용하고, 반응가스로 O2 가스를 이용하여 200∼400℃의 온도에서 ALD(Atomic Layer Deposition) 방법 또는 CVD 방법으로 증착한다.
스토리지노드도전막층(38)은 원자층증착법에 의한 백금(ALD Pt), 원자층증착법에 의한 이리듐(ALD Ir)을 사용할 수도 있다.
상술한 바와 같이, 스토리지노드도전막층(38)을 증착한 후에는 도 4c에 도시된 것처럼, 스토리지노드분리(Storage node isolation) 공정을 진행한다.
도 4c에 도시된 바와 같이, 스토리지노드 분리 공정은 스토리지노드도전막층(38)을 건식 에치백(Dry etchback)한다. 한편, 스토리지노드도전막층(38)이 TiN인 경우의 스토리지노드 분리 공정은 감광막 배리어 또는 산화막배리어를 사용한 CMP 또는 건식에치백으로도 진행할 수 있다. 여기서, 감광막배리어 또는 산화막배리어를 사용하는 경우에는 분리공정시 오픈영역(37) 내부에서의 오염을 방지할 수 있다.
위와 같은 스토리지노드 분리 공정은 몰드층(35)의 표면이 드러날때까지 진행하여 복수의 오픈영역(37) 내부에 각각 서로 분리되는 실린더 형상의 스토리지노드(38A)를 형성한다. 즉, CMP 또는 건식에치백을 통해 오픈영역(37)을 벗어난 지역의 스토리지노드도전막층(38)을 제거하여 오픈영역(37)의 바닥 및 측벽에 걸치는 실린더 형상의 스토리지노드(38A)를 형성한다.
스토리지노드분리공정후의 결과를 살펴보면, 스토리지노드(38A)가 분리층(200)의 내부에 위치하고 있으며, 각 스토리지노드(38A)는 지그재그 형태로 배치되고 있다. 그의 자세한 형태는 도 3b를 참조하기로 한다.
도 4d에 도시된 바와 같이, 분리층(200) 중 몰드층(35)을 일부 식각한다. 이로써, 스토리지노드(38A)의 상부 외벽(38B)이 일부 노출된다.
몰드층(35)의 선택적 식각은 몰드층(35)이 산화막 물질이므로 산화막 식각제(Oxide etchant)를 사용하는데, 예컨대 습식식각을 이용한다. 여기서, 몰드층(35)의 습식식각은 BOE(Buffered Oxide Etchant) 또는 HF 용액을 이용하며, 몰드층(35)을 200∼400nm의 두께만큼 제거한다.
몰드층(35)을 일부 식각한 후의 결과를 살펴보면, 이웃한 스토리지노드(38A) 사이에는 식각정지막(34), 몰드층(35)의 순서로 적층된 분리층(201)이 잔류하고, 분리층(201)은 몰드층(35)의 상부가 일부 식각된 상태이므로 스토리지노드(38A)의 상부 외벽(38B)이 일부 노출된다.
다음으로, 도 4e에 도시된 바와 같이, 상부 외벽(38B)이 노출된 스토리지노드(38A)를 포함한 분리층(201) 상부에 희생막(Sacrificial layer, 39)을 형성한다.
이때, 희생막(39)은 후속 분리층(201), 특히 몰드층(35)의 습식딥아웃시에 산화막 습식식각 용액에 의해 식각되지 않거나 식각 속도가 매우 느린 물질로 형성하는데, 예컨대, 비정질카본층(Amorphous carbon; a-carbon)으로 형성한다. 비정질카본층은 플라즈마를 이용한 증착법인 PE-CVD 또는 PE-ALD 방식으로 형성하며, 산 화막 습식식각용액인 BOE나 HF 용액과 같은 케미컬에 의해 식각이 거의 일어나지 않고, 산소(O2) 또는 오존(O3)과 같은 산화분위기에서 건식 애싱(Dry ashing) 공정에 의해 포토레지스트와 같이 쉽게 제거되는 성질을 갖는다. 그리고, 희생막(39)으로 사용되는 비정질카본층의 증착온도는 200∼500℃이다.
상술한 희생막(39) 증착시 두께는 이웃한 스토리지노드(38A) 사이를 채우는 두께로 한다. 이는, 제1실시예와 다른 것으로, 제2실시예는 희생막의 건식에치백이 생략되기 때문에 두께 조절을 고려할 필요가 없이 단순히 전체 구조물 상부를 덮기만 하면 된다.
도 4f에 도시된 바와 같이, 희생막(39) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 제2포토레지스트패턴(40)을 형성한다. 이때, 제2포토레지스트패턴(40)은 기판(31)의 셀어레이영역은 덮고 주변회로영역은 오픈시키는 형태이다.
이어서, 제2포토레지스트패턴(40)을 식각장벽으로 하여 희생막(39)을 식각한다. 이로써 희생막패턴(39A)이 형성되며, 희생막패턴(39A)은 주변회로영역에서만 식각되어 셀어레이영역에만 잔류한다.
계속해서, 희생막패턴(39A) 형성후 몰드층(35)을 식각한다. 이때, 몰드층(35)또한 주변회로영역에서만 식각하는데, 따라서 몰드층패턴(35A)에 의해 셀어레이영역의 주변에서 습식용액이 흘러들어갈 수 있는 공간이 제공된다. 그리고 몰드층패턴(35A)은 주변회로영역에서 모두 식각되어 셀어레이영역에만 잔류하거나, 하부의 식각정지막(34) 위에서 일부 두께가 잔류하도록 식각할 수 있다.
도 4g에 도시된 바와 같이, 산화막 습식딥아웃공정을 진행한다. 이때, 산화막 습식딥아웃 공정에 의해 산화막 물질인 몰드층패턴(35A)이 모두 제거되는데, 셀어레이영역의 주변에서 용액이 측면으로 흘러들어갈 공간이 제공된 상태이므로, 셀어레이영역쪽으로 용액이 흘러들어가 몰드층패턴(35A)을 모두 제거하게 되고, 이로써 스토리지노드 사이에 빈 공간(202)이 형성된다.
위와 같은 산화막 습식딥아웃 공정시 식각되지 않는 성질을 갖는 희생막패턴(39A)은 스토리지노드(38A)가 쓰러지는 것을 방지하게 된다.
바람직하게, 산화막 습식딥아웃 공정시 산화막 식각제로는 BOE 또는 HF 용액을 사용하고, 딥아웃 시간은 몰드층패턴(35A)을 모두 제거할 수 있는 충분한 시간으로 딥아웃한다.
상술한 바에 따르면, 산화막 습식딥아웃 공정시에 이웃하는 스토리지노드(38A)가 희생막패턴(39A)에 의해 견고하게 지지되어 습식딥아웃 공정후의 건조과정에서도 스토리지노드(38A)의 쓰러짐 현상이 방지된다.
도 4h에 도시된 바와 같이, 포토레지스트 애싱을 진행한다. 이때, 포토레지스트 애싱은 건식 애싱을 사용하며, 건식 애싱을 통해 제2포토레지스트패턴(40) 및 희생막패턴(39A)이 동시에 제거된다. 희생막패턴(39A)으로 사용된 비정질카본층은 산소 또는 오존을 이용한 건식 애싱으로 제거되므로, 제2포토레지스트패턴(40) 애싱시에 동시에 제거할 수 있다.
상기 건식 애싱시에 애싱온도가 낮고, 산소를 이용하므로 스토리지노드(38A)의 어택이 발생하지 않는다.
도시하지 않았지만, 후속 공정으로, 유전막 증착과 상부전극 증착을 진행하여 실린더 구조의 캐패시터를 완성한다. 유전막은 유전막은 Ta2O5, Al2O3, TiO2, HfO2, ZrO2, STO, BST 또는 이들의 적층으로 형성하고, 상부전극은 CVD TiN, ALD TiN, CVD Ru, ALD Ru, ALD Pt, ALD Ir 또는 이들의 적층으로 형성한다.
도 5a 내지 도 5h는 본 발명의 제3실시예에 따른 실린더 구조의 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 소정 공정이 완료되고 셀어레이영역과 주변회로영역이 정의된 기판(41) 상부에 층간절연막(42)을 형성한 후, 층간절연막(42)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(43)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(42) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있고, 층간절연막(42)은 예를 들어, USG막으로 형성하며, 그 두께는 1000∼3000Å으로 한다.
그리고, 스토리지노드콘택플러그(43)는 층간절연막(42)을 스토리지노드콘택마스크를 이용하여 식각하여 스토리지노드콘택홀을 형성한 후에, 스토리지노드콘택홀을 채울때까지 폴리실리콘막을 증착하고 이후 에치백(Etch back)을 통해 형성한다. 여기서, 도시하지 않았지만, 스토리지노드콘택플러그(43) 상부에는 배리어메탈(Barrier metal)을 형성할 수 있으며, 배리어메탈로는 Ti 또는 Ti/TiN을 사용한다.
다음으로, 스토리지노드콘택플러그(43)가 매립된 층간절연막(42) 상에 식각정지막(44)을 형성한다. 여기서, 식각정지막(44)은 질화막 물질로 형성하며, 일예로 실리콘질화막(Si3N4)으로 형성한다.
이어서, 식각정지막(44) 상부에 몰드층(Mold layer, 45)을 형성한다. 이때, 몰드층(45)은 절연막으로 형성하며, 특히 PSG 또는 PE-TEOS와 같은 산화막을 원하는 유전용량에 필요한 면적을 확보할 수 있는 두께로 증착한다. 그리고, 몰드층(45)은 산화막을 2층 구조로 구성할 수 있으며, 이 경우 산화막 습식식각용액에서 식각률(Etch rate)이 큰 산화막을 하부에 증착하고, 이보다는 식각률이 작은 산화막을 상부에 적층한다. 예를 들어, 2층구조로 형성하는 경우, PSG를 먼저 증착하고, PSG 위에 PE-TEOS를 증착한다.
이어서, 몰드층(45) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 포토레지스트패턴(46)을 형성한다. 여기서, 포토레지스트패턴(46)은 지그재그(Zigzag) 어레이를 유지하는 것이 중요하며, 오픈영역은 스토리지노드가 형성될 오픈영역(Opening)이 패터닝된 것이다.
이어서, 포토레지스트패턴(46)을 식각장벽으로 하여 몰드층(45)을 식각하므로써 복수의 오픈영역(47)을 개방시킨다. 이후, 오픈영역(47) 아래의 식각정지막(44)을 식각하여 스토리지노드콘택플러그(43) 상부를 개방시킨다.
상술한 오픈영역(47)은 스토리지노드가 형성될 홀(Hole) 형태로서, 스토리지노드홀(Storage node Hole)이라고도 한다. 그리고, 지그재그어레이를 갖는 포토레 지스트패턴(46)이 전사되어 오픈영역(47)은 지그재그 형태로 배치되며, 오픈영역(47)은 셀어레이영역에만 형성된다.
지그재그 형태로 배치된 복수의 오픈영역(27)의 평면 형태는 도 3a를 참조하기로 한다.
이하, 오픈영역(47)을 제공하는 식각정지막(44)과 몰드층(45)의 순서로 적층된 구조를 '분리층(300)'이라 한다.
도 5b에 도시된 바와 같이, 오픈영역(47)이 형성된 분리층(300) 상에 스토리지노드로 사용될 도전막, 즉 스토리지노드도전막층(48)을 증착한다. 여기서, 스토리지노드도전막층(48)은 TiN 또는 Ru와 같은 금속전극이며, 그외에 다른 물질로 형성할 수도 있다. 바람직하게, 스토리지노드도전막층(48)은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 방법으로 증착하되, 200∼400Å 두께로 증착한다.
상술한 스토리지노드도전막층(48)으로 TiN을 CVD로 증착하는 경우에는 TiCl4를 원료소스로 사용하고, NH3를 반응가스로 하는 CVD TiN 증착 방법을 사용하되, 400∼700℃의 온도에서 증착한다.
그리고, Ru을 스토리지노드도전막층(48)으로 사용하는 경우에는 원료소스로 Ru(EtCp)2를 사용하고, 반응가스로 O2 가스를 이용하여 200∼400℃의 온도에서 ALD(Atomic Layer Deposition) 방법 또는 CVD 방법으로 증착한다.
스토리지노드도전막층(48)은 원자층증착법에 의한 백금(ALD Pt), 원자층증착 법에 의한 이리듐(ALD Ir)을 사용할 수도 있다.
상술한 바와 같이, 스토리지노드도전막층(48)을 증착한 후에는 도 5c에 도시된 것처럼, 스토리지노드분리(Storage node isolation) 공정을 진행한다.
도 5c에 도시된 바와 같이, 스토리지노드 분리 공정은 스토리지노드도전막층(48)을 건식 에치백(Dry etchback)한다. 한편, 스토리지노드도전막층(48)이 TiN인 경우의 스토리지노드 분리 공정은 감광막 배리어 또는 산화막배리어를 사용한 CMP 또는 건식에치백으로도 진행할 수 있다. 여기서, 감광막배리어 또는 산화막배리어를 사용하는 경우에는 분리공정시 오픈영역(47) 내부에서의 오염을 방지할 수 있다.
위와 같은 스토리지노드 분리 공정은 몰드층(45)의 표면이 드러날때까지 진행하여 복수의 오픈영역(47) 내부에 각각 서로 분리되는 실린더 형상의 스토리지노드(48A)를 형성한다. 즉, CMP 또는 건식에치백을 통해 오픈영역(47)을 벗어난 지역의 스토리지노드도전막층(48)을 제거하여 오픈영역(47)의 바닥 및 측벽에 걸치는 실린더 형상의 스토리지노드(48A)를 형성한다.
스토리지노드분리공정후의 결과를 살펴보면, 스토리지노드(48A)가 분리층(300)의 내부에 위치하고 있으며, 각 스토리지노드(48A)는 지그재그 형태로 배치되고 있다.
도 5d에 도시된 바와 같이, 분리층(300) 중 몰드층(45)을 일부 식각한다. 이로써, 스토리지노드(48A)의 상부 외벽(48B)이 일부 노출된다.
몰드층(45)의 선택적 식각은 몰드층(45)이 산화막 물질이므로 산화막 식각 제(Oxide etchant)를 사용하는데, 예컨대 습식식각을 이용한다. 여기서, 몰드층(45)의 습식식각은 BOE(Buffered Oxide Etchant) 또는 HF 용액을 이용하며, 몰드층(45)을 200∼400nm의 두께만큼 제거한다.
몰드층(45)을 일부 식각한 후의 결과를 살펴보면, 이웃한 스토리지노드(48A) 사이에는 식각정지막(44), 몰드층(45)의 순서로 적층된 분리층(301)이 잔류하고, 분리층(301)은 몰드층(45)의 상부가 일부 식각된 상태이므로 스토리지노드(48A)의 상부 외벽(48B)이 일부 노출된다.
다음으로, 도 5e에 도시된 바와 같이, 상부 외벽(48B)이 노출된 스토리지노드(48A)를 포함한 분리층(301) 상부에 희생막(Sacrificial layer)을 형성한다.
이때, 희생막은 후속 분리층(301), 특히 몰드층(45)의 습식딥아웃시에 산화막 습식식각 용액에 의해 식각되지 않거나 식각 속도가 매우 느린 물질로 형성하는데, 예컨대, 포토레지스트(Photoresist, 49)로 형성한다. 포토레지스트(49)는 산화막 습식식각용액인 BOE나 HF 용액과 같은 케미컬에 의해 식각이 거의 일어나지 않고, 산소(O2) 또는 오존(O3)과 같은 산화분위기의 건식 애싱(Dry ashing) 공정에 의해 쉽게 제거되는 성질을 갖는다. 그리고, 포토레지스트(49)는 스토리지노드 사이의 간격이 좁은 부분 및 넓은 부분 모두 이웃한 스토리지노드(48A) 사이를 채우는 두께로 도포한다.
도 5f에 도시된 바와 같이, 포토레지스트(49)에 대해 노광 및 현상을 진행하여 기판의 셀어레이 지역은 덮고 주변회로영역은 덮는 형태로 잔류시킨다. 이로써, 포토레지스트패턴(49A)이 셀어레이영역 상부에만 잔류한다.
이어서, 포토레지스트패턴(49A)을 식각장벽으로 하여 몰드층(45)을 일부 식각한다. 이때, 몰드층(45)이 주변회로영역에서만 식각되고 따라서 셀어레이영역의 주변에서 습식용액이 흘러들어갈 수 있는 공간이 제공된다. 그리고 식각되는 몰드층(45A)은 주변회로영역에서 모두 식각되어 셀어레이영역에만 잔류하거나, 하부의 식각정지막(44) 위에서 일부 두께가 잔류하도록 식각할 수 있다.
도 5g에 도시된 바와 같이, 산화막 습식딥아웃공정을 진행한다. 이때, 산화막 습식딥아웃 공정에 의해 산화막 물질인 셀어레이영역에 잔류하고 있는 몰드층(45A)이 모두 제거되는데, 셀어레이영역의 주변에서 용액이 흘러들어갈 공간이 제공된 상태이므로, 셀어레이영역쪽으로 용액이 흘러들어가 몰드층(45A)을 모두 제거하게 되어 공간(302)이 형성된다.
위와 같은 산화막 습식딥아웃 공정시 식각되지 않는 포토레지스트패턴(49A)은 스토리지노드(48A)가 쓰러지는 것을 방지하게 된다.
바람직하게, 산화막 습식딥아웃 공정시 산화막 식각제로는 BOE 또는 HF 용액을 사용하고, 딥아웃 시간은 몰드층(45A)을 모두 제거할 수 있는 시간으로 딥아웃한다.
상술한 제3실시예에 따르면, 산화막 습식딥아웃 공정시에 이웃하는 스토리지노드(48A)가 포토레지스트패턴(49A)에 의해 견고하게 지지되어 습식딥아웃 공정후의 건조과정에서도 스토리지노드(48A)의 쓰러짐 현상이 방지된다.
도 5h에 도시된 바와 같이, 포토레지스트 애싱을 진행한다. 이때, 포토레지 스트 애싱은 건식 애싱을 사용하며, 건식 애싱을 통해 포토레지스트패턴(49A)이 제거된다. 포토레지스트패턴(49A)는 산소 또는 오존을 이용한 건식 애싱으로 제거된다.
상기 건식 애싱시에 애싱온도가 낮고, 산소를 이용하므로 스토리지노드(48A)의 어택이 발생하지 않는다.
도시하지 않았지만, 후속 공정으로, 유전막 증착과 상부전극 증착을 진행하여 실린더 구조의 캐패시터를 완성한다. 유전막은 유전막은 Ta2O5, Al2O3, TiO2, HfO2, ZrO2, STO, BST 또는 이들의 적층으로 형성하고, 상부전극은 CVD TiN, ALD TiN, CVD Ru, ALD Ru, ALD Pt, ALD Ir 또는 이들의 적층으로 형성한다.
도 6a 내지 도 6g는 본 발명의 제4실시예에 따른 실린더구조의 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 6a에 도시된 바와 같이, 소정 공정이 완료되고 셀어레이영역과 주변회로영역이 정의된 기판(51) 상부에 층간절연막(52)을 형성한다. 이어서, 층간절연막(52)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(53)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(52) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있고, 층간절연막(52)은 예를 들어, USG막으로 형성하며, 그 두께는 1000∼3000Å으로 한다.
그리고, 스토리지노드콘택플러그(53)는 층간절연막(52)을 스토리지노드콘택 마스크를 이용하여 식각하여 스토리지노드콘택홀을 형성한 후에, 스토리지노드콘택홀을 채울때까지 폴리실리콘막을 증착하고 이후 에치백(Etch back)을 통해 형성한다. 여기서, 도시하지 않았지만, 스토리지노드콘택플러그(53) 상부에는 배리어메탈(Barrier metal)을 형성할 수 있으며, 배리어메탈로는 Ti 또는 Ti/TiN을 사용한다.
다음으로, 스토리지노드콘택플러그(53)가 매립된 층간절연막(52) 상에 식각정지막(54)을 형성한다. 여기서, 식각정지막(54)은 질화막 물질로 형성하며, 일예로 실리콘질화막(Si3N4)으로 형성한다.
이어서, 식각정지막(54) 상부에 몰드층(Mold layer, 55)을 형성한다. 이때, 몰드층(55)은 절연막으로 형성하며, 특히 PSG 또는 PE-TEOS와 같은 산화막을 원하는 유전용량에 필요한 면적을 확보할 수 있는 두께로 증착한다. 그리고, 몰드층(55)은 산화막을 2층 구조로 구성할 수 있으며, 이 경우 산화막 습식식각용액에서 식각률(Etch rate)이 큰 산화막을 하부에 증착하고, 이보다는 식각률이 작은 산화막을 상부에 적층한다. 예를 들어, 2층구조로 형성하는 경우, PSG를 먼저 증착하고, PSG 위에 PE-TEOS를 증착한다.
이어서, 몰드층(55) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 포토레지스트패턴(56)을 형성한다. 여기서, 포토레지스트패턴(56)은 지그재그(Zigzag) 어레이를 유지하는 것이 중요하며, 스토리지노드가 형성될 오픈영역(Opening)이 패터닝되어 있다.
이어서, 포토레지스트패턴(56)을 식각장벽으로 하여 몰드층(55)을 식각하므로써 복수의 오픈영역(57)을 개방시킨다. 이후, 오픈영역(57) 아래의 식각정지막(54)을 식각하여 스토리지노드콘택플러그(53) 상부를 개방시킨다.
상술한 오픈영역(57)은 스토리지노드가 형성될 홀(Hole) 형태로서, 스토리지노드홀(Storage node Hole)이라고도 한다. 그리고, 지그재그어레이를 갖는 포토레지스트패턴(56)이 전사되어 오픈영역(57)은 지그재그 형태로 배치된다.
지그재그 형태로 배치된 복수의 오픈영역(57)의 평면 형태는 도 3a를 참조하기로 한다.
이하, 오픈영역(57)을 제공하는 식각정지막(54)과 몰드층(55)의 순서로 적층된 구조를 '분리층(400)'이라 한다.
도 6b에 도시된 바와 같이, 포토레지스트패턴(56)을 제거한다.
이어서, 오픈영역(57)이 형성된 분리층(400) 상에 스토리지노드로 사용될 도전막, 즉 스토리지노드도전막층(58)을 증착한다. 여기서, 스토리지노드도전막층(58)은 TiN 또는 Ru와 같은 금속전극이며, 그외에 다른 물질로 형성할 수도 있다. 바람직하게, 스토리지노드도전막층(58)은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 방법으로 증착하되, 200∼400Å 두께로 증착한다.
상술한 스토리지노드도전막층(58)으로 TiN을 CVD로 증착하는 경우에는 TiCl4를 원료소스로 사용하고, NH3를 반응가스로 하는 CVD TiN 증착 방법을 사용하되, 400∼700℃의 온도에서 증착한다.
그리고, Ru을 스토리지노드도전막층(58)으로 사용하는 경우에는 원료소스로 Ru(EtCp)2를 사용하고, 반응가스로 O2 가스를 이용하여 200∼400℃의 온도에서 ALD(Atomic Layer Deposition) 방법 또는 CVD 방법으로 증착한다.
스토리지노드도전막층(58)은 원자층증착법에 의한 백금(ALD Pt), 원자층증착법에 의한 이리듐(ALD Ir)을 사용할 수도 있다.
상술한 바와 같이, 스토리지노드도전막층(58)을 증착한 후에는 도 6c에 도시된 것처럼, 스토리지노드분리(Storage node isolation) 공정을 진행한다.
도 6c에 도시된 바와 같이, 스토리지노드 분리 공정은 스토리지노드도전막층(58)을 건식 에치백(Dry etchback)한다. 한편, 스토리지노드도전막층(58)이 TiN인 경우의 스토리지노드 분리 공정은 감광막 배리어 또는 산화막배리어를 사용한 CMP 또는 건식에치백으로도 진행할 수 있다. 여기서, 감광막배리어 또는 산화막배리어를 사용하는 경우에는 분리공정시 오픈영역(57) 내부에서의 오염을 방지할 수 있다.
위와 같은 스토리지노드 분리 공정은 몰드층(55)의 표면이 드러날때까지 진행하여 복수의 오픈영역(57) 내부에 각각 서로 분리되는 실린더 형상의 스토리지노드(58A)를 형성한다. 즉, CMP 또는 건식에치백을 통해 오픈영역(57)을 벗어난 지역의 스토리지노드도전막층(58)을 제거하여 오픈영역(57)의 바닥 및 측벽에 걸치는 실린더 형상의 스토리지노드(58A)를 형성한다. 스토리지노드(58A)가 분리층(400)의 내부에 위치하고 있으며, 각 스토리지노드(58A)는 지그재그 형태로 배치된다.
도 6d에 도시된 바와 같이, 분리층(400) 상에 희생막(Sacrificial layer)을 형성한다. 이때, 희생막은 후속 분리층(400), 특히 몰드층(55)의 습식딥아웃시에 산화막 습식식각 용액에 의해 식각되지 않거나 식각 속도가 매우 느린 물질로 형성하는데, 예컨대, 비정질카본층(Amorphous carbon, 59)으로 형성한다.
비정질카본층(59)은 플라즈마를 이용한 증착법인 PE-CVD 또는 PE-ALD 방식으로 형성하며, 산화막 습식식각용액인 BOE나 HF 용액과 같은 케미컬에 의해 식각이 거의 일어나지 않고, 산소(O2) 또는 오존(O3)과 같은 산화분위기에서 건식 애싱(Dry ashing) 공정에 의해 포토레지스트와 같이 쉽게 제거되는 성질을 갖는다. 그리고, 희생막으로 사용되는 비정질카본층(59)의 증착온도는 200∼500℃이다.
상술한 비정질카본층(59) 증착시 두께는 이웃한 스토리지노드(58A) 사이를 채우는 두께로 한다. 이는, 제1실시예와 다른 것으로, 제4실시예는 비정질카본층(59)의 건식에치백이 생략되기 때문에 두께 조절을 고려할 필요가 없이 단순히 전체 구조물 상부를 덮기만 하면 된다.
도 6e에 도시된 바와 같이, 비정질카본층(59) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 제2포토레지스트패턴(60)을 형성한다. 이때, 제2포토레지스트패턴(60)은 기판(51)의 셀어레이영역은 덮고 주변회로영역은 오픈시키는 형태이다.
이어서, 제2포토레지스트패턴(60)을 식각장벽으로 하여 비정질카본층(59)을 식각한다. 이때, 비정질카본층(59A)은 주변회로영역에서만 식각되어 셀어레이영역에만 잔류한다.
계속해서, 비정질카본층(59A) 식각후 몰드층(55)을 식각한다. 이때, 몰드층(55)또한 주변회로영역에서만 식각하는데, 따라서 셀어레이영역의 주변에서 습식용액이 흘러들어갈 수 있는 공간을 제공한다. 그리고 식각되는 몰드층(55A)은 주변회로영역에서 모두 식각되어 셀어레이영역에만 잔류하거나, 하부의 식각정지막(54) 위에서 일부 두께가 잔류하도록 식각할 수 있다.
도 6f에 도시된 바와 같이, 산화막 습식딥아웃공정을 진행한다. 이때, 산화막 습식딥아웃 공정에 의해 산화막 물질인 몰드층(55A)이 모두 제거되는데, 셀어레이영역의 주변에서 용액이 측면으로 흘러들어갈 공간이 제공된 상태이므로, 셀어레이영역쪽으로 용액이 흘러들어가 몰드층(55A)을 모두 제거하게 되어 공간(402)이 형성된다.
위와 같은 산화막 습식딥아웃 공정시 식각되지 않는 성질을 갖는 비정질카본층(59A) 및 제2포토레지스트패턴(60)은 스토리지노드(58A)가 쓰러지는 것을 방지하게 된다.
바람직하게, 산화막 습식딥아웃 공정시 산화막 식각제로는 BOE 또는 HF 용액을 사용하고, 딥아웃 시간은 몰드층(55A)을 모두 제거할 수 있는 충분한 시간으로 딥아웃한다.
상술한 바에 따르면, 산화막 습식딥아웃 공정시에 이웃하는 스토리지노드(58A)가 비정질카본층(59A)에 의해 견고하게 지지되어 습식딥아웃 공정후의 건조 과정에서도 스토리지노드(58A)의 쓰러짐 현상이 방지된다.
도 6g에 도시된 바와 같이, 포토레지스트 애싱을 진행한다. 이때, 포토레지스트 애싱은 건식 애싱을 사용하며, 건식 애싱을 통해 제2포토레지스트패턴(60) 및 비정질카본층(59A)이 동시에 제거된다. 비정질카본층(59A)은 산소 또는 오존을 이용한 건식 애싱으로 제거되므로, 제2포토레지스트패턴(60) 애싱시에 동시에 제거할 수 있다.
상기 건식 애싱시에 애싱온도가 낮고, 산소를 이용하므로 스토리지노드(58A)의 어택이 발생하지 않는다.
도시하지 않았지만, 후속 공정으로, 유전막 증착과 상부전극 증착을 진행하여 실린더 구조의 캐패시터를 완성한다. 유전막은 유전막은 Ta2O5, Al2O3, TiO2, HfO2, ZrO2, STO, BST 또는 이들의 적층으로 형성하고, 상부전극은 CVD TiN, ALD TiN, CVD Ru, ALD Ru, ALD Pt, ALD Ir 또는 이들의 적층으로 형성한다.
도 7a 내지 도 7g는 본 발명의 제5실시예에 따른 실린더구조의 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 7a에 도시된 바와 같이, 소정 공정이 완료되고 셀어레이영역과 주변회로영역이 정의된 기판(61) 상부에 층간절연막(62)을 형성한다. 이어서, 층간절연막(62)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(63)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(62) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정 이 진행되어 있고, 층간절연막(62)은 예를 들어, USG막으로 형성하며, 그 두께는 1000∼3000Å으로 한다.
그리고, 스토리지노드콘택플러그(63)는 층간절연막(62)을 스토리지노드콘택마스크를 이용하여 식각하여 스토리지노드콘택홀을 형성한 후에, 스토리지노드콘택홀을 채울때까지 폴리실리콘막을 증착하고 이후 에치백(Etch back)을 통해 형성한다. 여기서, 도시하지 않았지만, 스토리지노드콘택플러그(63) 상부에는 배리어메탈(Barrier metal)을 형성할 수 있으며, 배리어메탈로는 Ti 또는 Ti/TiN을 사용한다.
다음으로, 스토리지노드콘택플러그(63)가 매립된 층간절연막(62) 상에 식각정지막(64)을 형성한다. 여기서, 식각정지막(64)은 질화막 물질로 형성하며, 일예로 실리콘질화막(Si3N4)으로 형성한다.
이어서, 식각정지막(64) 상부에 몰드층(Mold layer, 65)을 형성한다. 이때, 몰드층(65)은 절연막으로 형성하며, 특히 PSG 또는 PE-TEOS와 같은 산화막을 원하는 유전용량에 필요한 면적을 확보할 수 있는 두께로 증착한다. 그리고, 몰드층(65)은 산화막을 2층 구조로 구성할 수 있으며, 이 경우 산화막 습식식각용액에서 식각률(Etch rate)이 큰 산화막을 하부에 증착하고, 이보다는 식각률이 작은 산화막을 상부에 적층한다. 예를 들어, 2층구조로 형성하는 경우, PSG를 먼저 증착하고, PSG 위에 PE-TEOS를 증착한다.
이어서, 몰드층(65) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝 하여 포토레지스트패턴(66)을 형성한다. 여기서, 포토레지스트패턴(66)은 지그재그(Zigzag) 어레이를 유지하는 것이 중요하며, 스토리지노드가 형성될 오픈영역(Opening)이 패터닝되어 있다.
이어서, 포토레지스트패턴(66)을 식각장벽으로 하여 몰드층(65)을 식각하므로써 복수의 오픈영역(67)을 개방시킨다. 이후, 오픈영역(67) 아래의 식각정지막(64)을 식각하여 스토리지노드콘택플러그(63) 상부를 개방시킨다.
상술한 오픈영역(67)은 스토리지노드가 형성될 홀(Hole) 형태로서, 스토리지노드홀(Storage node Hole)이라고도 한다. 그리고, 지그재그어레이를 갖는 포토레지스트패턴(66)이 전사되어 오픈영역(67)은 지그재그 형태로 배치된다.
지그재그 형태로 배치된 복수의 오픈영역(67)의 평면 형태는 도 3a를 참조하기로 한다.
이하, 오픈영역(67)을 제공하는 식각정지막(64)과 몰드층(65)의 순서로 적층된 구조를 '분리층(500)'이라 한다.
도 7b에 도시된 바와 같이, 포토레지스트패턴(66)을 제거한다.
이어서, 오픈영역(67)이 형성된 분리층(500) 상에 스토리지노드로 사용될 도전막, 즉 스토리지노드도전막층(68)을 증착한다. 여기서, 스토리지노드도전막층(68)은 TiN 또는 Ru와 같은 금속전극이며, 그외에 다른 물질로 형성할 수도 있다. 바람직하게, 스토리지노드도전막층(68)은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 방법으로 증착하되, 200∼400Å 두께로 증착한다.
상술한 스토리지노드도전막층(68)으로 TiN을 CVD로 증착하는 경우에는 TiCl4를 원료소스로 사용하고, NH3를 반응가스로 하는 CVD TiN 증착 방법을 사용하되, 400∼700℃의 온도에서 증착한다.
그리고, Ru을 스토리지노드도전막층(68)으로 사용하는 경우에는 원료소스로 Ru(EtCp)2를 사용하고, 반응가스로 O2 가스를 이용하여 200∼400℃의 온도에서 ALD(Atomic Layer Deposition) 방법 또는 CVD 방법으로 증착한다.
스토리지노드도전막층(68)은 원자층증착법에 의한 백금(ALD Pt), 원자층증착법에 의한 이리듐(ALD Ir)을 사용할 수도 있다.
상술한 바와 같이, 스토리지노드도전막층(68)을 증착한 후에는 도 7c에 도시된 것처럼, 스토리지노드분리(Storage node isolation) 공정을 진행한다.
도 7c에 도시된 바와 같이, 스토리지노드 분리 공정은 스토리지노드도전막층(68)을 건식 에치백(Dry etchback)한다. 한편, 스토리지노드도전막층(68)이 TiN인 경우의 스토리지노드 분리 공정은 감광막 배리어 또는 산화막배리어를 사용한 CMP 또는 건식에치백으로도 진행할 수 있다. 여기서, 감광막배리어 또는 산화막배리어를 사용하는 경우에는 분리공정시 오픈영역(67) 내부에서의 오염을 방지할 수 있다.
위와 같은 스토리지노드 분리 공정은 몰드층(65)의 표면이 드러날때까지 진행하여 복수의 오픈영역(67) 내부에 각각 서로 분리되는 실린더 형상의 스토리지노드(68A)를 형성한다. 즉, CMP 또는 건식에치백을 통해 오픈영역(67)을 벗어난 지역 의 스토리지노드도전막층(68)을 제거하여 오픈영역(67)의 바닥 및 측벽에 걸치는 실린더 형상의 스토리지노드(68A)를 형성한다. 스토리지노드(68A)가 분리층(500)의 내부에 위치하고 있으며, 각 스토리지노드(68A)는 지그재그 형태로 배치된다.
도 7d에 도시된 바와 같이, 분리층(500) 상에 희생막(Sacrificial layer)을 형성한다. 이때, 희생막은 후속 분리층(500), 특히 몰드층(65)의 습식딥아웃시에 산화막 습식식각 용액에 의해 식각되지 않거나 식각 속도가 매우 느린 물질로 형성하는데, 예컨대, 포토레지스트(69)로 형성한다.
포토레지스트(69)는 산화막 습식식각용액인 BOE나 HF 용액과 같은 케미컬에 의해 식각이 거의 일어나지 않고, 산소(O2) 또는 오존(O3)과 같은 산화분위기에서 건식 애싱(Dry ashing) 공정에 의해 쉽게 제거되는 성질을 갖는다.
상술한 포토레지스트(69) 도포시 두께는 이웃한 스토리지노드(68A) 사이를 채우는 두께로 한다. 이는, 제1실시예와 다른 것으로, 제5실시예는 포토레지스트(69)의 건식에치백이 생략되기 때문에 두께 조절을 고려할 필요가 없이 단순히 전체 구조물 상부를 덮기만 하면 된다.
도 7e에 도시된 바와 같이, 포토레지스트(69)에 대해 노광 및 현상으로 패터닝하여 포토레지스트패턴(69A)을 형성한다. 이때, 포토레지스트패턴(69A)은 기판(51)의 셀어레이영역은 덮고 주변회로영역은 오픈시키는 형태이다.
이어서, 포토레지스트패턴(69A)을 식각장벽으로 하여 몰드층(65)을 식각한다. 이때, 몰드층(65)은 주변회로영역에서 식각하는데, 따라서 셀어레이영역의 주 변에서 습식용액이 흘러들어갈 수 있는 공간을 제공한다. 그리고 몰드층(65A)은 주변회로영역에서 모두 식각되어 셀어레이영역에만 잔류하거나, 하부의 식각정지막(64) 위에서 일부 두께가 잔류하도록 식각할 수 있다.
도 7f에 도시된 바와 같이, 산화막 습식딥아웃공정을 진행한다. 이때, 산화막 습식딥아웃 공정에 의해 산화막 물질인 몰드층(65A)이 모두 제거되는데, 셀어레이영역의 주변에서 용액이 측면으로 흘러들어갈 공간이 제공된 상태이므로, 셀어레이영역쪽으로 용액이 흘러들어가 몰드층(65A)을 모두 제거하게 되어 공간(602)이 형성된다.
위와 같은 산화막 습식딥아웃 공정시 식각되지 않는 성질을 갖는 포토레지스트패턴(69A)은 스토리지노드(68A)가 쓰러지는 것을 방지하게 된다.
바람직하게, 산화막 습식딥아웃 공정시 산화막 식각제로는 BOE 또는 HF 용액을 사용하고, 딥아웃 시간은 몰드층(65)을 모두 제거할 수 있는 충분한 시간으로 딥아웃한다.
상술한 바에 따르면, 산화막 습식딥아웃 공정시에 이웃하는 스토리지노드(68A)가 포토레지스트패턴(69A)에 의해 견고하게 지지되어 습식딥아웃 공정후의 건조과정에서도 스토리지노드(68A)의 쓰러짐 현상이 방지된다.
도 7g에 도시된 바와 같이, 포토레지스트 애싱을 진행한다. 이때, 포토레지스트 애싱은 건식 애싱을 사용하며, 건식 애싱을 통해 포토레지스트패턴(69A)이 제거된다. 포토레지스트패턴(69A)은 산소 또는 오존을 이용한 건식 애싱으로 제거할 수 있다.
상기 건식 애싱시에 애싱온도가 낮고, 산소를 이용하므로 스토리지노드(68A)의 어택이 발생하지 않는다.
도시하지 않았지만, 후속 공정으로, 유전막 증착과 상부전극 증착을 진행하여 실린더 구조의 캐패시터를 완성한다. 유전막은 유전막은 Ta2O5, Al2O3, TiO2, HfO2, ZrO2, STO, BST 또는 이들의 적층으로 형성하고, 상부전극은 CVD TiN, ALD TiN, CVD Ru, ALD Ru, ALD Pt, ALD Ir 또는 이들의 적층으로 형성한다.
상술한 제2실시예 내지 제5실시예에 따르면, 희생막을 건식에치백하여 스토리지노드간 넓은 지역에 형성된 희생막을 제거하지 않아도 되며, 희생막의 증착방식 즉 PECVD 또는 PEALD와 같이 증착방식에 따른 희생막의 단차피복성(Step coverage) 특성과 무관하게 스토리지노드의 쓰러짐을 방지할 수 있는 이점이 있다. 즉, 희생막을 건식에치백하여 스토리지노드의 상부 외벽에 측벽(Side wall) 형식으로 남기는 제1실시예와 같은 방식은 희생막의 단차피복성에 따라 공정이 변동가능성이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드의 상부 외벽에 측벽을 형성하므로써 실린더 구조의 스토리지노드 형성을 위해 필수적으로 수반되는 습식딥아웃 공정 및 건조과정에서 발생하는 스토리지노드의 쓰러짐을 방지할 수 있는 효과가 있다.
또한, 비정질카본층은 실린더 형상의 스토리지노드 형성 공정이 완료된 후 건식애싱을 통해 쉽게 제거할 수 있으므로 공정 수율의 저하없이 캐패시터 제조 공정을 완료할 수 있는 효과가 있다.

Claims (38)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판 상부에 지그재그형태로 배치된 복수의 오픈영역을 갖는 분리층을 형성하는 단계;
    상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계;
    상기 분리층의 상부를 일부 식각하여 상기 스토리지노드의 상부 외벽을 노출시키는 단계;
    상기 상부 외벽이 노출된 스토리지노드 상부에 희생막을 형성하는 단계;
    상기 희생막을 선택적으로 식각하여 상기 스토리지노드 각각의 상부 외벽을 에워싸는 스페이서 형태의 링이 서로 연결된 체인 형태의 링 구조로 희생막을 잔류시키는 단계;
    상기 분리층을 제거하는 단계; 및
    상기 희생막을 제거하는 단계
    를 포함하는 캐패시터의 제조 방법.
  5. 제4항에 있어서,
    상기 희생막을 형성하는 단계는,
    이웃하는 상기 스토리지노드 사이의 간격이 좁은 부분에서는 이웃한 스토리지노드 사이를 채우고, 이웃하는 상기 스토리지노드 사이의 간격이 넓은 부분에서는 이웃한 스토리지노드 사이를 채우지 않는 두께로 형성하는 캐패시터의 제조 방법.
  6. 제5항에 있어서,
    상기 희생막은,
    플라즈마를 이용한 증착법으로 형성하는 캐패시터의 제조 방법.
  7. 제6항에 있어서,
    상기 희생막은, PECVD 또는 PEALD 방법으로 형성하는 캐패시터의 제조 방법.
  8. 제4항에 있어서,
    상기 희생막의 선택적 식각은, 건식에치백으로 진행하는 캐패시터의 제조 방법.
  9. 제4항 내지 제8항 중 어느 한 항에 있어서,
    상기 희생막과 상기 분리층은 서로 다른 습식식각률을 갖는 물질로 형성하는 캐패시터의 제조 방법.
  10. 제9항에 있어서,
    상기 분리층은 산화막으로 형성하고, 상기 희생막은 비정질카본층으로 형성하는 캐패시터의 제조 방법.
  11. 제10항에 있어서,
    상기 분리층의 일부 식각 및 제거는,
    습식식각으로 진행하는 캐패시터의 제조 방법.
  12. 제11항에 있어서,
    상기 습식식각은, BOE 또는 HF 용액을 사용하는 캐패시터의 제조 방법.
  13. 제11항에 있어서,
    상기 분리층의 일부 식각은 200∼400nm 두께를 제거하는 캐패시터의 제조 방법.
  14. 제10항에 있어서,
    상기 희생막을 제거하는 단계는,
    건식애싱으로 진행하는 캐패시터의 제조 방법.
  15. 제14항에 있어서,
    상기 건식애싱은, 산소 또는 오존을 사용하는 캐패시터의 제조 방법.
  16. 제4항에 있어서,
    상기 스토리지노드는, TiN, Ru, Pt 또는 Ir 중에서 선택된 어느 하나인 캐패시터의 제조 방법.
  17. 셀어레이영역과 주변회로영역이 정의된 기판의 상기 셀어레이영역에 복수의 오픈영역을 갖는 분리층을 형성하는 단계;
    상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계;
    상기 분리층의 상부를 일부 식각하여 상기 스토리지노드의 상부 외벽을 노출시키는 단계;
    상기 셀어레이영역의 상부를 덮는 희생막패턴을 형성하는 단계;
    상기 주변회로영역의 분리층을 일부 식각하여 상기 셀어레이영역의 측면을 오픈시키는 단계;
    상기 측면이 오픈된 셀어레이영역의 분리층을 제거하는 단계; 및
    상기 희생막패턴을 제거하는 단계
    를 포함하는 캐패시터의 제조 방법.
  18. 제17항에 있어서,
    상기 희생막패턴과 상기 분리층은 서로 다른 습식식각률을 갖는 물질로 형성하는 캐패시터의 제조 방법.
  19. 제18항에 있어서,
    상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 비정질카본층으로 형성하는 캐패시터의 제조 방법.
  20. 제18항에 있어서,
    상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 포토레지스트로 형성하는 캐패시터의 제조 방법.
  21. 제17항 내지 제20항 중 어느 한 항에 있어서,
    상기 셀어레이영역의 측면을 오픈시키는 상기 분리층의 일부 식각은,
    건식식각으로 진행하는 캐패시터의 제조 방법.
  22. 제21항에 있어서,
    상기 오픈된 셀어레영역의 분리층을 제거하는 단계는,
    습식딥아웃 및 건조과정의 순서로 진행하는 캐패시터의 제조 방법.
  23. 제22항에 있어서,
    상기 습식딥아웃은, BOE 또는 HF 용액을 이용하는 캐패시터의 제조 방법.
  24. 제21항에 있어서,
    상기 희생막패턴을 제거하는 단계는,
    건식애싱으로 진행하는 캐패시터의 제조 방법.
  25. 제24항에 있어서,
    상기 건식애싱은, 산소 또는 오존 분위기에서 진행하는 캐패시터의 제조 방법.
  26. 제17항에 있어서,
    상기 복수의 오픈영역은, 지그재그 형태로 배치되는 캐패시터의 제조 방법.
  27. 제17항에 있어서,
    상기 스토리지노드의 상부 외벽을 노출시키는 분리층의 일부 식각은,
    200∼400nm 두께를 제거하는 캐패시터의 제조 방법.
  28. 셀어레이영역과 주변회로영역이 정의된 기판의 상기 셀어레이영역에 복수의 오픈영역을 갖는 분리층을 형성하는 단계;
    상기 복수의 오픈영역 내부에 각각 스토리지노드를 형성하는 단계;
    상기 셀어레이영역의 상부를 덮는 희생막패턴을 형성하는 단계;
    상기 주변회로영역의 분리층을 일부 식각하여 상기 셀어레이영역의 측면을 오픈시키는 단계;
    상기 측면이 오픈된 셀어레이영역의 분리층을 제거하는 단계; 및
    상기 희생막패턴을 제거하는 단계
    를 포함하는 캐패시터의 제조 방법.
  29. 제28항에 있어서,
    상기 희생막패턴과 상기 분리층은 서로 다른 습식식각률을 갖는 물질로 형성하는 캐패시터의 제조 방법.
  30. 제28항에 있어서,
    상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 비정질카본층으로 형성하는 캐패시터의 제조 방법.
  31. 제28항에 있어서,
    상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 포토레지스트로 형성하는 캐패시터의 제조 방법.
  32. 제28항에 있어서,
    상기 분리층은 산화막으로 형성하고, 상기 희생막패턴은 비정질카본층과 포토레지스트의 적층으로 형성하는 캐패시터의 제조 방법.
  33. 제28항 내지 제32항 중 어느 한 항에 있어서,
    상기 셀어레이영역의 측면을 오픈시키는 상기 분리층의 일부 식각은,
    건식식각으로 진행하는 캐패시터의 제조 방법.
  34. 제33항에 있어서,
    상기 오픈된 셀어레영역의 분리층을 제거하는 단계는,
    습식딥아웃 및 건조과정의 순서로 진행하는 캐패시터의 제조 방법.
  35. 제34항에 있어서,
    상기 습식딥아웃은, BOE 또는 HF 용액을 이용하는 캐패시터의 제조 방법.
  36. 제33항에 있어서,
    상기 희생막패턴을 제거하는 단계는,
    건식애싱으로 진행하는 캐패시터의 제조 방법.
  37. 제36항에 있어서,
    상기 건식애싱은, 산소 또는 오존 분위기에서 진행하는 캐패시터의 제조 방법.
  38. 제28항에 있어서,
    상기 복수의 오픈영역은, 지그재그 형태로 배치되는 캐패시터의 제조 방법.
KR1020060097312A 2006-10-02 2006-10-02 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 KR100799152B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060097312A KR100799152B1 (ko) 2006-10-02 2006-10-02 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법
US11/772,034 US7910452B2 (en) 2006-10-02 2007-06-29 Method for fabricating a cylinder-type capacitor utilizing a connected ring structure
US13/069,290 US8048757B2 (en) 2006-10-02 2011-03-22 Method for fabricating capacitor utilizes a sacrificial pattern enclosing the upper outer walls of the storage nodes
US13/069,294 US8048758B2 (en) 2006-10-02 2011-03-22 Method for fabricating a capacitor utilizes the sacrificial pattern covering the cell region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097312A KR100799152B1 (ko) 2006-10-02 2006-10-02 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR100799152B1 true KR100799152B1 (ko) 2008-01-29

Family

ID=39219659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097312A KR100799152B1 (ko) 2006-10-02 2006-10-02 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법

Country Status (2)

Country Link
US (3) US7910452B2 (ko)
KR (1) KR100799152B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865709B1 (ko) 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881728B1 (ko) * 2007-05-04 2009-02-06 주식회사 하이닉스반도체 루테늄전극을 구비한 반도체소자 및 그 제조 방법
KR100925031B1 (ko) * 2007-06-11 2009-11-03 주식회사 하이닉스반도체 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법
KR100960471B1 (ko) * 2008-01-31 2010-05-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP4685147B2 (ja) * 2008-10-14 2011-05-18 エルピーダメモリ株式会社 半導体装置の製造方法
TWI375241B (en) * 2008-10-29 2012-10-21 Nanya Technology Corp Storage node of stack capacitor and fabrication method thereof
US8890287B2 (en) * 2009-05-29 2014-11-18 Power Gold LLC Integrated nano-farad capacitors and method of formation
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
JP2013008732A (ja) * 2011-06-22 2013-01-10 Elpida Memory Inc 半導体装置の製造方法
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
KR101895460B1 (ko) 2012-03-23 2018-09-05 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9209178B2 (en) * 2013-11-25 2015-12-08 International Business Machines Corporation finFET isolation by selective cyclic etch
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
TWI802896B (zh) * 2021-06-02 2023-05-21 南亞科技股份有限公司 形成電容器的方法
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050045608A (ko) * 2003-11-12 2005-05-17 삼성전자주식회사 반도체 장치 제조방법.
KR20060068199A (ko) * 2004-12-16 2006-06-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546395B1 (ko) 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100632938B1 (ko) * 2004-12-22 2006-10-12 삼성전자주식회사 커패시터를 구비하는 디램 소자 및 그 형성 방법
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP2007266474A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
JP2008016688A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050045608A (ko) * 2003-11-12 2005-05-17 삼성전자주식회사 반도체 장치 제조방법.
KR20060068199A (ko) * 2004-12-16 2006-06-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865709B1 (ko) 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
US8017491B2 (en) 2007-06-27 2011-09-13 Hynix Semiconductor Inc. Method for fabricating capacitor

Also Published As

Publication number Publication date
US8048757B2 (en) 2011-11-01
US7910452B2 (en) 2011-03-22
US8048758B2 (en) 2011-11-01
US20110171807A1 (en) 2011-07-14
US20080081431A1 (en) 2008-04-03
US20110171808A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR100799152B1 (ko) 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법
KR100716641B1 (ko) 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
US8134195B2 (en) Semiconductor device and method of fabricating the same
KR100865709B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
JP2008016688A (ja) 半導体装置の製造方法
US11271073B2 (en) Semiconductor device and method for fabricating the same
KR100382732B1 (ko) 반도체 소자의 실린더형 커패시터 제조 방법
US11152368B2 (en) Semiconductor device including storage node electrode having filler and method for manufacturing the same
US7132326B2 (en) Method of fabricating semiconductor device by exposing upper sidewalls of contact plug to form charge storage electrode
US6174781B1 (en) Dual damascene process for capacitance fabrication of DRAM
KR100889321B1 (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
CN111025845B (zh) 掩膜板和电容器阵列、半导体器件及其制备方法
KR100884346B1 (ko) 반도체소자의 캐패시터 형성방법
US7157764B2 (en) Semiconductor device having isolation pattern in interlayer insulating layer between capacitor contact plugs and methods of fabricating the same
CN113130495B (zh) 半导体器件及其形成方法
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100587032B1 (ko) 반도체 메모리 소자의 제조방법
KR20120052504A (ko) 이중 실린더형 스토리지노드를 구비하는 캐패시터 및 그 제조 방법
KR101109888B1 (ko) 반도체장치 및 그 제조방법
KR20090000520A (ko) 높은 종횡비의 원통형 전하저장전극을 구비한 캐패시터의제조 방법
JP2000101046A (ja) 半導体装置内で担体上に配置されたキャパシタ、およびこのキャパシタの製造方法
KR20060068993A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20060001148A (ko) 적층형 스토리지노드와 실린더형 스토리지노드를 구비한캐패시터의 제조 방법
KR20070018275A (ko) 커패시터의 제조 방법
KR20090038119A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee