KR100925031B1 - 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법에 관한 것으로, 본 발명의 반도체 소자의 제조 방법은, 캐패시터가 형성될 제1 영역 및 그외의 제2 영역을 갖는 기판상에 식각 정지막 및 스토리지 노드 절연막을 순차적으로 형성하는 단계; 상기 제1 영역의 상기 스토리지 노드 절연막 및 상기 식각 정지막을 선택적으로 식각하여 상기 기판 일부를 노출시키는 스토리지 전극 영역을 형성하는 단계; 상기 스토리지 전극 영역을 포함하는 상기 제1 영역 및 상기 제2 영역의 결과물의 전면에 스토리지 전극용 도전막을 형성하는 단계; 상기 제2 영역의 상기 스토리지 전극용 도전막을 선택적으로 제거하는 단계; 습식 케미컬을 이용하여 상기 제1 영역 및 상기 제2 영역의 상기 스토리지 노드 절연막을 제거하는 단계; 및 상기 제1 영역의 상기 스토리지 전극용 도전막의 노드를 분리하는 단계를 포함하여, 상기 제1 영역에 실린더형 스토리지 전극을 형성하고, 상술한 본 발명에 의한 반도체 소자의 제조 방법은, 스토리지 전극용 도전막의 노드를 분리하기 전 스토리지 노드 절연막 제거 공정을 먼저 수행함으로써, 스토리지 전극의 리닝 현상 및 스토리지 전극간 브릿지 현상을 방지하여 소자 불량을 최소화할 수 있다.

실린더형 캐패시터, 스토리지 전극, 리닝 현상, 습식 케미컬

Description

실린더형 캐패시터를 구비한 반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH CYLINDER TYPE CAPACITOR}

도1a 내지 도1c는 종래 기술에 따른 실린더형 캐패시터 형성 방법을 설명하기 위한 단면도.

도2a 내지 도2g는 본 발명의 일실시예에 따른 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 기판 21 : 식각 정지막

22 : 스토리지 노드 절연막 23 : 하드마스크

24 : 포토레지스트 패턴 25 : 스토리지 전극 영역

26 : 스토리지 전극용 도전막 26a : 스토리지 전극

27 : 마스크 패턴

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 실린더형 캐패시터(cylinder type capacitor)를 구비한 반도체 소자의 제조 방법에 관한 것이다.

최근 DRAM 등의 반도체 소자의 집적도가 증가하면서 캐패시터가 형성되는 면적이 점차 좁아지고 있는 반면, 요구되는 최소 캐패시턴스(capacitance)의 크기는 감소하지 않는다. 따라서, 좁은 면적 상에서 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위하여 다양한 기술이 제안되고 있으며, 특히, 전극의 면적을 증가시킬 수 있는 실린더형 캐패시터 구조가 널리 이용되고 있다.

도1a 내지 도1c는 종래 기술에 따른 실린더형 캐패시터 형성 방법을 설명하기 위한 단면도이다.

도1a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(10) 상에 식각 정지막(11) 및 스토리지 노드 절연막(12)을 순차적으로 형성한다.

이어서, 기판(10)의 일부가 노출되도록 스토리지 노드 절연막(12) 및 식각 정지막(11)을 선택적으로 식각하여 스토리지 전극 영역(13)을 형성한다. 이때, 노출되는 기판(10)의 일부는 예를 들어, 스토리지 노드 콘택(storage node contact)이다.

도1b에 도시된 바와 같이, 스토리지 전극 영역(13)을 포함하는 결과물의 전면에 스토리지 전극용 도전막을 형성한 후, 스토리지 노드 절연막(12)이 드러날 때까지 에치백(etch back) 공정을 수행하여 노드가 분리된 스토리지 전극(14)을 형성한다.

도1c에 도시된 바와 같이, 습식 케미컬(wet chemical)을 이용하여 스토리지 노드 절연막(12)을 제거함으로써, 실린더형의 스토리지 전극(14)을 형성한다.

이어서, 본 도면에는 도시되지 않았으나, 스토리지 전극(14)의 표면 상에 유전체층 및 플레이트 전극을 순차적으로 형성하여 캐패시터 구조를 완성시킨다.

이러한 실린더형 캐패시터 구조에 있어서도 반도체 소자의 고집적화가 계속 진행됨에 따라 캐패시턴스 확보를 위한 스토리지 전극의 면적 증가는 여전히 도전적인 과제가 된다. 여기서, 스토리지 전극의 평면적인 면적 증가는 한계가 있기 때문에 수직적인 면적의 증가, 즉 스토리지 전극의 높이를 증가시켜 스토리지 전극의 면적을 증가시켜야 한다.

그러나, 실린더형 캐패시터의 높이를 증가시킬 경우, 습식 케미컬을 이용한 스토리지 노드 절연막의 제거시 스토리지 전극의 리닝(leaning) 현상이 발생하여 이웃하는 스토리지 전극간 브릿지(bridge) 현상이 발생하고, 그에 따라 소자 불량이 초래되는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 스토리지 전극용 도전막의 노드를 분리하기 전 스토리지 노드 절연막 제거 공정을 먼저 수행함으로써, 스토리지 전극의 리닝 현상 및 스토리지 전극간 브릿지 현상을 방지하여 소자 불량을 최소화할 수 있는 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법은, 캐패시터가 형성될 제1 영역 및 그외의 제2 영역을 갖는 기판상에 식각 정지막 및 스토리지 노드 절연막을 순차적으로 형성하는 단계; 상기 제1 영역의 상기 스토리지 노드 절연막 및 상기 식각 정지막을 선택적으로 식각하여 상기 기판 일부를 노출시키는 스토리지 전극 영역을 형성하는 단계; 상기 스토리지 전극 영역을 포함하는 상기 제1 영역 및 상기 제2 영역의 결과물의 전면에 스토리지 전극용 도전막을 형성하는 단계; 상기 제2 영역의 상기 스토리지 전극용 도전막을 선택적으로 제거하는 단계; 습식 케미컬을 이용하여 상기 제1 영역 및 상기 제2 영역의 상기 스토리지 노드 절연막을 제거하는 단계; 및 상기 제1 영역의 상기 스토리지 전극용 도전막의 노드를 분리하는 단계를 포함하여, 상기 제1 영역에 실린더형 스토리지 전극을 형성한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2a 내지 도2g는 본 발명의 일실시예에 따른 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다. 특히, 본 명세서에서는 셀(cell) 영역과 주변회로(periphery) 영역을 갖는 반도체 메모리 소자에서의 실린더형 캐패시터 제조 방법을 일례로 하여 설명을 진행하기로 한다. 이 경우, 셀 영역의 반도체 기판 상에 캐패시터가 형성되는 반면, 주변회로 영역의 반도체 기판 상에는 캐패시터가 형성되지 않는다.

도2a에 도시된 바와 같이, 셀 영역 및 주변회로 영역을 갖는 기판(20) 상에 식각 정지막(21) 및 스토리지 노드 절연막(22)을 순차적으로 형성한다. 이때, 식각 정지막(21)으로 질화막을 이용하고, 스토리지 노드 절연막(22)으로 산화막을 이용하는 것이 바람직하다. 특히, 본 명세서에서는 일례로서, 스토리지 노드 절연막(22)으로 상대적으로 습식 식각률이 높은 PSG(phospho silicate glass)막(22a) 및 상대적으로 습식 식각률이 낮은 PETEOS(plasma enhanced-tetra ethyl ortho silicate)막(22b)이 순차적으로 적층된 이중막을 이용한다. 이는 후속 스토리지 전극 영역의 하부 폭이 습식 식각으로 확장될 수 있도록 하기 위함이다.

이어서, 셀 영역의 스토리지 노드 절연막(22) 상에 후속 스토리지 전극 영역 형성을 위한 식각시 식각 베리어로 작용하는 하드마스크(23)를 형성한다. 이때, 하드마스크(23)는 비정질 탄소(amourphous carbon)막을 포함하는 것이 바람직하며, 예를 들어, 비정질 탄소막 및 SiON막이 적층된 구조로 이루어질 수 있다. 또는, 하드마스크(23)는 식각 베리어로서의 역할뿐 아니라 반사 방지막의 역할도 동시에 수행하는 다기능 하드마스크(Multi Function Hard Mask : MFHM)로 이루어질 수 있다.

이어서, 하드마스크(23) 상에 후속 스토리지 전극 영역 형성을 위한 포토레지스트 패턴(24)을 형성한다. 이때, 포토레지스트 패턴(24)은 불화아르곤 노광원을 이용하여 형성되는 것이 바람직하며, 포토레지스트 패턴(24) 하부에는 유기계열의 반사방지막(미도시됨)이 개재될 수 있다.

도2b에 도시된 바와 같이, 포토레지스트 패턴(24)을 식각 마스크로 하드마스크(23)를 식각한 후, 적어도 식각된 하드마스크(23)를 식각 베리어로 셀 영역의 스토리지 노드 절연막(22) 및 식각 정지막(21)을 순차적으로 식각하여 기판(20)의 일부(예를 들어, 스토리지 노드 콘택)를 노출시키는 스토리지 전극 영역(25)을 형성한다.

여기서, 셀 영역의 스토리지 전극 영역(25) 형성을 위한 스토리지 노드 절연막(22)의 식각은 Ar 가스 및 CxFy계 가스(여기서, x=1~10, y=1~10)의 혼합 가스를 사용하여 수행되는 것이 바람직하다.

이러한 식각 과정에서 포토레지스트 패턴(24)은 모두 손실될 수 있다.

도2c에 도시된 바와 같이, 잔류하는 하드마스크(23)를 제거한 후, 스토리지 전극 영역(25)을 포함하는 셀 영역 및 주변회로 영역의 결과물의 전면에 스토리지 전극용 도전막(26)을 형성한다. 이때, 스토리지 전극용 도전막(26)은 TiN막으로 이루어지는 것이 바람직하다.

도2d에 도시된 바와 같이, 스토리지 전극용 도전막(26) 상에 셀 영역은 덮고 주변회로 영역만 노출시키는 마스크 패턴(27)을 형성한다. 이때, 마스크 패턴(27)은 포토레지스트 또는 비정질 탄소막으로 이루어질 수 있다.

도2e에 도시된 바와 같이, 마스크 패턴(27)을 식각 베리어로 주변회로 영역의 스토리지 전극용 도전막(26)을 식각하여, 주변회로 영역의 스토리지 전극용 도전막(26)을 제거한다.

이어서, 마스크 패턴(27)을 제거한다. 그 결과, 스토리지 전극 영역(25)을 포함하는 셀 영역의 결과물 전면에만 스토리지 전극용 도전막(26)이 잔류하게 된다.

도2f에 도시된 바와 같이, 습식 케미컬을 이용하여 풀 딥아웃(full dip out) 방식으로 셀 영역 및 주변회로 영역의 스토리지 노드 절연막(22)을 제거한다. 이와 같이, 노출된 주변회로 영역의 스토리지 노드 절연막(22) 뿐 아니라 스토리지 전극용 도전막(26)에 의하여 노출되지 않은 셀 영역의 스토리지 노드 절연막(22)까지 함께 제거될 수 있는 것은, 습식 케미컬이 주변회로 영역을 통하여 셀 영역으로 침투할 수 있기 때문이다.

본 도면의 공정 결과, 셀 영역에는 노드가 분리되지 않은 스토리지 전극용 도전막(26)이 잔류하게 된다. 이와 같이 노드가 분리되지 않은 상태에서 스토리지 노드 절연막(22)의 제거를 수행하기 때문에 리닝 현상이 방지될 수 있다.

도2g에 도시된 바와 같이, 에치백 공정 등을 수행하여 스토리지 전극용 도전막(26)의 노드를 분리시켜 실린더형의 스토리지 전극(26a)을 형성한다.

이어서, 본 도면에는 도시되지 않았으나, 셀 영역의 스토리지 전극(26a)의 표면 상에 유전체층 및 플레이트 전극을 순차적으로 형성하여 실린더형 캐패시터를 제조할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

예를 들어, 본 명세서에서는 셀 영역 및 주변회로 영역을 갖는 반도체 메모리 소자를 일례로 하여 설명을 진행하고 있으나 이에 한정되는 것은 아니며, 본 발명은 캐패시터를 구비하는 다양한 집적 회로 장치에 모두 적용될 수 있다.

상술한 본 발명에 의한 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법은, 스토리지 전극용 도전막의 노드를 분리하기 전 스토리지 노드 절연막 제거 공정을 먼저 수행함으로써, 스토리지 전극의 리닝 현상 및 스토리지 전극간 브릿지 현상을 방지하여 소자 불량을 최소화할 수 있다.

Claims (15)

1. 캐패시터가 형성될 제1 영역 및 그외의 제2 영역을 갖는 기판상에 식각 정지막 및 스토리지 노드 절연막을 순차적으로 형성하는 단계;

   상기 제1 영역의 상기 스토리지 노드 절연막 및 상기 식각 정지막을 선택적으로 식각하여 상기 기판 일부를 노출시키는 스토리지 전극 영역을 형성하는 단계;

   상기 스토리지 전극 영역을 포함하는 상기 제1 영역 및 상기 제2 영역의 결과물의 전면에 스토리지 전극용 도전막을 형성하는 단계;

   상기 제2 영역의 상기 스토리지 전극용 도전막을 선택적으로 제거하는 단계;

   습식 케미컬을 이용하여 상기 제1 영역 및 상기 제2 영역의 상기 스토리지 노드 절연막을 제거하는 단계; 및

   상기 제1 영역의 상기 스토리지 전극용 도전막의 노드를 분리하는 단계

   를 포함하여, 상기 제1 영역에 실린더형 스토리지 전극을 형성하는

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
2. 제1항에 있어서,

   상기 제1 영역은 셀 영역이고, 상기 제2 영역은 주변회로 영역인

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
3. 제1항에 있어서,

   상기 식각 정지막은 질화막으로 이루어지고,

   상기 스토리지 노드 절연막은 산화막으로 이루어지는

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
4. 제3항에 있어서,

   상기 스토리지 노드 절연막은 PSG막 및 PETEOS막이 순차적으로 적층된

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
5. 제1항에 있어서,

   상기 스토리지 전극 영역 형성 단계는,

   상기 제1 영역의 상기 스토리지 노드 절연막 상에 하드마스크를 형성하는 단계;

   상기 하드마스크 상에 상기 스토리지 전극 영역을 위한 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 식각 마스크로 상기 하드마스크를 식각하는 단계; 및

   적어도 식각된 상기 하드마스크를 식각 베리어로 상기 스토리지 노드 절연막 및 상기 식각 정지막을 순차적으로 식각하는 단계를 포함하는

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
6. 제5항에 있어서,

   상기 하드마스크는 비정질 탄소막을 포함하는

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
7. 제5항에 있어서,

   상기 하드마스크는 비정질 탄소막 및 SiON막이 적층된 구조로 이루어진

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
8. 제5항에 있어서,

   상기 하드마스크는 다기능 하드마스크로 이루어진

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
9. 제1항 또는 제2항에 있어서,

   상기 스토리지 전극 영역 형성 단계는,

   Ar 가스 및 CxFy계 가스(여기서, x=1~10, y=1~10)의 혼합 가스를 사용하여 상기 스토리지 노드 절연막의 식각을 수행하는

   실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
10. 제1항에 있어서,

    상기 스토리지 전극용 도전막은 TiN막으로 이루어지는

    실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
11. 제1항에 있어서,

    상기 제2 영역의 상기 스토리지 전극용 도전막을 선택적으로 제거하는 단계는,

    상기 제1 영역을 덮고 상기 제2 영역을 노출시키는 마스크 패턴을 형성하는 단계; 및

    상기 마스크 패턴을 식각 베리어로 상기 제2 영역의 상기 스토리지 전극용 도전막을 식각하는 단계를 포함하는

    실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
12. 제11항에 있어서,

    상기 마스크 패턴은 포토레지스트 또는 비정질 탄소막으로 이루어지는

    실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
13. 제1항에 있어서,

    상기 스토리지 노드 절연막 제거 단계는,

    풀 딥아웃 방식으로 수행되는

    실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
14. 제1항에 있어서,

    상기 제1 영역의 상기 스토리지 전극용 도전막의 노드 분리 단계는,

    에치백 공정으로 수행되는

    실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.
15. 제1항에 있어서,

    상기 제1 영역의 상기 스토리지 전극용 도전막의 노드 분리 단계 후에,

    상기 제1 영역의 실린더형 스토리지 전극 표면상에 유전체층 및 플레이트 전극을 순차적으로 형성하는 단계

    를 더 포함하는 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법.

Images