KR100818089B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100818089B1
KR100818089B1 KR1020060083156A KR20060083156A KR100818089B1 KR 100818089 B1 KR100818089 B1 KR 100818089B1 KR 1020060083156 A KR1020060083156 A KR 1020060083156A KR 20060083156 A KR20060083156 A KR 20060083156A KR 100818089 B1 KR100818089 B1 KR 100818089B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
storage node
mold insulating
manufacturing
Prior art date
Application number
KR1020060083156A
Other languages
English (en)
Other versions
KR20080020136A (ko
Inventor
김규현
최용수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083156A priority Critical patent/KR100818089B1/ko
Priority to US11/755,112 priority patent/US20080057706A1/en
Publication of KR20080020136A publication Critical patent/KR20080020136A/ko
Application granted granted Critical
Publication of KR100818089B1 publication Critical patent/KR100818089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 실린더형 스토리지 노드를 형성함에 있어서 물반점(Water Mark)의 발생을 방지하여 셀간 브리지(Cell to Cell Bridge)와 웨이퍼 내의 페일(Fail)을 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 반도체 소자의 제조방법은, 하부구조물이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 홀 표면 상에 스토리지 노드를 형성하는 단계; 상기 스토리지 노드가 형성된 반도체 기판을 식각 용액이 담긴 배스에 침지하여 상기 몰드절연막을 제거하는 단계; 및 상기 몰드절연막이 제거된 반도체 기판을 오존 가스가 주입된 순수로 린스 처리하여 상기 몰드절연막의 형성시 발생된 유기물을 제거하는 단계;를 포함한다.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래 기술에 따른 실린더형 스토리지 노드 형성 기술을 포함한 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2는 종래기술의 문제점을 보여주는 사진.
도 3은 종래기술의 문제점을 설명하기 위한 사진.
도 4는 종래기술의 다른 문제점을 보여주는 사진.
도 5a 내지 도 5h는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
51 : 반도체 기판 52 : 층간절연막
53 : 스토리지 노드 콘택 플러그 54 : 식각정지용 질화막
55 : 몰드절연막 A : 유기물
56 : 하드마스크막 57 : 마스크패턴
H : 스토리지 노드용 홀 58 : 스토리지 노드
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 실린더형 스토리지 노드를 형성함에 있어서 물반점(Water Mark)의 발생을 방지하여 셀간 브리지(Cell to Cell Bridge)와 웨이퍼 내의 페일(Fail)을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 크기도 점점 작아지고 있고, 이에 따라, 디램과 같은 메모리 소자에서 데이터를 저장하는 기억 장소로서 기능하는 캐패시터의 폭(Width) 또한 작아지고 있다. 상기 캐패시터는 스토리지 노드(Storage Node)과 플레이트 노드(Plate Node) 사이에 유전체(Dielectric)막이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 저장 용량(캐패시턴스)은 전극의 표면적과 유전체막의 유전율에 비례하고, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 한계가 있기 때문에, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지 노드는 오목 형태의 스토리지 노드에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고집적 소자에 적용하기에 유리하다.
이하에서는 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 실린더형 스토리지 노드 형성 기술을 포함한 반도체 소자의 제조방법을 설명하도록 한다.
도 1a를 참조하면, 반도체 기판(11) 상에 스토리지 노드 플러그(13)들을 구비한 층간절연막(12)과 질화막 재질의 식각정지막(14)을 차례로 형성한다. 이어서, 상기 식각정지막(14) 상에 실린더형의 스토리지 노드를 위한 형성틀로서 작용할 몰드절연막(15)을 형성한다. 이때, 상기 몰드절연막(15)은 통상 플라즈마를 이용한 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition) 방식을 통해 형성한다.
다음으로, 상기 몰드절연막(15)과 식각정지막(14)을 식각하여 스토리지 노드 플러그(13)를 노출시키는 스토리지 노드용 홀(H)을 형성하고, 상기 홀(H)의 표면 및 몰드절연막(15) 상에 스토리지 노드용 물질막(16)을 일정한 두께로 증착한다.
도 1b를 참조하면, 상기 물질막 부분 중 몰드절연막(15) 상에 형성된 물질막 부분을 건식 식각 공정으로 선택적으로 제거하여, 상기 홀(H)의 표면 상에 실린더형 스토리지 노드(16a)를 형성한다.
도 1c를 참조하면, 상기 식각 후 잔류된 몰드절연막(15)을 식각 용액을 이용한 딥-아웃(Dip-out) 공정을 통해 제거한다.
이후, 도시하지는 않았으나, 상기 스토리지 노드(16a) 상에 유전막과 플레이트 노드를 차례로 형성하고, 계속해서 공지의 후속공정을 차례로 수행하여 반도체 소자를 제조한다.
그러나, 전술한 종래 기술에서는 몰드절연막(15)의 딥-아웃 공정시 상기 몰드절연막(15) 내의 유기물이 완전히 제거되지 않아 발생된 물반점(Water Mark)이 셀간 브리지(Cell to Cell Bridge)를 유발한다는 문제점이 있다. 자세하게, 상기 몰드절연막(15)의 형성시 부산물로서 유기물이 형성되는데, 상기 유기물이 몰드절연막(15)을 제거하기 위한 세정 공정을 통해 완전히 제거되지 않아 잔류하며, 상기 잔류된 유기물이 건조되어 물반점이 발생함으로써, 도 2에 도시된 바와 같이, 셀간 브리지가 유발되는 것이다.
한편, 도 3은 상기 셀간 브리지를 유발하는 이물질의 성분을 분석한 결과를 나타낸 도면으로서, 도시된 바와 같이, 상기 이물질이 물반점의 전형적인 구성 성분인 실리콘(Si), 산소(O) 및 탄소(C)로 구성되어 있는 것을 알 수 있다.
또한, 상기 셀간 브리지는, 도 4에 도시된 바와 같이, 웨이퍼 내의 페일을 야기한다는 다른 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 실린더형 스토리지 노드를 형성함에 있어서의 스토리지 노드의 형성틀로서 사용되는 몰드절연막을 제거하기 위한 딥-아웃(Dip-out) 공정시 발생되는 물반점(Water Mark)을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
따라서, 본 발명은 상기 물반점으로 인해 유발되는 셀간 브리지와 웨이퍼 내의 페일을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 하부구조물이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 홀 표면 상에 스토리지 노드를 형성하는 단계; 상기 스토리지 노드가 형성된 반도체 기판을 식각 용액이 담긴 배스에 침지하여 상기 몰드절연막을 제거하는 단계; 및 상기 몰드절연막이 제거된 반도체 기판을 오존 가스가 주입된 순수로 린스 처리하여 상기 몰드절연막의 형성시 발생된 유기물을 제거하는 단계;를 포함한다.
여기서, 상기 몰드절연막은 PE-TEOS막, O3-TEOS막, O3-USG막, PSG막과 PE-TEOS막의 적층막 및 BPSG막과 PE-TEOS막이 적층막으로 구성된 그룹으로부터 선택된 어느 하나의 막으로 형성하는 것을 특징으로 한다.
상기 스토리지 노드는 TiN막, W막, Ru막 및 폴리실리콘막으로 구성된 그룹으로부터 선택된 어느 하나의 막으로 형성하는 것을 특징으로 한다.
상기 몰드절연막의 제거는 BOE 용액, 또는, 희석된 HF 용액을 식각 용액으로 사용하여 수행하는 것을 특징으로 한다.
상기 희석된 HF 용액은 49% HF : H2O를 1:5∼1:10의 비로 혼합한 용액인 것을 특징으로 한다.
삭제
삭제
상기 오존 가스가 주입된 순수는 5∼200ppm의 오존 가스를 함유하고 있는 것을 특징으로 한다.
상기 유기물의 제거는 1∼10분 동안 수행하는 것을 특징으로 한다.
상기 유기물을 제거하는 단계 후, 상기 유기물이 제거된 기판을 건조시키는 단계;를 더 포함하는 것을 특징으로 한다.
상기 기판의 건조는 IPA 가스 건조기, 마란고니(Marangoni) 건조기 및 IPA 가스 스핀 건조기로 구성된 그룹으로부터 선택된 어느 하나의 건조기를 사용하여 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 식각 용액을 이용하여 몰드절연막을 제거한 후, 상기 몰드절연막을 오존 가스가 함유된 순수(Deionized Water : DIW)를 이용하여 린스처리한다. 또는, 상기 식각 용액 내에 오존 가스를 주입시켜 몰드절연막의 제거와 유기물의 분해를 함께 수행한다.
이렇게 하면, 상기 오존 가스에 의해 몰드절연막 내의 유기물이 분해되어 완전히 제거되므로 상기 유기물로 인해 발생되는 물반점을 방지할 수 있으며, 이를 통해, 상기 물반점으로 인해 유발되는 셀간 브리지와 웨이퍼 내의 페일을 방지할 수 있다.
자세하게, 도 5a 내지 도 5h는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 5a를 참조하면, 반도체 기판(51) 상에 공지의 공정에 따라 층간절연막(52) 및 스토리지 노드 콘택 플러그(53)을 형성한 다음, 상기 스토리지 노드 콘택 플러그(53)를 포함한 층간절연막(52) 상에 식각정지용 질화막(54)을 800Å 정도의 두께로 형성한다.
여기서, 상기 식각정지용 질화막(54)은 퍼니스(Furnace) 장비에서 N2 가스, NH3 가스 및 DCS(Dicholorosilane : SiH2Cl2) 가스를 소오스 가스로 사용하여 710℃ 정도의 온도에서 형성하며, 이후 몰드절연막을 제거하는 딥-아웃(Dip-out) 공정시 스토리지 노드 하부의 구조물, 즉 층간절연막(52)과 스토리지 노드 플러그(53) 등을 식각 어택(Attack)으로부터 보호하는 역할을 한다.
도 5b를 참조하면, 상기 식각정지용 질화막(54) 상에 실린더형의 스토리지 노드를 위한 형성틀로서 작용할 몰드절연막(55)을 형성한다. 상기 몰드절연막(15)은 PE-TEOS막, O3-TEOS막, O3-USG막, PSG막과 PE-TEOS막의 적층막 및 BPSG막과 PE-TEOS막이 적층막 중 어느 하나의 막으로 형성한다.
여기서, 상기 몰드절연막(55)은 통상 플라즈마를 이용한 PE-CVD 방식을 통해 형성되는데, 이 때문에, 아래의 식(식 1)에 나타난 바와 같이 부산물로서 유기 물(A)이 생성된다.
TEOS(Si(OC2H5)4) + O2 → SiO2 + 유기물(A) …………………………… (식 1)
도 5c를 참조하면, 상기 몰드절연막(55) 상에 하드마스크막(56) 및 스토리지 노드를 형성하기 위한 마스크패턴(57)을 차례로 형성한다. 상기 하드마스크막(46)은 통상 폴리실리콘막으로 형성하는데, 상기 하드마스크막(46)은 후속으로 진행되는 식각 공정시 마스크패턴(57)만으로는 충분한 선택비가 확보되지 않아 측면이 뭉그러지는 현상이 발생하는 등, 패턴 형성이 어렵기 때문에 이를 보완하기 위해 형성해주는 것이다.
도 5d를 참조하면, 상기 마스크패턴에 의해 노출된 하드마스크막 부분을 HBr, Cl2 및 O2 가스를 이용하여 식각한다. 계속해서, 산화막과 질화막간의 식각 선택비를 이용하면서 상기 식각된 하드마스크막을 식각마스크로 이용해서 몰드절연막(55)을 식각하여 상기 몰드절연막(55) 내에 스토리지 노드용 홀(H)를 형성한다. 이때, 상기 몰드절연막(55)의 식각은 C4F6, O2 및 CF4 가스를 이용하여 수행한다.
이어서, 상기 마스크패턴을 제거하고, C2F6와 O2 가스를 이용해 하드마스크막을 제거한 후, 상기 몰드절연막(55)의 식각으로 인해 노출된 식각정지용 질화막(54) 부분을 제거하여 상기 홀(H) 하부의 스토리지 노드 콘택 플러그(53)를 노출시킨다.
도 5e를 참조하면, 상기 홀(H)의 표면 및 몰드절연막(55) 상에 스토리지 노드용 도전막으로서 TiN막을 CVD 방식을 통해 300Å 정도의 두께로 증착한다. 그 다 음, 상기 TiN막 중 몰드절연막(55) 상에 형성된 TiN막 부분을 Cl2와 Ar 가스를 식각 가스로 이용하는 플라즈마 식각 공정으로 선택적으로 제거하여, 상기 홀(H)의 표면 상에 실린더형 스토리지 노드(58)를 형성한다. 여기서, 상기 스토리지 노드(58)는 TiN막 대신 W막, Ru막 및 폴리실리콘막으로 형성해도 무방하다.
이때, 상기 홀(H)의 저면에 형성된 TiN막 부분이 제거되지 않는데 그 이유는 상기 식각 공정시 식각 가스의 직진성을 감소시켜 매우 좁은 폭을 갖는 홀(H)의 내부로 식각 가스가 침투되지 않도록 식각 조건을 조절해 주기 때문이다. 이러한 상기 TiN막의 선택적 식각 공정을 스토리지 노드(58) 아이솔레이션(Isolation)이라 한다.
도 5f를 참조하면, 상기 식각 후 잔류된 몰드절연막을 식각 용액을 이용한 딥-아웃(Dip-out) 공정을 통해 제거한다. 상기 딥-아웃 공정은 스토리지 노드(58)가 형성된 기판(51)을 식각 용액이 담긴 배스(Bath)에 침지하여 수행하며, 식각 용액으로는 17% NH4F 용액과 1.7% HF 용액이 혼합된 BOE(Buffer Oxide Etchant) 용액이나 49% HF 용액과 H2O가 1:5∼1:10의 비로 희석된 HF 용액을 사용한다.
여기서, 상기 딥-아웃 공정시 몰드절연막은 완전히 제거되지만, 몰드절연막의 형성시 생성된 유기물(A)은 제거되지 않은 채 잔류된다.
도 5g를 참조하면, 상기 몰드절연막이 제거된 기판(51) 결과물을 순수(Deionized Water : DIW)가 담긴 배스에 침지하여 린스 공정을 수행한다. 이때, 상기 순수가 담긴 배스 저면부로 오존(O3) 가스를 주입해서 오존수를 생성하며, 상 기 오존수를 사용하여 린스 공정을 수행함으로써, 아래의 식(식 2, 식 3)들과 같이 유기물을 분해하여 완전히 제거할 수 있다.
O3 → O* + O2 ……………………………………………………………… (식 2)
2O* + 유기물(-CH2-) → CO2 + H2 ……………………………………… (식 3)
(여기서, *는 라디칼(Radical)을 나타내는데, 상기 라디칼이란 화학변화가 일어날 때 분해되지 않고 다른 분자로 이동하는 원자의 무리를 뜻한다.)
이때, 상기 오존수에 함유된 오존 가스의 농도와 린스 공정의 수행 시간에는 특별한 제약이 없으나, 바람직하게는, 상기 오존 가스의 농도는 5∼200ppm 정도이며, 상기 린스 공정은 1∼10분 동안 수행한다.
여기서, 본 발명은 오존 가스가 주입된 순수를 사용하여 기판(51) 결과물에 대해 린스 공정을 수행함으로써 몰드절연막의 형성시 부산물로서 생성된 유기물을 분해하여 완전히 제거할 수 있으며, 이를 통해, 상기 유기물이 잔류되어 유발되는 물반점(Water Mark)의 발생을 방지할 수 있다. 또한, 본 발명은 상기 오존수를 사용하는 린스 공정을 통해 TiN막의 표면 일부를 산화시킴으로써 상기 TiN막과 순수와의 접촉각을 감소시켜 TiN막을 친수성으로 만들 수 있으므로 후속으로 수행되는 웨이퍼의 건조 공정이 개선되어 물반점의 발생을 좀더 억제할 수 있다.
따라서, 본 발명은 상기 물반점의 발생을 방지함으로써 상기 물반점으로 인해 유발되는 셀간 브리지(Cell to Cell Bridge)와 웨이퍼 내의 페일(Fail)을 방지할 수 있다.
도 5h를 참조하면, 린스 공정이 수행된 기판(51) 결과물을 건조시킨다. 상기 기판의 건조는 IPA 가스 건조기, 마란고니(Marangoni) 건조기 및 IPA 가스 스핀 건조기 중 어느 하나의 건조기를 사용하여 수행한다.
이후, 도시하지는 않았으나, 상기 스토리지 노드(58) 상에 유전막과 플레이트 노드를 차례로 형성하고, 계속해서 공지의 후속공정을 차례로 수행하여 반도체 소자를 제조한다.
한편, 전술한 본 발명의 실시예에서는 순수를 이용한 린스 공정시 상기 순수 내로 주입된 오존 가스를 사용하여 유기물을 제거함으로써 물반점의 발생을 방지할 수 있지만, 본 발명의 다른 실시예에서는 몰드절연막을 제거하기 위해 사용하는 식각 용액 내로 오존 가스를 주입함으로써 상기 몰드절연막과 유기물을 동시에 제거할 수 있다.
그리고, 상기 다른 실시예의 경우에는 식각 용액 내로 오존 가스를 주입하는 대신 식각 용액에 과수(H2O2), 또는, 과초산(Peroxy-Aceticacid : CH3COOOH)을 혼합시키는 방법도 적용 가능하며, 이때, 과수, 또는, 과초산은 식각 용액 부피의 1/50∼1/100 정도의 비율로 혼합시키는 것이 바람직하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 실린더형 스토리지 노드를 형성함에 있어서 오존 가스를 사용하여 상기 몰드절연막의 형성시 발생된 유기물을 분해함으로써, 물반점(Water Mark)의 발생을 방지할 수 있다.
따라서, 본 발명은 상기 물반점으로 인해 유발되는 셀간 브리지(Cell to Cell Bridge)와 웨이퍼 내의 페일(Fail)을 방지할 수 있다.

Claims (11)

  1. 하부구조물이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계;
    상기 몰드절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계;
    상기 홀 표면 상에 스토리지 노드를 형성하는 단계;
    상기 스토리지 노드가 형성된 반도체 기판을 식각 용액이 담긴 배스에 침지하여 상기 몰드절연막을 제거하는 단계; 및
    상기 몰드절연막이 제거된 반도체 기판을 오존 가스가 주입된 순수로 린스 처리하여 상기 몰드절연막의 형성시 발생된 유기물을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 몰드절연막은 PE-TEOS막, O3-TEOS막, O3-USG막, PSG막과 PE-TEOS막의 적층막 및 BPSG막과 PE-TEOS막이 적층막으로 구성된 그룹으로부터 선택된 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 스토리지 노드는 TiN막, W막, Ru막 및 폴리실리콘막으로 구성된 그룹으로부터 선택된 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 몰드절연막의 제거는 BOE 용액, 또는, 희석된 HF 용액을 식각 용액으로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 희석된 HF 용액은 49% HF : H2O를 1:5∼1:10의 비로 혼합한 용액인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 오존 가스가 주입된 순수는 5∼200ppm의 오존 가스를 함유하고 있는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 유기물의 제거는 1∼10분 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 유기물을 제거하는 단계 후,
    상기 유기물이 제거된 기판을 건조시키는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 기판의 건조는 IPA 가스 건조기, 마란고니(Marangoni) 건조기 및 IPA 가스 스핀 건조기로 구성된 그룹으로부터 선택된 어느 하나의 건조기를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060083156A 2006-08-30 2006-08-30 반도체 소자의 제조방법 KR100818089B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060083156A KR100818089B1 (ko) 2006-08-30 2006-08-30 반도체 소자의 제조방법
US11/755,112 US20080057706A1 (en) 2006-08-30 2007-05-30 Method for forming cyclinder type storage node for preventing creation of watermarks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083156A KR100818089B1 (ko) 2006-08-30 2006-08-30 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080020136A KR20080020136A (ko) 2008-03-05
KR100818089B1 true KR100818089B1 (ko) 2008-03-31

Family

ID=39152222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083156A KR100818089B1 (ko) 2006-08-30 2006-08-30 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US20080057706A1 (ko)
KR (1) KR100818089B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925031B1 (ko) * 2007-06-11 2009-11-03 주식회사 하이닉스반도체 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법
TWI716304B (zh) * 2020-03-30 2021-01-11 環球晶圓股份有限公司 碳化矽晶片的表面加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002645A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 콘택홀 세정 방법
KR20040005314A (ko) * 2002-07-09 2004-01-16 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
KR20040017159A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 반도체 소자의 스토리지 노드 제조방법
KR20050121138A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165912A (en) * 1998-09-17 2000-12-26 Cfmt, Inc. Electroless metal deposition of electronic components in an enclosable vessel
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
US6306775B1 (en) * 2000-06-21 2001-10-23 Micron Technology, Inc. Methods of selectively etching polysilicon relative to at least one of deposited oxide, thermally grown oxide and nitride, and methods of selectively etching polysilicon relative to BPSG
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7390724B2 (en) * 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002645A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 콘택홀 세정 방법
KR20040005314A (ko) * 2002-07-09 2004-01-16 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
KR20040017159A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 반도체 소자의 스토리지 노드 제조방법
KR20050121138A (ko) * 2004-06-21 2005-12-26 삼성전자주식회사 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080020136A (ko) 2008-03-05
US20080057706A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100655788B1 (ko) 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
KR100505044B1 (ko) 세정액 및 이를 이용한 반도체 장치의 세정방법
KR100769415B1 (ko) 반도체장치의 제조방법
US6696338B2 (en) Method for forming ruthenium storage node of semiconductor device
KR100808597B1 (ko) Ｍｉｍ 캐패시터 형성방법
KR100818089B1 (ko) 반도체 소자의 제조방법
KR100666390B1 (ko) 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
KR100666380B1 (ko) 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.
KR20090016810A (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
KR20070087702A (ko) 금속 오염 억제를 위한 반도체웨이퍼의 세정방법
KR20100044558A (ko) 반도체 소자의 제조 방법
KR100253094B1 (ko) 반도체소자의 커패시터 제조방법 및 이에 따라 제조되는 반도체커패시터
KR20100036006A (ko) 반도체 소자의 제조방법
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR20100074003A (ko) 실린더형 커패시터 형성 방법
JP2009170729A (ja) 半導体装置の製造方法
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR20080092538A (ko) 반도체 소자의 콘택 형성 방법
KR20070088923A (ko) 반도체 소자의 캐패시터 제조 방법
JP2003045894A (ja) 半導体装置の製造方法
CN115172266A (zh) 半导体结构的形成方法及半导体结构
KR101185989B1 (ko) 반도체소자의 스토리지노드 형성방법
KR101045375B1 (ko) 반도체 소자의 세정방법
KR20070060360A (ko) 반도체 소자의 제조방법
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee