KR100666380B1 - 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법. - Google Patents

포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법. Download PDF

Info

Publication number
KR100666380B1
KR100666380B1 KR1020050045385A KR20050045385A KR100666380B1 KR 100666380 B1 KR100666380 B1 KR 100666380B1 KR 1020050045385 A KR1020050045385 A KR 1020050045385A KR 20050045385 A KR20050045385 A KR 20050045385A KR 100666380 B1 KR100666380 B1 KR 100666380B1
Authority
KR
South Korea
Prior art keywords
photoresist
substrate
photoresist pattern
lower electrode
film
Prior art date
Application number
KR1020050045385A
Other languages
English (en)
Other versions
KR20060123808A (ko
Inventor
김경철
강대근
차세호
황인석
이금주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050045385A priority Critical patent/KR100666380B1/ko
Priority to US11/420,943 priority patent/US20060270241A1/en
Publication of KR20060123808A publication Critical patent/KR20060123808A/ko
Application granted granted Critical
Publication of KR100666380B1 publication Critical patent/KR100666380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하부전극의 열화 및 공정 시간의 증가 없이 개구 내에 잔류하는 포토레지스트를 제거하는 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의 제조방법이 개시되어 있다. 포토레지스트가 잔류하는 기판의 표면으로 오존 증기를 제공한 후 상기 오존 증기를 이용하여 상기 기판에 잔류하는 포토레지스트를 산화 분해시킨다. 이후 린스 공정을 수행함으로써 산화 분해된 포토레지스트는 기판으로부터 모두 제거된다. 상기 방법은 기판의 손상 및 열화 없이 포토레지스트 패턴을 보다 빠른 시간 내에 깨끗이 제거할 수 있다.

Description

포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조 방법.{METHOD OF REMOVING PHOTORESIST AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE USING THE SAME}
도 1은 본 발명의 실시예 1에 따른 포토레지스트 제거방법을 나타내는 공정흐름도이다.
도 2는 본 발명의 실시예 2에 따른 포토레지스트 제거방법을 나타내는 공정 흐름도이다.
도 3 내지 도 10은 본 발명의 실시예 3에 따른 반도체 소자의 제조 방법을 나타내는 단면도들이다.
도 11은 오존 증기의 노출시간에 따른 포토레지스트의 제거량을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 210 : 몰드막
220 : 하부전극 230 : 희생용 포토레지스트 패턴
C : 개구
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 개구 내에 잔류하는 포토레지스트를 제거하는 방법 및 이를 이용한 하부전극을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
근래 들어, DRAM 장치의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀 당 허용 면적의 감소가 지속되면서 커패시터의 커패시턴스를 확보하기 위하여, 초기에는 커패시터의 형상을 평탄한 구조로 제작하다가, 이후에는 박스 형상 또는 실린더 형상(Cylinder Structure)으로 형성하고 있다. 그러나, 현재와 같이 0.1μm 이하의 초미세 선폭 기술을 적용한 기 가급 이상의 DRAM 장치에 있어서, 허용된 셀 면적 내에서 캐패시터가 요구되는 커패시턴스 값을 가지기 위해서는 필연적으로 커패시터 종횡비가 증가할 수밖에 없게 되었다.
상기 커패시터는 실린더 형상의 하부전극, 유전막 및 상부전극이 적층된 구조를 갖는다. 상기 하부전극은 개구를 갖는 몰드막 패턴에 도전막을 연속적으로 형성하고, 이후 화학적 기계연막 또는 에치백(Etch-back) 공정을 수행하여 도전막의 노드(Node)를 분리하고, 상기 몰드막 패턴을 불화수소산을 포함하는 세정용액을 이용하여 제거함으로서 완성된다.
이 과정에서 상기 세정 용액은 하부전극을 식각하고, 상기 하부전극의 결정사이로 침투하여 상기 하부전극과 전기적으로 연결되는 콘택 패드를 손상시키는 문제점을 초래한다. 상기 문제점을 방지하기 위해 하부전극용 도전막의 노드분리 전에 상기 개구를 매몰하는 희생막인 포토레지스트를 사용하였다. 상기 포토레지스트 는 상기 몰드막 패턴이 상기 세정용액에 의해 제거될 때, 상기 세정용액이 하부전극을 식각 또는 침투되는 것을 방지할 수 있다. 그러나 상기 포토레지스트는 이후 공정 포토레지스트 제거공정에서 완전히 제거되지 않는 문제점을 초래한다. 상기 실리더 형상을 갖는 하부전극의 개구 내에 잔류하는 포토레지스트는 일반적인 에싱(Ashing)공정에 의해 쉽게 제거되지 않기 때문에 상기 개구 내에 잔류하는 포토레지스트는 저항으로 작용하여 반도체 소자의 커패시터 동작으로 오류를 초래한다.
또한, 상기 개구 내에 잔류하는 포토레지스트를 제거하기 위한 에싱 공정의 효율을 상승시키기 위해 약 150 내지 250℃의 고온에서 산소 플라즈마 에싱 공정을 수행하였다. 그러나 고온의 에싱 공정은 하부전극의 열화 및 산화를 초래하여 얻고자 하는 커패시터의 정전용량을 얻지 못하는 문제점을 초래한다.
그리고, 상기 포토레지스트를 하부전극에 잔류하기 않도록 하기 약 250℃의 고온에서 에싱 공정을 장시간 진행하게 될 경우 상기 하부전극의 손상은 더더욱 심화되게 된다.
상기한 문제점을 해결하기 위한 기판의 세정방법이 대한민국 등록특허 제 0467016호에 개시되어 있다. 상기 대한민국 등록특허 제 0467016호의 방법에는 오존 증기 및 순수 증기로 구성된 세정가스를 챔버에 공급하고, 상기 세정가스를 이용하여 기판에 잔류하는 오염원을 제거한 후 상기 챔버 내부를 퍼지하고 상기 기판을 린스하는 세정단계가 개시되어 있다. 이때, 공급되는 오존의 농도는 10 내지 100,000ppm이다.
상기한 기판의 세정방법은 개구부 내에 존재하며, 두꺼운 두께를 갖는 포토 레지스트를 제거하는데 적용하기에 바람직하지 않으며, 단지 기판에 잔류하는 잔류 유기물을 제거하는데 적용할 수 있다. 또한, 순수 오존 증기만을 사용하는 것아 아니기 때문에 상기 하부전극을 형성하기 위해 적용되는 희생용 포토레지스트를 깨끗이 제거하는데 어렵다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 물을 포함하지 않는 오존 증기를 이용하여 종횡비를 갖는 개구 내에 잔류하는 포토레지스트를 깨끗이 제거할 수 있는 포토레지스트 제거 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 오존 증기를 이용하여 희생용 포토레지스트 패턴을 하부전극의 열화 없이 모두 제거할 수 있는 커패시터를 포함하는 반도체 소자의 제조 방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 포토레지스트 제거 방법은 포토레지스트가 잔류하는 기판의 표면으로 오존(O3) 증기를 제공한 후 상기 오존 증기를 이용하여 상기 기판에 잔류하는 포토레지스트를 산화 분해시켜 제거하는 단계를 포함한다. 이때, 이용되는 오존 증기는 150 내지 250g/m3의 가스 밀도를 갖는 것이 바람직하다.
상술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 포토레지스트 제거 방법은 종횡비를 갖는 개구 내에 잔류하는 포토레지스트를 제거하기 위해 기 판의 표면으로 오존(O3) 증기를 제공한다. 이후 상기 오존 증기를 이용하여 상기 기판의 개구 내에 잔류하는 포토레지스트를 산화분해 시킨 이후 상기 산화 분해된 포토레지스트를 제거하는 단계를 포함한다.
상술한 포토레지스트 제거 방법은 상기 기판의 개구부 내에 잔류하는 포토레지스트를 상기 기판에 도전성 패턴의 열화없이 빠른 시간 내에 모두 제거할 수 있다. 이 때문에 상기 포토레지스트 제거 방법은 반도체 제조 공정의 결함(Defect)을 현저히 감소시킬 수 있다.
또한, 상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자를 제조하기 위해 기판 상에 개구를 갖는 몰드막을 형성한다. 이어서, 상기 개구의 측벽, 저면 및 상기 몰드막 상에 연속적으로 하부전극막을 형성한다. 이어서, 상기 하부전극막이 형성된 개구를 매몰하는 포토레지스트막을 형성한다. 이어서, 상기 몰드막의 상면이 노출되도록 상기 결과물을 화학적 기계 연마하여 하부전극 및 상기 하부전극 내에 잔류하는 포토레지스트 패턴을 형성한다. 이어서, 상기 기판으로 상부로 제공되는 오존 증기를 이용하여 상기 포토레지스트 패턴 산화 분해시킨 이후 상기 산화 분해된 포토레지스트 패턴을 기판으로부터 제거한다.
이러한 방법으로 형성된 하부전극을 포함하는 반도체 소자는 포토레지스트의 잔류로 인한 커패시터의 저항 증가를 방지할 수 있을 뿐만 아니라 얻고자 하는 커패시터의 정전용량을 얻을 수 있다. 또한, 포토레지스트를 제거하는 시간의 증가 없이, 온도의 증가 없이 상기 포토레지스트 패턴을 효과적으로 제거할 수 있기 때 문에 반도체 소자 제조 공정의 스루풋을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 실시예들에 따른 반도체 장치를 상세히 설명하고자 한다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 포토레지스트 제거방법을 나타내는 공정흐름도이다.
도 1을 참조하면, 기판 상에 포토레지스트 패턴을 형성한다(S110).
상기 포토레지스트 패턴은 일 예로 식각 마스크 적용하는 포토레지스트 패턴일 수 있다. 상기 포토레지스트의 형성방법을 설명하면, 먼저 반도체 기판 상에 잔류하는 오염물 등을 제거하기 위해 상기 기판의 표면을 세정한다. 이어서, 포토레지스트 조성물을 코팅한 후 제1 베이킹 공정을 수행하여 상기 기판에 대하여 접착성이 증가된 포토레지스트막을 형성한다. 이어서, 상기 포토레지스트막을 노광 장치를 적용하여 선택적으로 노광한다. 상기 노광 공정에서 사용할 수 있는 광의 예로는 248㎚의 파장을 갖는 레이저(laser of KrF), 193㎚의 파장을 갖는 레이저(laser of ArF)등을 들 수 있다. 이어서, 상기 노광공정이 수행된 포토레지스트막이 형성된 기판에 제2 베이킹 공정을 수행한 후 현상액을 이용하여 상기 노광된 부위의 포토레지스트막을 용해시킨다. 이후 린스 공정을 수행하여 포토레지스트 패턴을 형성한다.
다른 예로 상기 포토레지스트 패턴은 반도체 기판의 개구 내에 잔류하는 포토 잔류물일 수 있고, 커패시터의 하부전극을 형성하기 위한 하부전극막의 노드분리 공정시 적용되는 희생막일 수 있다. 특히, 상기 희생막으로 적용되는 포토레지스트 패턴은 하부전극막이 형성된 개구 내에 매몰되어 있다.
이때, 상기 개구는 1 : 9 내지 40의 종횡비를 갖고, 바람직하게는 1 : 15 내지 30 정도의 종횡비를 갖는다. 상기 종횡비를 갖는 개구 내에 매몰된 포토레지스트 패턴은 이후 공정에서 모두 제거되어야 한다. 그러나 상기 개구 내에 매몰된 포토레지스트 패턴은 산소 플라즈마 또는 오존 플라즈마 에싱 공정을 수행하여도 완전히 제거하기 어려운 실정이다.
상기 포토레지스트 패턴이 형성된 기판의 상부로 상기 포토레지스트 패턴을 제거하기 위한 오존 증기(Ozone vapor)를 제공한다(S120).
상기 포토레지스트 패턴을 제거하기 위해 상기 기판의 상부로 제공되는 오존 증기의 가스 밀도가 150g/m3미만일 경우, 상기 포토레지스트 패턴의 폴리머들과 반응하는 오존 증기가 작기 때문에 상기 포토레지스트 패턴의 폴리머들을 산화분해 시키는 능력이 감소된다. 또한, 상기 포토레지스트 패턴이 산화 분해되는 시간이 증가되는 문제점이 초래된다. 반면에 기판으로 제공되는 상기 오존 증기의 가스 밀도가 250g/m3을 초과할 경우 상기 포토레지스트 패턴의 폴리머들을 산화 분해시키는 효과를 증가시킬 수는 있으나 상기 250g/m3 을 초과하는 가스밀도를 갖는 오존 증기를 형성하기 어려운 문제점 있다.
따라서, 상기 오존 증기는 산소(O2)를 소스로 사용하는 오존 발생기에서 생성되며, 150 내지 250g/m3의 가스 밀도를 갖는 것이 바람직하다. 구체적으로 상기 오존 증기는 순수 오존(O3)과 산소(O2)를 포함한다.
이어서, 상기한 가스를 밀도를 갖는 오존 증기를 이용하여 상기 포토레지스트 패턴을 산화 분해시킨다(S130).
구체적으로 설명하면, 상기 기판에 형성된 포토레지스트 패턴을 산화 분해시키기 위해서는 80 내지 120℃의 온도 및 40 내지 100kpa의 압력에서 상기 오존 증기를 이용하여 상기 포토레지스트 패턴을 산화 분해시키는 것이 바람직하다.
상기 포토레지스트 패턴을 산화 분해시키기 위한 온도가 80℃ 미만일 경우 상기 포토레지스트 패턴의 산화 분해 반응이 낮아지는 문제점이 발생하고, 120℃를 초과할 경우에는 상기 오존의 분해 및 기판에 포함된 도전성 패턴의 열화를 초래한다.
상기 포토레지스트 패턴의 산화 분해는 상기 오존 증기가 상기 포토레지스트 패턴에 포함된 폴리머들의 탄소와 결합 반응함으로서 수행된다. 구체적으로, 상기 오존 증기에 포함된 오존과 산소가 상기 폴리머의 탄소와 결합하여 이산화탄소(CO2) 또는 일산화탄소(CO)를 생성함으로써, 상기 포토레지스트 패턴을 산화 분해시키는 것이다. 이렇게 산화 분해된 포토레지스트 패턴은 물에 의해 쉽게 용해되는 특성을 갖게 된다.
이어서, 상기 산화 분해된 포토레지스트 패턴을 상기 기판으로부터 제거하기 위해 린스(Rinse)공정을 수행한다(S140).
상기 린스 공정은 물을 이용하여 상기 기판에서 산화 분해된 포토레지스트를 기판에 잔류하지 않도록 세정하는 공정이다. 일 예로 상기 린스공정은 세정조에 수용된 탈이온수에 기판을 함침시켜 초음파 세정함으로써 수행될 수 있고, 또한 회전하는 기판의 표면으로 탈이온수를 분사시켜 수행할 수 있다. 이는 상기 산화 분해된 포토레지스트가 상기 물에 의해 제거 될 수 상태를 갖기 때문에 가능한 것이다.
이러한 포토레지스트 제거 방법은 기판의 손상 및 열화 없이 및 포토레지스트 패턴을 완전히 제거할 후 있다. 또한, 포토레지스트 제거시간의 증가 없이 상기 기판에 잔류하는 포토레지스트 패턴을 완전히 제거할 수 있어 반도체 제조 공정의 스루풋을 향상시킬 수 있다.
실시예 2
도 2는 본 발명의 실시예 2에 따른 포토레지스트 제거방법을 나타내는 공정흐름도이다.
도 2를 참조하면, 기판에 형성된 개구를 매몰하는 포토레지스트 패턴을 형성한다(S210).
상기 포토레지스트 패턴은 반도체 기판의 개구 내에 잔류하는 포토레지스트 잔류물이고, 노드 분리된 하부전극을 형성하는 공정시 하부전극막이 연속적으로 형성된 몰드막 패턴의 개구 내에 매몰되는 희생막일 수 있다. 본 실시예의 포토레지스트 패턴은 실린더 형상의 하부전극의 개구 내에 매몰된 희생막인 것이 바람직하 다.
상기 하부 전극의 개구는 약 1 : 9 내지 40의 종횡비를 갖고, 바람직하게는 약 1 : 15 내지 30의 종횡비를 갖는다. 상기와 같은 높은 종횡비를 갖는 개구 내에 매몰된 포토레지스트 패턴은 이후 공정에서 모두 제거되어야 한다.
이어서, 산소 플라즈마를 이용한 포토레지스트 패턴에 에싱 공정을 수행하여 상기 포토레지스트 패턴의 일부를 제거한다(S220).
상기 에싱 공정은 플라즈마 반응기 내부로 유입되는 산소 및 불활성 가스를 플라즈마 상태로 여기 시킨 이후 산소 플라즈마를 이용하여 상기 포토레지스트 패턴을 산화시키는 공정이다. 이후, 린스 공정을 더 수행할 수 있다.
상기 산소 플라즈마를 이용한 에싱 공정은 식각마스크로 적용되는 포토레지스트 패턴을 완전히 제거하는데 용이하게 적용될 수 있지만, 1 : 10 이상의 종횡비를 갖는 개구 내에 존재하는 포토레지스트 패턴을 완전히 제거하는데는 용이하지 않다. 이는 상기 산소 플라즈마가 비 방향성을 갖기 때문이다. 즉, 상기 개구의 종횡비가 높을수록 상기 산소 플라즈마가 개구의 바닥까지 제공될 확률이 낮아지기 때문에 상기 포토레지스트 패턴을 완전히 제거되지 않는 것이다.
이어서, 상기 에싱 공정으로 인해 일부가 제거된 포토레지스트 패턴이 형성된 기판의 상부로 상기 포토레지스트 패턴을 제거하기 위한 오존 증기(Ozone vapor)를 제공한다(S230).
상기 포토레지스트 패턴을 제거하기 위해 상기 기판의 상부로 제공되는 오존 증기의 가스 밀도는 150 내지 250g/m3의 가스 밀도를 갖는 것이 바람직하다. 본 실시예 2에 적용되는 오존 증기는 상기 실시예 1에서 상세히 설명하였기에 중복을 피하기 위해 생략한다.
이어서, 상기 가스를 밀도를 갖는 오존 증기를 이용하여 상기 포토레지스트 패턴을 산화 분해시킨다(S240).
구체적으로 설명하면, 상기 기판에 형성된 포토레지스트 패턴을 산화 분해시키기 위해서는 80 내지 120℃의 온도 및 40 내지 100kpa의 압력에서 상기 오존 증기를 이용하여 상기 포토레지스트 패턴을 산화 분해시키는 것이 바람직하다.
상기 포토레지스트 패턴의 산화 분해는 상기 오존 증기가 상기 포토레지스트 패턴에 포함된 폴리머들의 탄소와 결합 반응함으로서 수행된다. 이렇게 산화 분해된 포토레지스트 패턴은 물에 의해 쉽게 용해되는 특성을 갖기 때문에 이후 린스 공정에서 완전히 제거될 수 있다.
이어서, 상기 산화 분해된 포토레지스트 패턴을 상기 기판으로부터 완전히 제거하기 위해 상기 기판을 린스 처리(Rinse)한다(S250). 그 결과 기판의 개구부 내에는 포토레지스트 잔류물이 존재하지 않는다.
본 실시예 2는 세정 공정은 본 실시예 1의 포토레지스트 제거방법 보다 개구 내에 잔류하는 포토레지스트를 완전히 제거하는데 있어서 보다 효과적이다. 즉, 실시예 2의 포토레지스트 공정조건은 반도체 소자의 양산성을 확보하는데 효과적으로 적용될 수 있다.
실시예 3
도 3 내지 도 10은 본 발명의 실시예 3에 따른 반도체 소자의 제조 방법을 나타내는 단면도들이다.
도 3은 반도체 기판 상에 게이트 구조물들 및 콘택 영역들을 형성하는 단계를 설명하기 위한 단면도이다.
도 3을 참조하면, 셸로우 트렌치 소자 분리(STI) 공정을 수행하여 반도체 기판(100) 상에 소자 분리막(105)을 형성하여 반도체 기판(100)을 액티브 영역 및 필드 영역으로 구분한다.
이어서, 열 산화법이나 화학 기상 증착 공정으로 소자 분리막(105)이 형성된 반도체 기판(100) 상에 산화막인 게이트 절연막을 형성한다. 이 때, 상기 게이트 절연막은 소자 분리막(105)에 의해 정의되는 상기 액티브 영역에만 형성된다. 상기 게이트 절연막 상에 제1 도전막 및 게이트 마스크(120)를 순차적으로 형성한다. 상기 제1 도전막은 불순물로 도핑된 폴리실리콘으로 구성되며, 이후 게이트 전극(115)으로 패터닝된다. 한편, 상기 제1 도전막은 도핑된 폴리실리콘 및 금속 실리사이드로 이루어진 폴리사이드 구조로 형성될 수 있다. 상기 게이트 마스크는 후속하여 형성되는 제1 층간 절연막(미도시)에 대하여 식각 선택비를 갖는 물질로 형성된다. 예를 들면, 상기 게이트 마스크층은 실리콘 질화물로 이루어진다.
상기 게이트 마스크(120)를 식각마스크로 이용하여 상기 제1 도전막 및 상기 게이트 절연막을 순차적으로 패터닝한다. 이에 따라, 반도체 기판(100) 상에는 각 기 게이트 절연막 패턴(110), 게이트 전극(115) 및 게이트 마스크(120)를 포함하는 게이트 구조물(130)들이 형성된다.
이어서, 게이트 구조물들(130)이 형성된 반도체 기판(100) 상에 실리콘 질화물막을 형성한 후, 이를 이방성 식각하여 각 게이트 구조물(130)들의 양 측벽에 게이트 스페이서(125)를 형성한다. 따라서, 반도체 기판(100) 상에는 나란하게 배치된 복수 개의 워드 라인들이 형성된다. 여기서, 반도체 기판(100)의 상기 액티브 영역에 형성된 워드 라인들은 각기 그 측벽에 형성된 게이트 스페이서(125) 및 게이트 마스크(120)에 의하여 인접하는 워드 라인과 서로 전기적으로 절연된다.
이어서, 게이트 구조물들(130)을 마스크로 이용하여 게이트 구조물들(130) 사이로 노출된 반도체 기판(100)의 표면 아래로 불순물을 이온주입한 다음, 열처리 공정을 수행한다. 이에 따라, 반도체 기판(100)에는 소오스/드레인 영역들에 해당되는 제1 콘택 영역(135) 및 제2 콘택 영역(140)이 형성된다. 상기 제1 및 제2 콘택 영역들(135, 140)은 커패시터 콘택 영역 및 비트 라인 콘택 영역에 해당된다.
도 4는 게이트 구조물들 및 콘택 영역들이 형성된 반도체 기판 상에 패드들 및 층간 절연막을 형성하는 방법을 나타내는 단면도이다.
도 4를 참조하면, 반도체 기판(100) 상에 산화물을 사용하여 게이트 구조물(130)들을 덮는 제1 층간 절연막(145)을 형성한다. 일 예로 상기 제1 층간 절연막(145)은 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate) 등과 같은 산화물을 도포하여 형성할 수 있다.
이어서, 상기 게이트 구조물(130)들의 상면이 노출될 때까지 화학 기계적 연마 공정 또는 에치백 공정을 수행함으로써 평탄된 상면을 갖는 제1 층간 절연막(145)형성한다. 이어서, 상기 평탄화된 제1 층간 절연막(145) 상에 제1 포토레지스트 패턴을 형성한 후 상기 제1 포토레지스트 패턴에 노출된 제1 층간 절연막(145)을 선택적으로 이방성 식각함으로써, 상기 제1 층간 절연막 내에 상기 반도체 기판의 제1 및 제2 콘택 영역(135, 140)을 각기 노출시키는 제1 개구들(미도시)을 형성한다.
예를 들면, 산화물로 구성된 제1 층간 절연막(745)을 식각할 경우 상기 게이트 마스크(125)는 상기 제1 층간 절연막에 대하여 높은 식각 선택비를 갖는다. 이 때문에 상기 제1 콘택홀들은 게이트 구조물들(130)에 대하여 자기 정렬(self-alignment) 방식으로 형성된다. 상기 제1 개구들 중 일부는 커패시터 콘택 영역에 해당되는 제1 콘택 영역(135)을 노출시키며, 상기 제1 콘택홀들 중 다른 부분은 비트 라인 콘택 영역에 상응하는 제2 콘택 영역(140)을 노출시킨다.
이후, 상기 제1 포토레지스트 패턴을 애싱 및/또는 스트립 공정으로 제거한다. 이후 제1 및 제2 콘택 영역(135, 140)을 노출시키는 상기 제1 콘택홀들을 매몰하도록 제1 층간 절연막(145) 상에 제2 도전막을 형성한다. 상기 제2 도전막은 고농도의 불순물로 도핑된 폴리실리콘이나 텅스텐, 알루미늄 또는 구리 등과 같은 금속을 사용하여 형성된다.
이어서, 제1 층간 절연막(145)의 상면이 노출될 때까지 화학 기계적 연마 공정 또는 에치백 공정을 수행함으로써 상기 제1 콘택홀들 내에 구비되는 자기 정렬 콘택(SAC) 패드인 제1 및 제2 패드(150, 155)가 형성된다. 제1 패드(150)는 커패시터 콘택 영역인 제1 콘택 영역(135) 상에 위치하며, 제2 패드(155)는 비트 라인 콘택 영역인 제2 콘택 영역(140) 상에 위치한다.
도 5는 반도체 기판 상에 제2 및 제3 층간 절연막과 제3 및 제4 패드를 형성하는 방법을 나타내는 단면도이다.
도 5를 참조하면, 제1 및 제2 패드(150, 155)와 제1 층간 절연막(145) 상에 제2 층간 절연막(160)을 형성한다. 제2 층간 절연막(170)은 비트 라인(도시되지 않음)과 제1 패드(150)를 전기적으로 절연시키는 기능을 수행한다. 예를 들면, 제2 층간 절연막(160)은 BPSG, PSG, USG, SOG 또는 HDP-CVD 산화물 등을 사용하여 형성한다.
이어서, 제2 층간 절연막(160) 상에 제2 포토레지스트 패턴(미도시)을 형성한 후, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 제2 층간 절연막(160)을 선택적으로 식각함으로써, 제2 층간 절연막(160)의 제2 패드(155)를 노출키는 제2 콘택홀(미도시)을 형성한다. 상기 제2 콘택홀 내에는 비트 라인과 제2 패드(155)를 서로 연결하기 위한 제3 패드(도시되지 않음)가 형성된다.
이어서, 상기 제2 포토레지스트 패턴을 제거한 이후 상기 제2 콘택홀을 매몰하면서 제2 층간 절연막(160) 상에 제3 도전막 및 비트 라인 마스크를 순차적으로 형성한다.
이어서, 비트 라인 마스크에 노출된 제3 도전막을 패터닝하여 상기 제2 콘택홀을 채우는 상기 제3 패드를 형성한다, 이와 동시에, 제2 층간 절연막(160) 상에 비트 라인 전극(미도시) 및 비트 라인 마스크(미도시)를 포함하는 상기 비트 라인을 형성한다. 상기 제3 패드는 상기 비트 라인과 제2 패드(155)를 전기적으로 연결시킨다.
이어서, 제2 층간 절연막(160) 및 상기 비트 라인 상에 질화막을 형성한 후, 이를 이방성 식각하여 각 비트 라인의 양 측벽에 비트 라인 스페이서(미도시)를 형성한다. 상기 비트 라인 스페이서는 후속하여 제4 패드(170)를 형성하는 동안 상기 비트 라인을 보호하는 역할을 한다.
이어서, 상기 비트 라인 스페이서가 형성된 비트 라인을 덮으면서 제2 층간 절연막(160) 상에 제3 층간 절연막(165)을 형성한다. 예를 들면, 제3 층간 절연막(165)은 BPSG, PSG, USG, SOG 또는 HDP-CVD 산화물 등과 같은 산화물을 사용하여 형성한다.
이어서, 상기 비트 라인의 상면이 노출될 때까지 화학 기계적 연마 공정을 수행하여 평탄화된 상면을 갖는 제3 층간 절연막(165)을 형성한다. 이어서, 제3 층간 절연막(165) 상에 제3 포토레지스트 패턴(미도시)을 형성한 후 상기 제3 포토레지스트 패턴에 노출된 제3 층간 절연막(165) 및 제2 층간 절연막(160)을 선택적으로 이방성 식각함으로써, 제1 패드(150)들을 노출시키는 제3 콘택홀들(미도시)을 형성한다. 여기서, 상기 제3 콘택홀들은 상기 비트 라인 스페이서를 구비하는 상기 비트 라인에 대하여 자기 정렬 방식으로 형성된다.
이어서, 상기 제3 콘택홀들을 매몰하면서 제3 층간 절연막(165) 상에 제4 도전막을 형성한다. 이후, 제3 층간 절연막(165) 및 상기 비트 라인의 상면이 노출될 때까지 상기 제4 도전막을 화학 기계적 연마한다. 따라서, 상기 제3 콘택홀들 내에는 제4 패드들(170)이 형성된다. 제2 콘택 영역(135) 상에 형성된 제1 패드(150)에 접촉되는 제4 패드(170)는 불순물로 도핑된 폴리실리콘 또는 금속으로 이루어진다. 제4 패드(170)는 제1 패드(150)와 후속하여 형성되는 하부전극을 전기적으로 서로 연결시킨다.
도 6은 식각방지막 및 개구를 포함하는 몰드막을 형성하는 단계를 설명하기 위한 단면도이다.
도 6을 참조하면, 제4 패드(170), 제3 층간 절연막(162) 및 상기 비트 라인 이 상에 식각방지막(175)을 형성한다. 예를 들면, 상기 식각방지막(175)은 이후 상기 몰드막(210)에 개구(C)을 형성하기 위해 상기 몰드막을 선택적으로 식각하는 공정을 수행할 경우 상기 제4 패드(170)의 식각 손상을 방지하기 위해 개재된다. 상기 식각방지막(175)은 약 10 내지 300Å 정도의 두께로 형성되며 상기 버퍼막에 대하여 식각율이 낮은 질화물이나 금속 산화물로 구성된다.
이어서, 상기 식각방지막(175) 상에 산화연물을 증착하여 몰드막(210)을 형성한다. 상기 몰드막(210)은 BPSG, PSG, USG, SOG, PE-TEOS 등과 같은 산화물을 도포하여 형성할 수 있다.
상기 몰드막(210)은 상기 식각방지막의 상면을 기준으로 제1 두께(H1)인 약 10000 내지 약 20,000Å 정도의 두께로 형성된다. 상기 몰드막(210) 두께는 커패시터에 요구되는 커패시턴스에 따라 적절하게 조절 가능하다. 즉, 커패시턴스를 좌우하는 주요한 요소인 커패시터의 높이는 몰드막의 두께에 의하여 결정되므로, 반도 체 소자의 특성에 따라 요구되는 커패시턴스를 갖는 커패시터를 형성하기 위하여 몰드막(210)의 두께를 적절하게 조절할 수 있다.
이어서, 몰드막(210) 상에 산화물로 이루어진 몰드막(210)에 대하여 식각 선택비를 갖는 물질로 이루어진 마스크 패턴(미도시)을 형성한다. 이어서, 마스크 패턴을 식각 마스크로 이용하여 노출된 몰드막(210)을 선택적으로 이방성 식각하여 몰드막(210)에 상기 식각방지막(175)을 표면을 노출시키는 개구(C)들을 형성한다.
상기 개구를 형성한 이후 상기 개구(C)에 노출된 식각방지막(175)을 선택적으로 제거하는 식각공정을 수행한다.
도 7은 하부전극 및 희생용 포토레지스트 패턴을 형성하는 단계를 설명하기 위한 단면도이다.
도 7을 참조하면, 상기 개구(C)들의 내벽 및 마스크 패턴의 상면에 하부전극막(미도시)을 연속적으로 형성한다. 상기 하부전극막은 일 예로 금속을 포함하는 도전성 물질인 티타늄 질화물을 증착하여 형성할 수 있고, 폴리실리콘을 증착하여 형성할 수 있다. 특히 상기 하부전극막은 약 300 내지 500Å 정도의 두께로 형성되는 것이 바람직하다.
이어서, 상기 하부전극막이 형성된 개구(C)들을 매몰하는 희생막인 희생용 포토레지스트막을 형성한다. 상기 희생용 포토레지스트막은 세정공정이 수행된 기판 상에 포토레지스트 조성물을 코팅한 후 제1 베이킹 공정을 수행하여 상기 기판에 대하여 접착성이 증가된 예비 포토레지스트막을 형성하고, 상기 예비 포토레지스트막에 노광공정을 수행한 후 제2 베이킹 공정을 수행함으로써 형성된다.
상기 희생용 포토레지스트막이 형성되는 개구는 1 : 9 내지 40의 종횡비를 갖는 것이 바람직하고, 1 : 15 내지 30 정도의 종횡비를 갖는 것이 보다 바람직하다.
이어서, 화학 기계적 연마 공정 또는 에치백 공정을 수행하여 상기 몰드막의 상면이 노출될 때까지 상기 결과물들을 식각함으로써 개구(C)들의 내벽에 구비되는 실린더 형상을 갖는 하부전극(220)형성된다.
이와 동시에 상기 하부전극이 형성된 개구(C)들 내에 희생용 포토레지스트 패턴(230)이 형성된다. 상기 희생용 포토레지스트 패턴은 하부전극(220)을 형성하기 위한 하부전극막의 노드 분리 공정 및 후속의 몰드막(210)의 식각 공정시 상기 하부전극(220)의 손상을 방지하는 역할을 한다. 상기 하부전극(220)의 개구(C) 내에 매몰된 희생용 포토레지스트 패턴(230)은 이후 몰드막(210)을 제거한 이후 모두 제거되어야 한다. 그러나 상기 종횡비가 큰 개구 내에 매몰된 희생용 포토레지스트 패턴(230)은 산소 플라즈마 또는 오존 플라즈마 에싱 공정을 수행하여도 완전히 제거하기 어렵다.
도 8을 참조하면, 상기 몰드막을 모두 제거하여 상기 하부전극(220)의 외측벽을 모두 노출시킨다. 이때, 상기 희생용 포토레지스트 패턴(230)은 상기 몰드막에 대하여 식각선택비가 높은 특성을 갖기 때문에 식각되지 않는다.
상기 몰드막(210)을 식각하기 위해 사용되는 식각 용액 또는 식각가스는 상기 하부전극(220)에 대하여 식각율이 현저하게 낮은 특성을 갖는 동시에 상기 몰드막에 대하여 식각율이 현저하게 높은 특성을 갖는 것이 바람직하다.
일 예로 상기 몰드막은 탈이온수, 불화암모늄 및 불산을 포함하는 LAL 식각 용액을 이용하여 습식 식각함으로써 제거될 수 있다. 또한, 상기 몰드막은 불화수소(HF), 이소프로필알콜(IPA) 및/또는 수증기가 혼합된 식각가스를 이용하여 건식 식각함으로써 제거될 수 있다.
상기 몰드막을 제거한 이후 상기 희생용 포토레지스트 패턴(230) 및 하부전극(220)에 잔류하는 식각 용액 및 파티클을 제거하기 위한 세정 공정을 더 수행할 수 있다. 바람직하다. 본 실시예에서 이소프로필알콜(IPA) 또는 탈 이온수를 이용하여 상기 기판을 세정하는 것이 바람직하다.
도 9는 희생용 포토레지스트 패턴을 제거하는 방법을 설명하기 위한 단면도이다.
도 9를 참조하면, 상기 하부전극(220) 내에 상기 포토레지스트 패턴의 식각잔류물이 존재하지 않도록 희생용 포토레지스트 패턴 모두 제거함으로써 실린더 형상을 갖는 완전한 하부전극(220)을 형성한다.
일 예로, 오존 증기를 이용한 산화 분해 공정 및 린스 공정을 순차적으로 수행하여 상기 희생용 포토레지스트 패턴을 상기 하부전극으로부터 완전히 제거할 수 있다.
이를 구체적으로 설명하면, 먼저 상기희생용 포토레지스트 패턴(230)이 형성된 기판의 상부로 고압의 오존 증기(Ozone vapor)를 제공하여 희생용 포토레지스트 패턴을 산화 분해시킨다. 상기 오존 증기는 산소(O2)를 소스로 사용하는 오존 발생기에서 생성되며, 150 내지 250g/m3의 가스 밀도를 갖는 것이 바람직하다. 또한, 상기 오존 증기를 이용하여 희생용 포토레지스트 패턴을 산화 분해시키기 위해서는 80 내지 120℃의 온도 및 40 내지 100kpa의 압력에서 상기 포토레지스트 패턴을 산화 분해시키는 것이 바람직하다.
상기 희생용 포토레지스트 패턴의 산화 분해는 상기 오존 증기가 상기 포토레지스트 패턴에 포함된 폴리머들의 탄소와 결합 반응함으로서 수행된다. 구체적으로, 상기 오존 증기에 포함된 오존과 산소가 상기 폴리머의 탄소와 결합하여 이산화탄소(CO2) 또는 일산화탄소(CO)를 생성함으로써, 상기 희생용 포토레지스트 패턴이 산화 분해되는 것이다. 이렇게 산화 분해된 희생용 포토레지스트 패턴은 물에 의해 쉽게 용해되는 특성을 갖게된다. 이어서, 린스 공정을 수행하여 상기 산화 분해된 희생용 포토레지스트 패턴을 상기 하부전극으로부터 완전히 제거한다.
다른 예로, 산소 플라즈마를 이용한 에싱 공정과 오존 증기를 이용한 산화 분해 공정 및 린스 공정을 순차적으로 수행하여 상기 희생용 포토레지스트 패턴을 상기 하부전극으로부터 완전히 제거할 수 있다.
이를 구체적으로 설명하면, 플라즈마 반응기 내부로 유입되는 산소 및 불활성 가스를 플라즈마 상태로 여기시킨 이후 산소 플라즈마를 이용하여 상기 희생용 포토레지스트 패턴의 일부를 1차로 제거한다. 상기 산소 플라즈마를 이용한 에싱 공정은 식각마스크로 적용되는 포토레지스트 패턴을 완전히 제거하는데 용이하게 적용될 수 있지만, 1 : 10 이상의 종횡비를 갖는 개구 내에 존재하는 포토레지스트 패턴을 완전히 제거하는데는 용이하지 않다. 이는 상기 산소 플라즈마가 비 방향성을 갖기 때문이다. 따라서, 본 실시예에서는 상기 에싱 공정을 적용하여 상기 희생용 포토레지스트 패턴을 일부만 제거한다.
이어서, 상기 에싱 공정으로 인해 일부가 제거된 포토레지스트 패턴이 형성된 기판의 상부로 150 내지 250g/m3의 가스 밀도를 갖는 오존 증기(Ozone vapor)를 제공하여 상기 하부전극 내에 존재하는 나머지 희생용 포토레지스트 패턴을 산화 분해시킨다. 이때. 상기 희생용 포토레지스트 패턴은 80 내지 120℃의 온도 및 40 내지 100kpa의 압력 조건에서 산화분해 된다.
도 10은 유전막 및 상부전극을 형성하는 단계를 나타내는 단면도이다.
도 10을 참조하면, 원자층 적층 또는 화학적 기상 증착 공정을 수행하여 상기 하부전극(220) 상에 금속 산화물을 함유하는 유전막(240)을 형성한다. 특히, 상기 원자층 적층을 수행하여 유전막(240)을 형성할 때 알루미늄 산화물을 함유하는 알루미늄 산화막 또는 하프늄 산화막으로 형성하는 것이 바람직하다.
그리고, 상기 유전막(240) 상에 상부전극(250)을 형성한다. 상기 상부전극(240)은 상기 하부전극(220)과 마찬가지로 폴리실리콘, 금속 또는 금속 질화물(TiN)로 이루어질 수 있다. 또한, 상기 상부전극(250)도 화학 기상 증착공정을 수행하여 형성하는 것이 바람직하다.
이에 따라, 기판 상에는 하부 전극(220a), 유전막(240) 및 상부 전극(250)으로 이루어지는 커패시터가 형성된다.
포토레지스트 제거능력 평가
본 발명에 따른 오존 증기를 이용한 포토레지스트 제거 능력을 평가하기 하였다. 상기 포토레지스트 제거 능력을 평가하기 위해 실리콘 기판들에 AZ9260(일본 Clarient社의 노볼락계 수지의 상품명)을 도포하여 약 20,000Å의 두께를 갖는 포토레지스트막을 형성하였다.
이어서, 상기 포토레지스트막이 형성된 기판을 공정 챔버의 플레이트에 위치시킨 후 공정 챔버 내부로 150 내지 250g/m3의 가스 밀도를 오존 증기를 유입시켜 상기 포토레지스트막을 각각 60초, 120초 및 240초 동안 산화 분해시켰다. 이후 산화분해된 포토레지스트막이 형성된 기판을 탈 이온수를 이용한 린스 처리한 후 기판의 형성된 포토레지스트막의 제거정도를 측정하였다. 그 결과가 도 11의 그래프에 개시되어 있다.
도 11은 오존 증기의 노출시간에 따른 포토레지스트의 제거량을 나타내는 그래프이다.
도 11을 참조하면, 상기 오존 증기를 이용하여 상기 포토레지스트막을 약 60초 동안 산화 분해시킨 결과 상기 포토레지스트막은 7500Å정도의 두께가 제거되었고, 상기 포토레지스트막을 약 120초 동안 산화 분해시킨 결과 상기 포토레지스트막은 16000Å정도의 두께가 제거되었다. 반면에 상기 오존 증기를 이용하여 상기 포토레지스트막을 약 240초 동안 산화 분해시킨 결과 상기 포토레지스트막은 단지 17500Å정도의 두께가 제거되었다.
상기 결과는 16000Å정도의 두께의 포토레지스트막의 제거하기 위해서는 상기 오존 증기를 이용하는 것이 상기 포토레지스트를 제거하는 것이 바람직하다는 것을 알 수 있었다. 또한, 그 이상의 두께를 갖는 포토레지스트막을 제거할 경우에는 에싱 공정과 오존 증기를 이용한 세정공정을 병행하는 것이 반도체 제조공정의 양산적 측면에서 바람직하다는 것을 알 수 있었다.
본 발명에 따른 오존 증기를 이용한 포토레지스트의 제거 방법은 종횡비가 높은 개구부 내에 존재하는 포토레지스트를 개구부 내에 잔류하지 않도록 완전히 제거할 수 있다. 이로 인해 상기 하부전극의 표면에 포토레지스트가 잔류하지 않아 커패시터의 저항이 증가하는 것을 방지할 수 있다.
또한, 포토레지스트를 제거하는 공정시간 및 온도의 증가 없이 상기 포토레지스트를 효과적으로 제거할 수 있기 때문에 반도체 소자 제조 공정의 스루풋을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

1: 9 내지 40의 종횡비를 갖는 개구가 형성되고, 상기 개구 내에 포토레지스트가 매몰된 기판에 플라즈마를 이용한 에싱 공정을 수행하여 상기 포토레지스트의 일부를 제거하는 단계;
상기 포토레지스트가 개구 내에 존재하는 기판의 표면으로 150 내지 250g/m3의 가스 밀도를 갖는 오존(O3) 증기를 제공하는 단계;
상기 오존 증기를 이용하여 상기 개구 내에 존재하는 포토레지스트를 산화 분해시키는 단계; 및
물을 이용한 린스(Rinse) 공정을 수행하여 상기 산화 분해된 포토레지스트를 기판으로부터 제거하는 단계를 포함하는 포토레지스트 제거 방법.
삭제
삭제
삭제
제1항에 있어서, 상기 포토레지스트의 산화분해는 80 내지 120℃의 온도에서 수행하는 것을 특징으로 하는 포토레지스트 제거 방법.
제1항에 있어서, 상기 포토레지스트의 산화분해는 40 내지 100kpa의 압력에서 수행하는 것을 특징으로 하는 포토레지스트 제거 방법.
삭제
삭제
제1항에 있어서, 상기 개구의 그 양 측벽과 저면에 연속적으로 도전성 패턴을 형성하는 단계를 더 포함 것을 특징으로 하는 포토레지스트 제거 방법.
기판 상에 1: 9 내지 40의 종횡비를 갖는 개구를 포함하는 몰드막을 형성하는 단계;
상기 개구의 측벽, 저면 및 상기 몰드막 상에 연속적으로 하부전극막을 형성하는 단계;
상기 하부전극막이 형성된 개구를 매몰하는 포토레지스트막을 형성하는 단계;
상기 몰드막의 상면이 노출되도록 상기 결과물을 화학적 기계연마하여 하부전극 및 상기 하부전극 내에 잔류하는 포토레지스트 패턴을 형성하는 단계;
산소 플라즈마를 이용한 에싱 공정을 수행하여 상기 포토레지스트 패턴의 일부를 제거하는 단계;
상기 기판으로 상부로 제공되는 150 내지 250g/m3의 가스 밀도를 갖는 오존(O3) 증기를 이용하여 상기 개구 내에 존재하는 나머지 포토레지스트 패턴을 산화 분해시키는 단계; 및
상기 산화 분해된 포토레지스트 패턴을 상기 기판으로부터 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
삭제
삭제
제10항에 있어서, 상기 포토레지스트의 산화분해는 80 내지 120℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
제10항에 있어서, 상기 포토레지스트의 산화분해는 40 내지 100kpa의 압력에서 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
제10항에 있어서, 상기 몰드막 제거하여 상기 하부전극을 노출시키는 단계 더 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
삭제
KR1020050045385A 2005-05-30 2005-05-30 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법. KR100666380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050045385A KR100666380B1 (ko) 2005-05-30 2005-05-30 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.
US11/420,943 US20060270241A1 (en) 2005-05-30 2006-05-30 Method of removing a photoresist pattern and method of manufacturing a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045385A KR100666380B1 (ko) 2005-05-30 2005-05-30 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.

Publications (2)

Publication Number Publication Date
KR20060123808A KR20060123808A (ko) 2006-12-05
KR100666380B1 true KR100666380B1 (ko) 2007-01-09

Family

ID=37464030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045385A KR100666380B1 (ko) 2005-05-30 2005-05-30 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.

Country Status (2)

Country Link
US (1) US20060270241A1 (ko)
KR (1) KR100666380B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801299B1 (ko) 2007-02-12 2008-02-05 세메스 주식회사 웨이퍼상의 포토레지스트 제거 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811267B1 (ko) * 2005-12-22 2008-03-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
KR100835520B1 (ko) * 2006-12-26 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154736A (ja) 1985-12-27 1987-07-09 Hitachi Ltd ドライエツチング方法
JPH10270424A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 半導体素子パターンの形成方法
KR19990039400A (ko) * 1997-11-12 1999-06-05 윤종용 반도체소자 제조공정의 세정액 및 이를 이용한 포토레지스트 및폴리머 제거방법
KR20000059929A (ko) * 1999-03-10 2000-10-16 황인길 금속 배선 패턴 형성시 포토레지스트 제거 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998373B2 (ja) * 1999-07-01 2007-10-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
WO2002027775A1 (fr) * 2000-09-28 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Procede et appareil de traitement de plaquettes
US6794313B1 (en) * 2002-09-20 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation process to improve polysilicon sidewall roughness
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
KR100520837B1 (ko) * 2003-04-01 2005-10-13 삼성전자주식회사 반도체 소자의 제조방법
US6897162B2 (en) * 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154736A (ja) 1985-12-27 1987-07-09 Hitachi Ltd ドライエツチング方法
JPH10270424A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 半導体素子パターンの形成方法
KR19990039400A (ko) * 1997-11-12 1999-06-05 윤종용 반도체소자 제조공정의 세정액 및 이를 이용한 포토레지스트 및폴리머 제거방법
KR20000059929A (ko) * 1999-03-10 2000-10-16 황인길 금속 배선 패턴 형성시 포토레지스트 제거 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801299B1 (ko) 2007-02-12 2008-02-05 세메스 주식회사 웨이퍼상의 포토레지스트 제거 장치 및 방법

Also Published As

Publication number Publication date
US20060270241A1 (en) 2006-11-30
KR20060123808A (ko) 2006-12-05

Similar Documents

Publication Publication Date Title
KR100655788B1 (ko) 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
JP3676958B2 (ja) 半導体集積回路装置の製造方法
US6777305B2 (en) Method for fabricating semiconductor device
JP4282616B2 (ja) 半導体装置の製造方法
US20050263814A1 (en) Bottom electrode of capacitor of semiconductor device and method of forming the same
US20050139233A1 (en) Cleaning solution and method of cleaning a semiconductor device using the same
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
KR100470722B1 (ko) 반도체 장치의 콘택홀 형성방법
TW200408060A (en) Method for forming ruthenium storage node of semiconductor device
KR100666380B1 (ko) 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.
US7476622B2 (en) Method of forming a contact in a semiconductor device
KR100666390B1 (ko) 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
KR100666881B1 (ko) 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
US8153486B2 (en) Method for fabricating capacitor
JP2004349531A (ja) 半導体装置の製造方法
JP3953058B2 (ja) 半導体装置の製造方法
KR20070031503A (ko) 실린더형 커패시터 및 이의 제조 방법
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법
KR20060008556A (ko) 반도체 장치의 콘택홀 형성방법 및 이를 이용한 반도체장치의 커패시터 형성방법
KR100914290B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070088923A (ko) 반도체 소자의 캐패시터 제조 방법
KR20050010672A (ko) 자기 정렬 콘택 방식에 의하여 스토리지 노드 콘택홀을제조하는 방법
KR20080001275A (ko) 반도체 소자 제조방법
KR20040075372A (ko) 반도체 소자의 제조방법
GB2408147A (en) Bottom electrode of capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee