KR100681209B1 - 반도체 소자의 딥 컨택홀 형성방법 - Google Patents

반도체 소자의 딥 컨택홀 형성방법 Download PDF

Info

Publication number
KR100681209B1
KR100681209B1 KR1020040108692A KR20040108692A KR100681209B1 KR 100681209 B1 KR100681209 B1 KR 100681209B1 KR 1020040108692 A KR1020040108692 A KR 1020040108692A KR 20040108692 A KR20040108692 A KR 20040108692A KR 100681209 B1 KR100681209 B1 KR 100681209B1
Authority
KR
South Korea
Prior art keywords
contact hole
hard mask
forming
gas
etch stop
Prior art date
Application number
KR1020040108692A
Other languages
English (en)
Other versions
KR20060070067A (ko
Inventor
조용태
황창연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040108692A priority Critical patent/KR100681209B1/ko
Publication of KR20060070067A publication Critical patent/KR20060070067A/ko
Application granted granted Critical
Publication of KR100681209B1 publication Critical patent/KR100681209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 초미세 패턴을 구현하는 동시에 공정 단계를 감소시켜 소자의 제조 단가를 감소시킬 수 있는 반도체 소자의 딥 컨택홀 형성방법에 관한 것으로, 이를 위해 본 발명에서는 하부 도전층이 형성된 반도체 기판을 제공하는 단계; 상기 하부 도전층을 포함하는 전체 구조 상부에 식각 정지막을 증착하는 단계; 상기 식각 정지막 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 하드 마스크를 형성하는 단계; 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계; 상기 하드 마스크 패턴을 식각 마스크로 이용한 식각공정을 통해 상기 층간 절연막을 식각하여 상기 식각 정지막의 일부를 노출시키는 단계; 상기 하드 마스크 패턴과 노출된 상기 식각 정지막을 동시에 제거하여 상기 하부 도전층을 노출시키는 단계를 포함하는 반도체 소자의 딥 컨택홀 형성방법을 제공한다.
반도체 소자, 딥 컨택홀, 하드 마스크, 고밀도 플라즈마

Description

반도체 소자의 딥 컨택홀 형성방법{METHOD FOR FORMING A DEEP CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 반도체 소자의 딥 컨택홀 형성방법을 도시한 흐름도.
도 2a 내지 도 2d는 도 1에 도시된 흐름도를 따라 딥 컨택홀 형성방법을 도시한 단면도.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 딥 컨택홀 형성방법을 도시한 흐름도.
도 4a 내지 도 4c는 도 3에 도시된 흐름도를 따라 딥 컨택홀 형성방법을 도시한 단면도.
도 5는 고밀도 플라즈마 식각공정의 소오스 가스에 따른 절연막, 산화막 및 폴리 실리콘막의 식각율을 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 반도체 기판 11, 111 : 폴리 실리콘막
12, 112 : 텅스텐층(또는, 텅스텐 실리사이드층)
13, 113 : 하드 마스크 14, 114 : 워드라인
15, 115 : 스페이서 16, 116 : 제1 층간 절연막
17, 117 : 셀 컨택 플러그 18, 118 : 식각 정지막
19, 119 : 제2 층간 절연막 20, 120 : 제3 층간 절연막
21, 121 : 하드 마스크 22 : 포토 레지스트 패턴
23, 123 : 컨택홀 23a, 123a : 딥 컨택홀
본 발명은 반도체 소자의 딥(deep) 컨택홀(contact hole) 형성방법에 관한 것으로, 특히, 하드 마스크 스킴(hard mask scheme)을 이용한 반도체 소자의 메탈 컨택(metal contact)용 딥 컨택홀 형성공정에 있어서 하드 마스크 패턴 제거방법에 관한 것이다.
반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 감소에 의해 반도체 소자의 제조공정시 더욱 정교한 공정 제어가 요구되고 있다. 특히, DRAM의 경우, 0.115㎛ 이하에서는 금속배선(metal line)과 비트라인(bit line) 사이, 기판 상의 도전층과 비트라인 사이, 또는 기판의 활성영역과 캐패시터(capacitor) 전극 사이를 접속시키기 위한 메탈 컨택(metal contact) 형성공정에 대한 관심이 높아지고 있다.
그렇지만, 반도체 소자의 고집적화에 따른 단차 증가로 인하여 반도체 소자의 메탈 컨택용 딥(deep) 컨택홀을 형성하기 위한 식각공정시 많은 어려움이 야기되고 있다. 일반적으로, 딥 컨택홀 식각공정시 포토 레지스트를 식각 마스크로 사용하고 있다. 그런데, 최근에는 DRAM 소자가 고집적화되어 감에 따라 포토 레지스트의 두께 감소가 불가피하게 되었으며, 이로 인하여 딥 컨택홀 식각공정시 포토 레지스트를 단독으로 식각 마스크로 사용할 경우 식각공정시 식각되는 하부층의 상부가 손실되는 현상이 발생하게 된다. 이러한 현상은 딥 컨택홀 식각공정시 포토 레지스트의 두께 마진(margin) 부족으로 인해 포토 레지스트의 일부가 손실되어 발생하게 된다.
이에 따라, 최근에는 하드 마스크 스킴(hard mask scheme)이 제안되어 딥 컨택홀 식각공정에 적용되고 있다. 하드 마스크 스킴은 식각 마스크로 포토 레지스트 대신에 하드 마스크를 사용하는 공정으로서, 대표적으로 하드 마스크는 텅스텐, 폴리 실리콘막이 사용된다.
이하에서는, 도 1, 도 2a 내지 도 2d를 참조하여 종래기술에 따른 하드 마스크 스킴을 이용한 딥 컨택홀 형성방법과 그에 따른 문제점을 구체적으로 설명하기로 한다. 여기서는 일례로 스토리지 노드 컨택 플러그를 형성하기 위한 딥 컨택홀에 대해 설명한다.
도 2a에 도시된 바와 같이, 반도체 기판(10) 상에 워드라인(14)을 형성한다. 이때, 워드라인(14)은 폴리 실리콘막(11), 텅스텐(또는, 텅스텐 실리사이드층)(12) 및 하드 마스크(13)로 이루어진다. 그런 다음, 워드라인(14)의 양측벽에 스페이서 (15)를 형성한다. 그런 다음, 내부에 셀 컨택 플러그(17)가 형성된 제1 층간 절연막(16)을 형성한 후 그 상부에 질화막 계열의 물질로 식각 정지막(18)을증착한다. 그런 다음, 식각 정지막(18) 상부에 불순물이 도핑된 산화막 계열의 물질로 제2 층간 절연막(19)과 불순물이 도핑되지 않은 산화막 계열의 물질로 제3 층간 절연막(20)을 순차적으로 형성한다. 그런 다음, 제3 층간 절연막(20) 상에 하드 마스크(21)를 증착한다.
이어서, 도 1 및 도 2b에 도시된 바와 같이, 하드 마스크(21) 상에 포토 레지스트를 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 순차적으로 실시하여 포토 레지스트 패턴(22)을 형성한다(S1). 그런 다음 포토 레지스트 패턴(22)을 이용한 식각공정을 실시하여 하드 마스크(21)를 식각한다. 이로써, 하드 마스크 패턴(21a)이 형성된다(S2).
이어서, 도 2c에 도시된 바와 같이, 스트립 공정을 실시하여 포토 레지스트 패턴(22)을 제거한다(S3). 그런 다음, 하드 마스크 패턴(21a)에 상부에 잔류되는 폴리머 또는 자연 산화막과 같은 불필요한 막을 제거하기 위하여 세정공정을 실시한다(S4). 그런 다음, 식각 정지막(18)을 식각 정지층으로 하여 하드 마스크 패턴(21a)을 식각 마스크로 이용한 식각공정을 실시하여 제3 및 제2 층간 절연막(20, 19)을 순차적으로 식각한다(S5). 이로써, 식각 정지막(18)이 노출되는 컨택홀(23)이 형성된다.
이어서, 도 2d에 도시된 바와 같이, 컨택홀(23) 형성공정시 컨택홀(23) 측벽에 생성되어 잔류된 잔류물을 제거하기 위하여 세정공정을 실시한다(S6). 그런 다 음, 고밀도 플라즈마(High Density Plasma) 방식을 이용하여 하드 마스크 패턴(21a, 도 2c참조)을 제거한다(S7). 그런 다음, 제2 및 제3 층간 절연막(19, 20) 간의 식각율 차이를 통해 컨택홀(23, 도 2c참조)의 저부를 확장시키기 위한 습식식각공정을 실시한다(S8). 그런 다음, 셀 컨택 플러그(17)의 상부가 노출되도록 식각 정지막(18)을 제거하여 식각 정지막(18)까지 관통하는 딥 컨택홀(23a)을 형성한다(S9). 그런 다음, 딥 컨택홀(123a)에 대하여 트리트 먼트(treatment) 또는 세정공정을 실시한다(S10).
그러나, 상술한 종래기술에 따른 딥 컨택홀 형성방법에서는 도 2d에 도시된 바와 같이 식각 정지막(18) 식각공정시 컨택홀(23)의 상부의 산화막의 손실을 최소화하면서 공정을 진행해야만 한다. 일반적으로, 식각 정지막(18) 식각공정은 고밀도 플라즈마 방식을 이용하는데, 제3 층간 절연막(20)의 손실을 최소화하기 위하여 소오스 파워와 식각가스의 비율과 같은 공정 조건을 세밀하게 제어해야만 하는 어려움이 있다.
더욱이, 도 2에 도시된 바와 같이 종래기술에 따른 딥 컨택홀 형성방법에서는 딥 컨택홀을 형성하기 위하여 적어도 10번의 공정단계를 진행해야만 한다. 이에 따라 많은 공정을 관리해야 하는 바, 그 만큼 공정 진행이 어려워진다. 특히, 공정단계의 증가에 따라 그 만큼 많은 장비를 사용해야 하는데, 이러한 많은 장비를 거치는 동안 파티클(particle)이 증가하여 반도체 소자의 패일(fail)을 증가시키는 원인이 된다. 이로 인하여, 소자의 수율을 저하시키거나, 제조 단가를 증가시키게 된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 소자의 딥 컨택홀 형성공정에 있어서, 초미세 패턴을 구현하는 동시에 공정 단계를 감소시켜 소자의 제조 단가를 감소시킬 수 있는 반도체 소자의 딥 컨택홀 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 하부 도전층이 형성된 반도체 기판을 제공하는 단계와, 상기 하부 도전층을 포함하는 전체 구조 상부에 식각 정지막을 증착하는 단계와, 상기 식각 정지막 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 하드 마스크를 형성하는 단계와, 상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴을 식각 마스크로 이용한 식각공정을 통해 상기 층간 절연막을 식각하여 상기 식각 정지막의 일부를 노출시키는 단계와, 상기 하드 마스크 패턴과 노출된 상기 식각 정지막을 동시에 제거하여 상기 하부 도전층이 노출되는 컨택홀을 형성하는 단계를 를 포함하는 반도체 소자의 딥 컨택홀 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
실시예
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 딥 컨택홀 형성방법을 설명하기 위하여 도시한 흐름도이고, 도 4a 내지 도 4c는 도 3에 도시된 흐름도에 따라 일례로 DRAM 소자의 메탈 컨택용 딥 컨택홀 형성방법을 도시한 도면들이다.
도 3 및 도 4a에 도시된 바와 같이, 반도체 기판(110) 상에 워드라인(114)을 형성한다. 이때, 워드라인(114)은 폴리 실리콘막(111), 텅스텐(또는, 텅스텐 실리사이드층)(112) 및 하드 마스크(113)로 이루어진다.
이어서, 워드라인(114)의 양측벽에 스페이서(115)를 형성한다. 이때, 스페이서(115)는 산화막 및/또는 질화막을 형성한다.
이어서, 스페이서(115)를 포함하는 전체 구조 상부에 제1 층간 절연막(116)을 증착한다. 이때, 제1 층간 절연막(116)은 산화막 계열의 물질로 형성한다. 예컨대, 층간 절연막(12)은 HDP(High Density Plasma)막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막 중 어느 하나로 형성한다.
이어서, CMP(Chemical Mechanical Polishing) 공정을 실시하여 제1 층간 절연막(116)을 평탄화한다.
이어서, 식각공정을 실시하여 반도체 기판(110)의 액티브 영역이 노출되도록 컨택홀(미도시)을 형성한다.
이어서, 상기 컨택홀이 매립되도록 하부 도전층으로 셀 컨택 플러그(117)를 형성한다. 이때 셀 컨택 플러그(117)은 폴리 실리콘 또는 텅스텐으로 형성한다. 텅스텐을 사용하는 경우에는 컨택홀 내부에 베리어막을 먼저 증착한 후 그 상부에 텅스텐막을 증착한다.
이어서, 셀 컨택 플러그(117)을 포함하는 전체 구조 상부에 식각 정지막(118)을 증착한다. 이때, 식각 정지막(118)은 질화막 계열의 물질로 형성한다.
이어서, 식각 정지막(118) 상부에 제2 층간 절연막(119)을 증착한다. 이때 제2 층간 절연막(119)은 제1 층간 절연막(116)의 물질 중 불순물이 도핑된 산화막으로 형성한다. 예컨대, BPSG, PSG막으로 형성한다.
이어서, CMP 공정을 실시하여 제2 층간 절연막(119)을 평탄화할 수 있다.
이어서, 제2 층간 절연막(119) 상부에 제3 층간 절연막(120)을 증착한다. 이때, 제3 층간 절연막(120)은 제1 층간 절연막(116)의 물질 중 불순물이 도핑되지 않는 산화막으로 형성한다. 예컨대, TEOS막 등으로 형성한다.
이어서, 제3 층간 절연막(120) 상부에 하드 마스크(미도시)를 증착한다. 이때, 하드 마스크는 식각 정지막(116)과 동일한 질화막 계열의 물질로 형성하거나, 폴리 실리콘막으로 형성한다.
이어서, 하드 마스크 상에 포토 레지스트를 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 포토 레지스트 패턴(미도시)을 형성한다(S11).
이어서, 상기 포토 레지스트 패턴을 이용한 식각공정을 실시하여 하드 마스크를 식각한다. 이로써, 하드 마스크 패턴(121a)이 형성된다(S12).
이어서, 스트립 공정을 실시하여 상기 포토 레지스트 패턴을 제거한다(S13).
이어서, 하드 마스크 패턴(121a)에 상부에 잔류되는 폴리머 또는 자연 산화막과 같은 불필요한 막을 제거하기 위하여 세정공정을 실시한다(S14).
이어서, 하드 마스크 패턴(121a)을 식각 마스크로 이용한 식각공정을 실시하여 식각 정지막(118)이 노출되는 컨택홀(123)을 형성한다(S15). 이때, 식각공정은 고밀도 플라즈마 방식을 이용한 MERIE(Magnetically Enhanced Reactive Ion beam Etching) 타입의 장비로, CxFy, O2 및 CxFyO2(여기서, x, y는 자연수) 가스가 혼합된 소오스 가스를 이용하여 88 내지 89°의 각도로 실시한다. 여기서, CxFy:O2:CxFyO2의 비율은 2:2:1로 한다. 한편, 컨택홀(123) 식각공정 후 노출되는 식각 정지막(16)은 웨이퍼 전면에 대하여 수백 Å 정도로 균일하게 잔류되도록 한다.
이어서, 컨택홀(123) 형성공정시 컨택홀(123) 측벽에 생성되어 잔류된 잔류물을 제거하기 위하여 세정공정을 실시한다(S16).
이어서, 도 4b 및 도 4c에 도시된 바와 같이, 인-시튜(in-situ) 식각공정을 통해 하드 마스크 패턴(121a) 제거공정, 컨택홀(123) 확장공정 및 식각 정지막(118) 제거공정을 동시에 실시한다(S17). 이로써, 셀 컨택 플러그(117)의 상부가 노출되는 딥 컨택홀(123a)이 형성된다. 이때, 식각공정은 TCP(Transformer Coupled Plasma), ICP(Inductively Coupled Plasma), MDS(Microwave Down Stream), ECR(Electron Cyclotron Resonance) 플라즈마, 헬리콘(helical) 또는 휘슬러 파 (whistler wave)를 이용하는 헬리콘 플라즈마 및 헬리칼 공진기(helical resonator) 플라즈마 타입의 장비 중 어느 하나를 이용한 고밀도 플라즈마 방식으로 실시한다.
이하에서, 설명되는 고밀도 플라즈마 방식의 공정조건은 하드 마스크 패턴(121a)을 폴리 실리콘막으로 형성하고, 식각 정지막(118)을 질화막으로 형성한 것으로 가정한다.
먼저, 식각공정은 고밀도 플라즈마 방식으로, Cl2, HBr, C2F6 및 O2 가스가 혼합된 소오스 가스를 이용하여 300W 내지 1000W의 소오스 파워로 실시한다. 이때, Cl2/HBr/C2F6/O2 가스의 혼합비율은 10:10:80:10로 한다.
다른 방법으로, 고밀도 플라즈마 방식으로, NF3, O2, N2 및 He 가스가 혼합된 혼합가스를 이용하여 40℃ 이하의 온도, 바람직하게는 10℃ 내지 40℃의 온도에서 실시한다. 이때, NF3/O2/N2/He 가스의 혼합비율은 2:5:20:40으로 한다.
또 다른 방법으로는, 고밀도 플라즈마 방식으로, NF3, O2, N2 및 He 가스가 혼합된 혼합가스를 이용하여 800W 이하, 바람직하게는 300W 내지 800W의 소오스 파워로 우선적으로 하드 마스크 패턴(121a)의 식각율이 식각 정지막(118)의 식각율보다 높은 조건(NF3/O2의 비율 동일)으로 공정을 진행한 후 마무리는 식각 정지막(118)의 식각율이 하드 마스크 패턴(121a)의 식각율보다 높은 조건(NF3/O2의 비율이 2:5)으로 진행한다.
또한, 상기 식각공정에서 실시되는 고밀도 플라즈마 방식에서는 N2, NH3 등의 가스를 첨가하거나, 운반 가스로 Ar 또는 He 가스를 첨가하여 공정을 실시할 수도 있다. 이러한 이유는 식각공정시 층간 절연막(119, 120)과 하드 마스크 패턴(121a) 및 식각 정지막(118) 간의 식각율을 제어하기 위함이다. 즉, 식각공정시 N2, NH3 등의 가스를 첨가함으로써 층간 절연막(119, 120)의 식각율을 감소시키기 위함이다.
컨택홀(123)의 내부를 확장시키기 위한 층간 절연막(119, 120)의 식각은 고밀도 플라즈마 식각공정시 소오스 파워 또는 바이어스 파워를 제어함으로써 얇게 식각할 수도 있다.
한편, 이하에서는 이해를 돕고자 상기 식각공정시시 사용되는 소오스 가스에 따른 하드 마스크 패턴(121a), 제2 및 제3 층간 절연막(119, 120) 및 식각 정지막(118) 간의 식각율 차이를 하기 표 1과 도 5를 참조하여 구체적으로 설명하기로 한다.
하기 표 1과 도 5에서, 고밀도 플라즈마 방식은 50mTorr의 압력, 450W의 소오스 파워, 250W의 바이어스 파워를 공통으로 적용한다. 'BASE'는 상기 조건에서 C2F6 가스만을 소오스 가스로 사용하였고, T-1은 O2를 제외한 Cl2 /HBr/C2F6/혼합가스를 소오스 가스로 사용하였으며, T-2는 Cl2/HBr/C2F6 혼합가스에 O2 가스를 포함한 혼합가스를 사용하였다.
식각율 (Å/분) 식각 정지막 (질화막) 제2 및 제2 층간 절연막 (PE-산화막) 하드 마스크 패턴 (폴리 실리콘막) 식각 정지막:층간 절연막 식각 정지막:하드 마스크 패턴
BASE 1245 1133 601 1.0:1 2.1:1
T-1 571 1723 1425 0.3:1 0.4:1
T-2 796 1701 1635 0.5:1 0.5:1
상기 표 1과 도 5에 나타난 바와 같이, 'BASE' 조건에서는 식각율이 폴리 실리콘막으로 형성된 하드 마스크 패턴(121a), 도핑된 산화막 계열의 물질로 형성된 제2 층간 절연막(119), 도핑되지 않은 산화막 계열의 물질로 형성된 제3 층간 절연막(120) 및 질화막 계열의 물질로 형성된 식각 정지막(118) 순으로 낮은 것을 알 수 있다. 'T-1' 조건에서는 'BASE' 조건에 비해 하드 마스크 패턴(121a)의 식각율이 증가하고, 식각 정지막(118)의 식각율이 감소한 것을 알 수 있다. 'T-2' 조건에서는 'T-1' 조건에 비해 하드 마스크 패턴(121a)과 식각 정지막(118)의 식각율이 증가한 것을 알 수 있다. 이러한 사항을 고려하여 볼 때, 식각공정시 소오스 가스를 적절히 혼합하여 사용함으로써 하드 마스크 패턴(121a)과 식각 정지막(118)을 동시에 제거하는 것이 가능하다.
이어서, 딥 컨택홀(123a)에 대하여 트리트 먼트(treatment) 또는 세정공정을 실시한다(S18).
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 반도체 소자의 딥 컨택홀 형성공정시 식각 마스크로 사용되는 하드 마스크 패턴과, 식각 정지막을 동시에 제거함으로써 초미세 패턴을 구현하는 동시에 공정 단계를 감소시켜 소자의 제조 단가를 감소시킬 수 있다. 더 나아가, 공정이 단순화됨에 따라 소자의 패일을 감소시켜 소자의 수율을 향상시킬 수 있다.

Claims (14)

  1. 하부 도전층이 형성된 반도체 기판을 제공하는 단계;
    상기 하부 도전층을 포함하는 전체 구조 상부에 식각 정지막을 증착하는 단계;
    상기 식각 정지막 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 하드 마스크를 형성하는 단계;
    상기 하드 마스크를 식각하여 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴을 식각 마스크로 이용한 식각공정을 통해 상기 층간 절연막을 식각하여 상기 식각 정지막의 일부를 노출시키는 단계;
    상기 하드 마스크 패턴과 노출된 상기 식각 정지막을 동시에 제거하여 상기 하부 도전층을 노출시키는 단계;
    를 포함하는 반도체 소자의 딥 컨택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 식각 정지막과 상기 하드 마스크는 동일 물질로 형성하는 반도체 소자의 딥 컨택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 식각 정지막이 질화막인 경우 상기 하드 마스크는 폴리 실리콘막으로 형성하는 반도체 소자의 딥 컨택홀 형성방법.
  4. 제 3 항에 있어서,
    상기 하부 도전층을 노출시키는 단계는 인-시튜 방식으로 고밀도 플라즈마 식각공정을 이용하여 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  5. 제 4 항에 있어서,
    상기 고밀도 플라즈마 식각공정은 Cl2, HBr, C2F6 및 O2 가스가 혼합된 소오스 가스를 이용하여 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  6. 제 5 항에 있어서,
    상기 Cl2/HBr/C2F6/O2 가스의 혼합비율은 10:10:80:10인 반도체 소자의 딥 컨택홀 형성방법.
  7. 제 4 항에 있어서,
    상기 고밀도 플라즈마 식각공정은 NF3, O2, N2 및 He 가스가 혼합된 혼합가스를 이용하여 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  8. 제 7 항에 있어서,
    상기 NF3/O2/N2/He 가스의 혼합비율은 2:5:20:40으로 하는 반도체 소자의 딥 컨택홀 형성방법.
  9. 제 4 항에 있어서,
    상기 고밀도 플라즈마 식각공정은 NF3, O2, N2 및 He 가스가 혼합된 혼합가스를 이용하여 실시하되, 먼저 상기 NF3/O2의 혼합비율을 동일하게 하여 공정을 진행한 후 마무리는 상기 NF3/O2의 혼합비율이 2:5가 되는 조건에서 진행하는 반도체 소자의 딥 컨택홀 형성방법.
  10. 제 5 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 고밀도 플라즈마 식각공정은 N2 또는 NH3 가스를 첨가하거나, 운반 가스로 Ar 또는 He 가스를 첨가하여 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  11. 제 5 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 고밀도 플라즈마 식각공정은 300 내지 1000W의 소오스 파워로 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  12. 제 5 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 고밀도 플라즈마 식각공정은 TCP, ICP, MDS, ECR 플라즈마, 헬리콘 또는 휘슬러 파를 이용하는 헬리콘 플라즈마 및 헬리칼 공진기 플라즈마 타입의 장비 중 어느 하나의 장비를 이용하여 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  13. 제 1 항에 있어서,
    상기 하드 마스크 패턴을 형성하는 단계는 MERIE 타입의 장비로, CxFy, O2 및 CxFyO2(여기서, x, y는 자연수) 가스가 혼합된 소오스 가스를 이용하여 실시하는 반도체 소자의 딥 컨택홀 형성방법.
  14. 제 13 항에 있어서,
    상기 CxFy:O2:CxFyO2의 비율은 2:2:1로 하는 반도체 소자의 딥 컨택홀 형성방법.
KR1020040108692A 2004-12-20 2004-12-20 반도체 소자의 딥 컨택홀 형성방법 KR100681209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108692A KR100681209B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 딥 컨택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108692A KR100681209B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 딥 컨택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20060070067A KR20060070067A (ko) 2006-06-23
KR100681209B1 true KR100681209B1 (ko) 2007-02-09

Family

ID=37163889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108692A KR100681209B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 딥 컨택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100681209B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094847B1 (ko) 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20060070067A (ko) 2006-06-23

Similar Documents

Publication Publication Date Title
US6939806B2 (en) Etching memory
US7273566B2 (en) Gas compositions
TW200522203A (en) Method for fabricating semiconductor device
KR100555512B1 (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
CN1661799B (zh) 半导体器件
KR100252039B1 (ko) 자기정렬 콘택홀 형성방법
TW200824002A (en) Method for fabricating semiconductor device
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법
KR100695431B1 (ko) 반도체 소자의 컨택홀 형성방법
KR100744104B1 (ko) 콘택 형성 방법
KR100666881B1 (ko) 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
KR100582370B1 (ko) 다마신공정을 이용한 게이트전극의 제조 방법
JP2005136097A (ja) 半導体装置の製造方法
KR100899084B1 (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
KR100507872B1 (ko) 반도체 장치 제조 방법
KR100643484B1 (ko) 반도체소자의 제조방법
KR100456318B1 (ko) 반도체소자의 플러그 형성방법
KR20090044855A (ko) 반도체 소자의 제조방법
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
KR20000044867A (ko) 반도체 소자의 콘택홀 형성 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR20040001480A (ko) 랜딩 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee