KR100555512B1 - 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 - Google Patents

폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100555512B1
KR100555512B1 KR1020030053077A KR20030053077A KR100555512B1 KR 100555512 B1 KR100555512 B1 KR 100555512B1 KR 1020030053077 A KR1020030053077 A KR 1020030053077A KR 20030053077 A KR20030053077 A KR 20030053077A KR 100555512 B1 KR100555512 B1 KR 100555512B1
Authority
KR
South Korea
Prior art keywords
polysilicon
etching
film
interlayer insulating
pattern
Prior art date
Application number
KR1020030053077A
Other languages
English (en)
Other versions
KR20050014440A (ko
Inventor
한정남
심우관
한우성
홍창기
최상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030053077A priority Critical patent/KR100555512B1/ko
Priority to US10/818,266 priority patent/US7122478B2/en
Publication of KR20050014440A publication Critical patent/KR20050014440A/ko
Application granted granted Critical
Publication of KR100555512B1 publication Critical patent/KR100555512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

폴리실리콘막을 식각 마스크로 사용하여 반도체 소자를 제조하는 방법에 대하여 개시한다. 본 발명의 일 실시예에 의하면 게이트 구조물이 형성된 반도체 기판 상에 실리콘 질화막으로 식각방지막을 형성하고, 그 위에 층간 절연막을 증착한다. 그리고, 층간 절연막 상에 폴리실리콘막 패턴을 형성한다. 그리고, 이 폴리실리콘막 패턴을 식각 마스크로 사용하여 층간 절연막을 식각함으로써 콘택 홀을 형성한다. 다음으로, 폴리실리콘막 패턴을 제거한다. 폴리실리콘막을 제거할 때는 층간 절연막이나 실리콘질화막에 대하여 폴리실리콘의 식각 선택비가 큰 방법을 사용한다. 예를 들어, 폴리실리콘막 패턴을 제거하는 공정에는 리모트 플라즈마를 사용하는 화학적 건식 식각법을 사용할 수 있는데, 식각 가스인 CF4유량/O2유량비는 총 가스 유량에 대한 O2가스의 유량비가 5% 내지 30% 사이인 것이 바람직한데, 예컨대 CF4유량/O2유량비는 150sccm/60sccm 이상일 수 있다. 그리고, 리모트 플라즈마를 발생시키는 마이크로웨이브 동력은 550와트 이상인 것이 바람직하다. 계속해서, 콘택 홀에 도전 물질을 채워서 콘택을 만든다.

Description

폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법{Manufacturing method for semiconductor device using poly silicon etching mask}
도 1은 디자인 룰이 96nm인 반도체 소자에서 포토레지스트막 패턴을 마스크로 사용하여 자기정렬콘택 형성방식으로 콘택을 형성한 후의 SEM 사진이다.
도 2a 내지 도 2e는 종래 기술에 따라 폴리실리콘막 패턴을 식각 마스크로 사용하여 자기정렬콘택 형성방법으로 콘택을 형성하는 방법을 공정 순서에 따라 도시한 단면도이다.
도 3a 내지 도 3d는 본 발명의 바람직한 일 실시예에 따라 폴리실리콘막 패턴을 식각 마스크로 사용하여 콘택을 형성하는 방법을 공정 순서에 따라 도시한 단면도이다.
도 4a 내지 도 4c는 본 발명의 바람직한 다른 실시예에 따라 폴리실리콘막 패턴을 식각 마스크로 사용하여 자기정렬콘택 콘택형성으로 콘택을 형성하는 방법을 공정 순서에 따라 도시한 단면도이다.
도 5는 화학적 건식 식각 공정에서 CF4의 유량에 따른 폴리실리콘막 패턴의 식각율과 실리콘산화막 및 실리콘질화막에 대한 폴리실리콘막 패턴의 식각 선택비를 도시한 그래프이다.
도 6은 폴리실리콘막의 상대적인 식각율을 총 가스 유량에 대한 O2가스의 유량비 변화에 따라 도시한 그래프이다.
도 7은 화학적 건식 식각 공정에서 마이크로웨이브의 동력에 따른 폴리실리콘막 패턴의 식각율과 실리콘산화막 및 실리콘질화막에 대한 폴리실리콘막 패턴의 식각 선택비를 도시한 그래프이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 폴리실리콘막 패턴을 마스크로 이용하여 피식각 물질막을 식각하는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 집적도는 계속 증가하고 있다. 집적도가 계속 증가하면 패턴의 사이즈는 계속 작아진다. 일반적으로 패턴 형성 공정에서 포토레지스트 패턴을 식각 마스크로 사용한다. 포토레지스트막은 노광 및 현상 공정을 통하여 원하는 모양 및 크기의 패턴을 용이하게 형성할 수 있기 때문에, 초기부터 반도체 제조 공정에 널리 사용되어져 왔다.
그런데, 최근에는 디자인 룰이 감소하면서 포토레지스트막 패턴을 식각 마스크로 사용하는 방법에서 한계가 노출되고 있다. 특히 디자인 룰이 100nm이하로 내려가면서 이러한 한계로 인하여 반도체 제조 공정에 많은 문제점을 노출하고 있다. 예를 들어, 포토레지스트 마스크를 사용하면, 식각 후에 잔존하는 물질막에 스트리에이션(striation)이 발생할 수 있다. 그리고, 식각 공정의 공정 마진이 작을 뿐만이 아니라 식각된 물질막의 패턴도 원하는 모양대로 만들어지지 않을 수가 있다.
도 1에는 디자인 룰이 96nm인 반도체 소자에서 포토레지스트막 패턴을 마스크로 사용하여 자기정렬콘택(SAC) 형성방법으로 콘택 홀을 형성한 후의 SEM 사진이 도시되어 있다. 도 1을 참조하면, 형성하고자 하는 패턴의 모양과 다른 콘택 모양이 다수 존재할 뿐만이 아니라 패턴 모양이 기판의 위치에 따라서 상이한 문제점이 존재하고 있다.
상기한 문제점을 해결하기 한 가지 방법으로서 식각 마스크로서 실리콘질화막 패턴이나 폴리실리콘막 패턴을 사용하는 방법이 제시되고 있다. 실리콘 질화막 패턴이나 폴리실리콘막 패턴을 식각 마스크로 사용하면, 스트리에이션이 생기는 것을 방지할 수 있는 장점이 있다. 특히, 폴리실리콘막은 실리콘 질화막에 비하여 증착하기가 쉽다. 아울러, 폴리실리콘막 패턴을 식각 마스크로 사용하여 층간 절연막을 건식 식각할 경우에는, 포토레지스트막 패턴을 식각 마스크로 사용하는 것보다 식각 공정의 마진이 증가하는 장점도 있다.
도 2a 내지 도 2e에는 종래 기술에 따라 폴리실리콘 마스크를 사용하여 자기정렬콘택 형성방법으로 콘택을 형성하는 방법이 공정 순서에 따라 개략적으로 도시되어 있다.
도 2a를 참조하면, 통상의 공정 기술을 사용하여 반도체 기판(100) 상에 게이트 구조물(110)을 형성한다. 게이트 구조물(110)은 예컨대 게이트 산화막(112), 게이트 도전막(114), 하드 마스크막(116) 및 측벽 스페이서(118)를 포함한다. 그리고, 게이트 구조물(110)이 형성된 반도체 기판(100) 상에 단차를 따라서 식각 방지막(120)을 형성한다. 식각 방지막(120)은 그 위에 형성될 층간 절연막에 대하여 식각 선택비가 큰 물질로 형성하는 것이 바람직하다. 예를 들어, 층간 절연막이 실리콘 산화막이면 실리콘 질화막으로 형성할 수 있다.
도 2b를 참조하면, 식각 방지막(120) 상에 층간 절연막(130)을 형성한다. 층간 절연막(130)은 실리콘 산화물로 형성하는 것이 바람직하다. 다음으로, 층간 절연막(130) 상에 하드 마스크용 폴리실리콘막 패턴(140)을 형성한다. 폴리실리콘막 패턴(140)은 폴리실리콘막을 형성한 다음, 포토리소그라피 공정을 사용하여 패터닝함으로써 형성할 수 있다.
도 2c를 참조하면, 폴리실리콘막 패턴(140)을 식각 마스크로 사용하여 층간 절연막(130)을 식각한다. 층간 절연막(130)을 식각할 때, 하드 마스크막(116) 및 측벽 스페이서(118)에 대하여 식각 선택비가 큰 물질을 식각 가스 또는 식각 용액으로 사용한다. 그리고, 계속해서 층간 절연막 패턴(130a)에 의해 노출된 식각 방지막(120)을 식각한다. 그 결과, 식각 방지막 패턴(120a)이 게이트 구조물(110) 상에 남으며, 게이트 구조물(110) 사이에는 반도체 기판(100)을 노출시키는 콘택 홀(H)이 형성된다.
다음으로, 식각 잔류물을 비롯한 불순물을 제거하기 위하여 세정 공정을 실시한다. 그런데, 종래 기술에 의하면 세정 공정에서 폴리실리콘 패턴(140) 보다 층간 절연막 패턴(130a)이 더 많이 식각된다. 이러한 식각율의 차이는 자연 산화막의 제거나 식각 부산물의 제거를 위해서 불가피하다. 그 결과, 도 2c에 점선 원으로 표시된 부분과 같이 층간 절연막 패턴(130a)이 폴리실리콘막 패턴(140a)보다 더 깊게 식각된다.
다음으로, 콘택 홀(H)을 도핑된 폴리 실리콘(150)과 같은 도전성 물질로 채운다. 그 결과가 도 2d에 도시되어 있다. 도 2d를 참조하면, 종래 기술에 의할 경우 콘택 홀을 채우는 도핑된 폴리실리콘(150)의 내부에 보이드(void) 또는 시임(seam, S)이 형성될 수도 있다는 것을 알 수 있다. 왜냐하면, 전술한 바와 같이 콘택 홀 형성 및 세정 공정에서 층간 절연막(130) 또는 층간 절연막 패턴(130a)의 식각율이 폴리실리콘막 패턴(140)의 식각율보다 더 커서, 폴리실리콘 패턴의 폭(d1)보다 층간 절연막 패턴의 폭(d2)이 더 크기 때문이다.
도 2e를 참조하면, 층간 절연막 패턴(130a)이 노출될 때까지 폴리실리콘막 패턴(140)을 제거함과 동시에 도핑된 폴리실리콘(150)을 식각한다. 이 때, 건식 에치백이나 화학적 기계적 평탄화(CMP) 공정을 사용한다. 그 결과, 층간 절연막 패턴(130a) 사이에는 콘택(150a)이 만들어지며, 그 중에서 일부 콘택(150a)에는 보이드 또는 시임이 존재할 수도 있다.
그런데, 콘택(150a)에 시임(S)이 존재하면, 콘택(150a)의 면적이 감소하기 때문에 콘택 저항이 증가하는 문제가 발생한다. 특히, 시임(S) 내부에 식각 부산물이나 기타 불순물이 잔류하게 되면 저항이 증가할 뿐만이 아니라 반도체 소자의 신뢰성을 떨어뜨릴 수가 있다.
상기한 문제를 해결하기 위하여 옥사이드 버핑 화학적 기계적 평탄화(oxide buffing CMP) 공정을 실시하기도 한다. 그러나, 옥사이드 버핑 CMP는 비용이 많이 들며, 또한 콘택(150a)에 존재하는 시임(S)을 완전히 없앨 수 없기 때문에 종래 공정의 문제점을 해결하는데 한계가 있다.
또한, 폴리실리콘막 패턴(140)을 식각 마스크를 사용하는 종래 기술에 의할 경우에는 이 폴리실리콘막 패턴(140)을 제거하는 공정이 콘택 홀(H)을 채운 다음에야 진행된다. 따라서, 콘택 홀(H)이 형성된 상태(도 2c의 상태)에서는 층간 절연막 패턴(130a) 상에 폴리실리콘막 패턴(140)이 남아 있어서 스캔닝 전자(scanning electron)을 흡수해버리기 때문에, SEM 사진 등으로는 콘택 홀(H)이 완전히 개구되었는지 인-라인으로는 검사할 수가 없다. 이 경우에, 콘택 홀(H)이 완전히 개구되었는지 확인하기 위해서는 파괴 검사를 해야만 한다.
본 발명이 이루고자 하는 기술적 과제는 콘택 홀이 완전히 개구되었는지 여부에 대한 검사를 인-라인으로 실시할 수 있을 뿐만이 아니라 콘택 내부에 시임이 생기는 현상을 방지할 수 있으며, 아울러 제조비용을 절감할 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 폴리실리콘막 패턴을 콘택 홀을 식각하기 위한 식각 마스크로 사용하며, 콘택 홀을 형성한 다음에는 층간 절연막 및/또는 식각 방지막에 대한 폴리실리콘막 패턴 의 식각 선택비가 높은 식각 방법을 사용하여 폴리실리콘막 패턴을 제거한 다음, 도전 물질을 콘택 홀에 채워서 콘택을 만든다.
본 발명의 일 실시예에 따른 폴리실리콘 식각 마스크를 사용한 반도체 소자의 제조방법은 반도체 기판 상에 층간 절연막을 형성하는 단계, 상기 층간 절연막 상에 폴리실리콘막 패턴을 형성하는 단계, 상기 폴리실리콘막 패턴을 식각 마스크로 상기 층간 절연막을 식각하여 콘택 홀을 형성하는 단계, 상기 층간 절연막에 대하여 식각 선택비가 큰 식각 공정을 사용하여 폴리실리콘막 패턴을 제거하는 단계 및 상기 콘택 홀을 도전물질로 채워서 콘택을 형성하는 단계를 포함한다.
상기한 실시예의 일 측면에 따르면, 상기 층간 절연막을 형성하기 전에 상기 반도체 기판 상에 식각 방지막을 형성하는 단계 및 상기 폴리실리콘막 패턴을 제거하는 단계 이후에 상기 콘택 홀에 노출된 식각 방지막을 식각하는 단계를 더 포함하며, 상기 폴리실리콘막 패턴을 제거하는 단계에서는 상기 식각 방지막에 대해서도 식각 선택비가 큰 식각 공정을 사용하여 상기 폴리실리콘막 패턴을 제거할 수 있다. 그리고, 상기 층간 절연막에 대한 상기 폴리실리콘막 패턴의 식각 선택비는 50이상이며 그리고 상기 식각 방지막에 대한 상기 폴리실리콘막 패턴의 식각 선택비는 25이상이 되는 것이 보다 바람직하다.
이 경우에, 상기 폴리실리콘막 패턴을 제거하는 단계는 리모트 플라즈마를 사용하는 화학적 건식 식각법으로 수행할 수 있으며, 예를 들어 상기 층간 절연막이 실리콘 산화막이고, 상기 식각 방지막은 실리콘 질화막인 경우에, 상기 화학적 건식 식각법은 CF4가스 및 O2가스를 포함하는 식각 매체를 사용하여 수행할 수 있다. 그리고, 총 가스 유량에 대한 O2가스 유량은 약 5% 이상에서 약 30%이하인 것이 바람직하다. 그리고/또는 상기 리모트 플라즈마는 마이크로웨이브 동력을 사용하여 발생시키며, 상기 마이크로웨이브 동력은 550와트 이상인 것이 바람직하다.
상기한 실시예의 다른 측면에 따르면, 상기 층간 절연막이 실리콘 산화막이고, 상기 식각 방지막은 실리콘 질화막인 경우에, 상기 폴리실리콘막 패턴을 제거하는 단계는 희석 암모니아를 사용하는 습식 식각법으로 수행할 수도 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 도전체 패턴, 하드마스크막 및 측벽 스페이서를 포함하는 도전라인 구조물을 형성하는 단계, 반도체 기판 상에 상기 도전라인 구조물을 덮는 층간 절연막을 형성하는 단계, 상기 층간 절연막 상에 폴리실리콘막 패턴을 형성하는 단계, 상기 폴리실리콘막 패턴을 식각 마스크로 사용하여 상기 층간 절연막을 식각하여 콘택 홀을 형성하는 단계, 상기 층간 절연막에 대하여 식각 선택비가 큰 식각 공정을 사용하여 폴리실리콘막 패턴을 제거하는 단계 및 상기 콘택 홀을 도전물질로 채워서 콘택을 형성하는 단계를 포함한다.
상기한 실시예의 일 측면에 따르면, 상기 도전 라인 구조물은 게이트 라인 구조물 또는 비트 라인 구조물일 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형 태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것이다. 도면에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 3a 내지 도 3d에는 본 발명의 바람직한 일 실시예에 따라 폴리실리콘막 패턴을 식각 마스크로 사용하여 콘택을 형성하는 방법이 공정 순서에 따라 도시되어 있다.
도 3a를 참조하면, 기판(200) 상에 절연막 예컨대 제1 층간 절연막(212)이 형성되어 있다. 그리고, 절연막은 그 내부에 하부 도전체를 포함한다. 하부 도전체는 도시된 바와 같이 콘택 패드(215)일 수 있다. 콘택 패드(215)는 도핑된 폴리실리콘 또는 금속 등으로 형성할 수 있다.
계속해서, 콘택 패드(215)를 포함하는 제1 층간 절연막(212) 상에 식각 방지막(220)을 형성할 수 있다. 식각 방지막(220)을 형성하는 공정은 임의적인데, 그 이유는 후술한다. 식각 방지막(220)은 예를 들어, 실리콘 질화막으로 형성할 수 있다. 계속해서, 식각 방지막(220) 상에 절연막 예컨대 제2 층간 절연막(230)을 형성하고, 제2 층간 절연막(230) 상에 식각 마스크로 사용하기 위한 폴리실리콘막 패턴(240)을 형성한다. 폴리실리콘막 패턴(240)은 예컨대, 폴리실리콘막을 형성한 다음, 포토리소그라피 공정을 이용하여 상기 폴리실리콘막을 패터닝함으로써 형성할 수 있다.
도 3b를 참조하면, 폴리실리콘막 패턴(240)을 식각 마스크로 사용하여 제2 층간 절연막(230)을 식각한다. 그 결과 내부에 콘택 홀(H)을 포함하는 제2 층간 절연막 패턴(230a)이 형성된다. 콘택 홀(H)은 콘택 패드(215) 등의 하부 도전체를 노출시키지만, 도시된 바와 같이 식각 방지막(220)이 있는 경우에는 식각 방지막(220)을 노출시킨다.
도 3c를 참조하면, 폴리실리콘막 패턴(240)을 제거한다. 폴리실리콘막 패턴(240)을 제거하는 공정 및 이때 사용하는 식각 매체는 다음의 공정 조건을 고려하여 선택한다.
첫째, 폴리실리콘막 패턴(240)을 식각할 경우에 그 하부에 형성되어 있는 절연막 예컨대 제2 층간 절연막(230a)은 거의 식각이 되지 않아야 한다. 특히, 디자인 룰이 100nm이하인 경우에는 제2 층간 절연막(230a)의 폭(t1)이 아주 작기 때문에, 측면 방향으로 식각이 많이 되지 않아야 한다. 즉, 폴리실리콘막 패턴(240)은 제2 층간 절연막(230a)에 대하여 높은 식각 선택비를 가져야 한다. 식각 선택비의 구체적인 기준은 제거되어야 할 폴리실리콘막 패턴(240)의 두께와 콘택 홀(H) 사이에 남아 있는 제2 층간 절연막(230a)의 폭(t1)에 따라 다를 수 있다. 실리콘산화막에 대한 폴리실리콘막 패턴의 식각 선택비는 30이상이 되는 것이 바람직하지만, 디자인 룰이 감소하여 콘택 홀 사이에 위치하는 실리콘산화막의 폭이 100nm 이하인 경우에는 50이상이 되는 것이 바람직하다.
둘째, 콘택 홀(H)에 의하여 노출되는 하부 도전체에 손상을 가하지 말아야 한다. 식각 공정에서 폴리실리콘막 패턴이 하부 도전체에 대하여 식각 선택비가 아주 높은 공정 조건을 사용하는 경우에는 도 3a에 기술한 바와 같은 식각 정지막(220) 형성공정은 필요가 없다. 그러나, 하부 도전체가 실리콘 기판이거나 도핑된 폴리실리콘으로 형성된 콘택 구조물인 경우에는 그것의 손상을 방지하기 위해서 식각 정지막(220)을 형성하는 공정이 반드시 필요하다. 후자의 경우에는, 식각 정지막(220)에 대한 폴리실리콘막 패턴(240)의 식각 선택비는 커야 한다. 즉, 폴리실리콘막 패턴(240)을 제거하는 동안에 식각 정지막(220)은 계속 남아 있어서, 하부 도전체에 손상이 생기는 것을 방지할 수 있어야 한다.
예를 들어, 식각 마스크로 사용하는 폴리실리콘막 패턴을 약 1000Å의 두께로 형성하는 경우에, 콘택 홀을 형성하기 위한 제2 층간 절연막의 식각 공정에서 약 300Å의 손실이 발생하므로 남아있는 폴리실리콘막 패턴의 두께는 약 700Å 정도이다. 그리고, 식각 정지막으로 사용하는 실리콘질화막을 약 100Å의 두께로 형성하는 경우에, 콘택 홀을 형성하기 위한 제2 층간 절연막의 식각 공정에서 이것도 약 70Å의 손실이 발생하므로 남아 있는 실리콘질화막의 두께는 약 30Å 정도이다. 따라서, 실리콘질화막이 전부 소모되기 전에 폴리실리콘막 패턴을 제거하기 위해서는 실리콘질화막에 대한 폴리실리콘막의 식각 선택비가 최소한 25이상이 되어야 한다.
그리고, 웨이퍼 전면에 대하여 식각이 균일하게 이루어져야 한다. 왜냐하면, 웨이퍼의 중심부와 가장자리에서 식각율 차이가 크면, 식각 공정을 제어하기가 용이하지 않을 뿐만이 아니라 웨이퍼 상의 위치에 따라서 불량이 발생하기가 쉽기 때 문에 수율이 낮아진다. 식각이 균일하게 이루어지는지 여부는 다음의 식으로 표시되는 식각 균일도로 나타낸다. 폴리실리콘막 패턴을 제거하는 공정에서 웨이퍼 전면에 대한 식각 균일도는 약 3% 이하가 되는 것이 바람직하다.
Figure 112003028436291-pat00001
예를 들어, 폴리실리콘막 패턴을 제거하기 위하여 질산(HNO3):카브복실산(CH3COOH):불산(HF):탈이온수(DIW)가 40:2:1:20의 비율로 혼합되어 있는 폴리-에천트를 사용하는 경우나 또는 질산(HNO3):불산(HF)이 25:1로 섞여 있는 폴리-에천트를 사용하는 경우에는 실리콘산화막에 대한 폴리실리콘막의 선택비는 약 40이나 45정도로 높지만, 식각 균일도가 3% 보다 크기 때문에 폴리실리콘막 패턴을 제거하는데 사용하는 것은 바람직하지 않다.
본 발명의 실시예에 따른 폴리실리콘막 패턴(240)의 제거 공정은 상기한 첫 번째 및 두 번째 조건을 모두 만족시켜야 한다. 그리고, 세 번째 조건도 만족시키는 것이 바람직하다. 예를 들어, 제2 층간 절연막(230)이 실리콘산화막이고, 식각 정지막(220)이 실리콘질화막인 경우에, 상기한 조건을 만족시키는 폴리실리콘막 패턴(240)의 제거 공정은 다음 2가지가 있다.
첫째, 화학적 건식 식각(Chemical Dry Etch, CDE)법으로 폴리실리콘막 패턴(240)을 제거하는 것이다. 식각 가스로는 CF4가스 및 O2가스를 포함하는 식각 가스를 사용한다. 화학적 건식 식각은 식각 가스 내의 반응종과 제거하고자 하는 물질의 화학 반응을 유도하여 식각하는 방법으로서 일반적으로 리모트 플라즈마를 이용한다. 다이렉트 플라즈마를 사용하여 폴리실리콘막 패턴(240)을 제거하는 것은 식각 방지막(220) 및/또는 하부 도전체에 손상을 유발시킬 수 있기 때문에 바람직하지 않다.
도 5에는 화학적 건식 식각을 사용할 경우, CF4 및 O2의 유량 변화에 따른 폴리실리콘막 패턴의 식각율과 실리콘산화막 및 실리콘질화막에 대한 폴리실리콘막패턴의 식각 선택비를 보여주는 그래프가 도시되어 있다. 도시된 그래프는 마이크로웨이브 동력으로 400와트(W)를 인가하고, 압력은 30Pa 그리고 온도는 상온인 실험조건에 얻어진 실험 결과를 근거로 도시한 것이다.
도 5를 참조하면, 폴리실리콘막 패턴의 식각율은 CF4의 유량 증가에 따라 지수 함수적으로 증가한다. 예컨대, CF4/O2의 유량비가 130sccm/80sccm인 경우에 폴리실리콘막 패턴의 식각율은 약 1500(Å/분)이지만, 유량비가 150sccm/60sccm인 경우에는 폴리실리콘막 패턴의 식각율은 약 3000(Å/분) 이상이다. 그리고, 실리콘산화막 및 실리콘질화막에 대한 폴리실리콘막 패턴의 식각 선택비도 CF4의 유량 증가에 따라 직선적으로 증가하지만 그 기울기는 상이하다. 예컨대, 유량비가 150sccm/60sccm인 경우에 실리콘질화막에 대한 폴리실리콘막 패턴의 선택비는 25보다 작다는 것을 알 수 있다. 반면, 실리콘산화막에 대한 폴리실리콘막 패턴의 선택비는 50이상이다.
도 6에는 총 가스 유량에 대한 O2가스 유량비의 변화에 따른 폴리실리콘막의 식각율을 보여주는 그래프가 도시되어 있다. 도 6을 참조하면, 폴리실리콘막의 식각율이 높은 경우는 총 가스 유량에 대한 O2 가스의 유량비가 5% 이상 내지는 30% 이하가 되어야 함을 알 수 있다. 따라서, 이 범위 내에서는 폴리실리콘막에 대한 식각율이 상대적으로 크기 때문에 실리콘질화막 및 실리콘산화막에 대한 식각 선택비도 본 실시예에서 요구되는 충분한 값을 얻을 수 있다.
도 7에는 화학적 건식 식각을 사용할 경우, 리모트 플라즈마의 마이크로웨이브 동력 변화에 따른 폴리실리콘막 패턴의 식각율과 실리콘산화막 및 실리콘질화막에 대한 폴리실리콘막 패턴의 식각 선택비를 보여주는 그래프가 도시되어 있다. 도시된 그래프는 CF4/O2의 유량비가 150sccm/60sccm이며, 압력은 30Pa 그리고 온도는 상온인 실험조건에서 얻어진 데이터를 근거로 도시한 것이다.
도 7을 참조하면, 마이크로웨이브 동력이 증가함에 따라 폴리실리콘막 패턴의 식각율과 실리콘산화막 및 실리콘질화막에 대한 폴리실리콘막 패턴의 식각 선택비가 서로 다른 기울기를 가지고 증가한다. 그리고, 상기한 예와 같이 실리콘산화막에 대한 폴리실리콘막 패턴의 식각 선택비가 약 50이상이고, 실리콘질화막에 대한 식각 선택비가 약 25이상이 되는 마이크로웨이브 동력은 약 550와트 이상이다.
실리콘산화막과 실리콘질화막에 대하여 폴리실리콘막 패턴이 높은 식각 선택비를 나타내는 두 번째 방법은 희석 암모니아를 사용하는 습식 식각 방법이다. 희석 암모니아를 사용하면 실리콘산화막에 대한 폴리실리콘막 패턴의 식각 선택비는 약 30 정도가 되며, 실리콘질화막은 희석 암모니아에는 거의 식각이 되지 않는다. 그리고, 식각 균일도도 3% 이내이다. 따라서, 희석 암모니아를 사용하는 방법은 콘택 홀 사이에 있는 실리콘산화막의 폭이 상대적으로 큰 경우에 폴리실리콘막 패턴을 제거하는데 사용할 수가 있다.
계속해서 도 3c를 참조하면, 폴리실리콘막 패턴(240)을 제거한 다음에 콘택 홀(H)에 노출된 식각 방지막(220)을 식각한다. 그 결과, 제2 층간 절연막 패턴(230a) 하부에만 식각 방지막 패턴(220a)이 남고 콘택 패드(215)의 상면이 노출된다.
도 3d를 참조하면, 콘택 홀(H)을 도전 물질 예를 들어 도핑된 폴리실리콘 또는 금속 물질로 채운다. 그리고, 건식 에치백이나 CMP 등의 방법을 사용하여 제2 층간 절연막 패턴(230a)이 노출될 때까지 식각하면 도시된 바와 같이 콘택(250)이 만들어진다.
상기한 실시예에 의한 콘택 형성 방법은 도시되어 있는 구조에서만 적용이 가능한 것은 아니다. 예를 들어, 디램에서 스토리지 노드와 콘택 패드를 형성하기 위한 콘택 플러그 형성 공정, 커패시터 상부 전극과 금속 배선 라인을 형성하기 위한 금속 콘택 형성 공정 또는 코아/페리 영역에서의 콘택 형성 공정 등 여러 가지 콘택 형성 공정에 상기한 실시예는 적용이 가능하다.
도 4a 내지 도 4c에는 본 발명의 바람직한 다른 실시예에 따라 폴리실리콘막 패턴을 식각 마스크로 사용하여 자기정렬콘택 형성방법으로 콘택을 형성하는 방법이 공정 순서에 따라 도시되어 있다.
본 실시예에 의하면, 폴리실리콘막 패턴(340)을 식각 마스크로 사용하며, 자 기정렬콘택 형성방법으로 콘택 홀(H)을 형성하는 공정까지는 종래 기술과 동일하다. 본 실시예에서도 전술한 도 2c까지의 공정이 그대로 적용될 수 있다. 즉, 도 4a를 참조하면, 반도체 기판(300) 상에 콘택 홀(H)이 형성되어 있는 제1 층간 절연막 패턴(330a)이 형성되어 있다. 그리고, 제1 층간 절연막 패턴(330a)의 내부에는 게이트 산화막(312), 게이트 도전막(314), 하드 마스크막(316) 및 측벽 스페이서(318)를 포함하는 게이트 구조물(310)이 형성되어 있고, 그 위에는 식각 정지막 패턴(320a)이 형성되어 있다. 그리고, 제1 층간 절연막 패턴(330a) 상에는 폴리실리콘막 패턴(340)이 형성되어 있다. 이 때, 전술한 바와 같이 콘택 홀(H) 형성 과정이나 그 이후에 세정 과정에서 폴리실리콘 보다 더 많이 식각되어서, 점선 원에 표시되어 있는 것과 같이 제1 층간 절연막 패턴(330a)의 폭이 폴리실리콘막 패턴(340)의 폭보다 더 좁다.
도 4b를 참조하면, 폴리실리콘막 패턴(340)을 제거하는 공정을 실시한다. 폴리실리콘막 패턴(340)을 제거하는데는 전술한 본 발명의 실시예에서와 같이 식각 가스로서 CF4 및 O2를 사용하는 화학적 건식 식각법이나 희석 암모니아를 식각액으로 사용하는 습식 식각법을 이용할 수 있다. 폴리실리콘막 패턴(340)을 제거한 다음에는 콘택 홀(H)에 노출되어 있는 식각 방지막(320)을 제거한다.
예를 들어, 식각 마스크로 사용하기 위한 폴리실리콘막을 약 1000Å 정도의 두께로 형성할 수 있다. 이 폴리실리콘막은 자기정렬 방식으로 제1 층간 절연막을 식각하여 콘택 홀(H)을 형성하는 과정에서, 약 250Å 내지 350Å가 식각되어 없어 진다. 결과적으로, 남아 있는 폴리실리콘막 패턴(340)의 두께는 약 650Å 내지 750Å 정도이다. 그리고, 예컨대 약 100Å 정도의 두께로 형성된 식각 방지막도 식각되어 없어지는데, 콘택 홀(H)이 형성된 다음에는 약 30Å 내지 40Å 정도만 남아 있을 수 있다.
따라서, 콘택 홀(H)에 의해 노출된 식각 방지막이 전부 소모되기 전에 폴리실리콘막 패턴(340)을 전부 제거하기 위해서는 식각방지막에 대한 폴리실리콘의 식각 선택비가 20이상, 바람직하게는 25이상이 되어야 한다. 도 5 및 도 6을 참조하여 전술한 바와 같이, 화학적 건식 식각법을 사용하는 경우에는 CF4/O2 유량비는 150sccm/60sccm 이상인 것이 바람직하다. 그리고, 리모트 플라즈마의 생성에 사용하는 마이크로웨이퍼 동력은 550와트 이상인 것이 바람직하다. 전술한 바와 같이 리모트 플라즈마를 사용한 화학적 건식 식각법을 사용하면, 웨이퍼 전면에 대한 식각 균일도도 3% 보다 낮다.
도 4c를 참조하면, 콘택(350)이 형성된 결과물이 도시되어 있는데, 콘택 홀(H)에 도전 물질을 채운 다음에 식각하는 제조 공정은 종전과 같다.
본 발명에 의하면 폴리실리콘막 패턴을 식각 마스크로 사용한다. 따라서, 포토레지스트를 사용하는 것과 같은 스트리에이션이 생기지 않고, 식각 프로파일도 원하는 모양을 얻을 수 있다. 아울러, 식각 공정에서 공정 마진이 증가하며 실리콘질화막에 비하여 공정이 쉽다.
또한, 실리콘산화막이나 실리콘질화막에 대하여 폴리실리콘막 패턴의 식각 선택비가 큰 방법을 사용하여 폴리실리콘막 패턴을 제거한다. 따라서, 콘택 홀 하부의 반도체 기판이나 도전체에 손상이 생기는 것을 방지할 수 있으며, 콘택 홀 사이의 층간 절연막이 과도 식각되어서 형성되는 콘택이 서로 단락되는 현상이 발생하는 것을 방지할 수 있다. 그리고, 웨이퍼 전체에 대해서도 균일한 식각이 이루어지기 때문에 수율도 향상시킬 수가 있다. 특히 리모트 플라즈마를 사용한 화학적 건식 식각법이나 희석 암모니아를 사용하는 습식 식각법을 사용하는 경우에는 옥사이드 버핑 CMP를 사용하는 경우보다 제조비용을 절감할 수 있으며, 시임 등에 의하여 반도체 소자의 특성이 열화되는 것을 방지할 수 있다.
그리고, 식각 마스크로 사용한 폴리실리콘막 패턴을 제거한 다음에 콘택 홀을 도전물질로 매립한다. 따라서, 폴리실리콘막 패턴을 제거한 다음에는 콘택 홀이 전부 개구되어 있는지를 인-라인으로 검사할 수가 있다. 그리고, 층간 절연막의 식각 공정이나 세정 공정에서 층간 절연막 폭이 폴리실리콘막 패턴의 폭보다 더 좁은 경우에도 콘택에는 시임 등이 생기지 않는다.

Claims (17)

  1. 상부에 도전층이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 폴리실리콘막 패턴을 형성하는 단계;
    상기 폴리실리콘막 패턴을 식각 마스크로 상기 층간 절연막을 식각하여, 상기 도전층과 전기적 접속을 위한 콘택 홀을 형성하는 단계;
    상기 폴리실리콘막 패턴을 제거하는 단계; 및
    상기 콘택 홀을 도전물질로 채워서 상기 도전층과 전기적으로 접속되는 콘택을 형성하는 단계를 포함하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 층간 절연막을 형성하는 단계 이전에 상기 반도체 기판 상에 식각 방지막을 형성하는 단계; 및
    상기 폴리실리콘막 패턴을 제거하는 단계 이후에 상기 콘택 홀 내에 노출된 식각 방지막을 식각하는 단계를 더 포함하며,
    상기 폴리실리콘막 패턴을 제거하는 단계에서 상기 식각 공정은 상기 식각 방지막에 대해서도 식각 선택비가 큰 공정을 사용하여 실시하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 층간 절연막에 대한 상기 폴리실리콘막 패턴의 식각 선택비는 30이상이며 그리고 상기 식각 방지막에 대한 상기 폴리실리콘막 패턴의 식각 선택비는 25이상인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 폴리실리콘막 패턴을 제거하는 단계는 리모트 플라즈마를 사용하는 화학적 건식 식각법으로 실시하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  5. 제2항에 있어서,
    상기 층간 절연막은 실리콘 산화막이고, 상기 식각 방지막은 실리콘 질화막이며, 상기 화학적 건식 식각법은 CF4가스 및 O2가스를 포함하는 식각 매체를 사용하여 수행하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  6. 제5항에 있어서,
    상기 식각 매체의 총 유량에 대한 상기 O2가스의 유량비는 5% 내지 30% 사이인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  7. 제4항에 있어서,
    상기 리모트 플라즈마는 마이크로웨이브 동력으로 사용하여 발생시키며, 상기 동력은 550와트 이상인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  8. 제2항에 있어서,
    상기 층간 절연막은 실리콘 산화막이고, 상기 식각 방지막은 실리콘 질화막이며, 상기 폴리실리콘막 패턴을 제거하는 단계는 희석 암모니아를 사용하는 습식 식각법으로 실시하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  9. 반도체 기판 상에 도전체 패턴, 하드마스크막 및 측벽 스페이서를 포함하는 도전라인 구조물을 형성하는 단계;
    반도체 기판 상에 상기 도전라인 구조물을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 폴리실리콘막 패턴을 형성하는 단계;
    상기 폴리실리콘막 패턴을 식각 마스크로 상기 층간 절연막을 식각하여 콘택 홀을 형성하는 단계;
    상기 폴리실리콘막 패턴을 제거하는 단계; 및
    상기 콘택 홀을 도전물질로 채워서 콘택을 형성하는 단계를 포함하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  10. 제9항에 있어서,
    상기 도전 라인 구조물은 게이트 라인 구조물 또는 비트 라인 구조물인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  11. 제9항에 있어서,
    상기 층간 절연막을 형성하는 단계 이전에 단차를 따라서 상기 도전라인 구조물 및 상기 반도체 기판 상에 식각 방지막을 형성하는 단계; 및
    상기 폴리실리콘막 패턴을 제거하는 단계 이후에 상기 콘택 홀에 노출된 식각 방지막을 식각하는 단계를 더 포함하며,
    상기 폴리실리콘막 패턴을 제거하는 단계에서 상기 식각 공정은 상기 식각 방지막에 대해서도 식각 선택비가 큰 공정을 사용하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  12. 제11항에 있어서,
    상기 층간 절연막에 대한 상기 폴리실리콘막 패턴의 식각 선택비는 30이상이며 그리고 상기 식각 방지막에 대한 상기 폴리실리콘막 패턴의 식각 선택비는 25이상인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  13. 제9항에 있어서,
    상기 폴리실리콘막 패턴을 제거하는 단계는 리모트 플라즈마를 사용하는 화학적 건식 식각법으로 실시하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  14. 제11항에 있어서,
    상기 층간 절연막은 실리콘 산화막이고, 상기 식각 방지막은 실리콘 질화막이며, 상기 화학적 건식 식각법은 CF4가스 및 O2가스를 포함하는 식각 매체를 사용하여 수행하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  15. 제14항에 있어서,
    상기 식각 매체의 총 유량에 대한 상기 O2가스의 유량비는 5% 내지 30% 사이인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  16. 제13항에 있어서,
    상기 리모트 플라즈마는 마이크로웨이브 동력으로 사용하여 발생시키며, 상기 동력은 550와트 이상인 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
  17. 제11항에 있어서,
    상기 층간 절연막은 실리콘 산화막이며, 상기 식각 방지막은 실리콘 질화막이며, 상기 폴리실리콘막 패턴을 제거하는 단계는 희석 암모니아를 사용하는 습식 식각법으로 실시하는 것을 특징으로 하는 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법.
KR1020030053077A 2003-07-31 2003-07-31 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 KR100555512B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030053077A KR100555512B1 (ko) 2003-07-31 2003-07-31 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
US10/818,266 US7122478B2 (en) 2003-07-31 2004-04-02 Method of manufacturing a semiconductor device using a polysilicon etching mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030053077A KR100555512B1 (ko) 2003-07-31 2003-07-31 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050014440A KR20050014440A (ko) 2005-02-07
KR100555512B1 true KR100555512B1 (ko) 2006-03-03

Family

ID=34101798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053077A KR100555512B1 (ko) 2003-07-31 2003-07-31 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US7122478B2 (ko)
KR (1) KR100555512B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910696A (zh) * 2017-04-07 2017-06-30 上海华力微电子有限公司 图形光罩连接孔缺陷检查测试结构及方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480636B1 (ko) 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
TWI281231B (en) * 2004-12-20 2007-05-11 Hynix Semiconductor Inc Method for forming storage node of capacitor in semiconductor device
KR100780632B1 (ko) * 2006-02-28 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법
KR100713001B1 (ko) * 2006-05-02 2007-05-02 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
CN100468695C (zh) * 2006-12-04 2009-03-11 中芯国际集成电路制造(上海)有限公司 改善多晶硅缺陷的方法
US8765589B2 (en) 2007-08-31 2014-07-01 Tokyo Electron Limited Semiconductor device manufacturing method
KR100905789B1 (ko) * 2008-01-02 2009-07-02 주식회사 하이닉스반도체 수직형 트랜지스터를 구비한 반도체 소자의 제조방법
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
CN104517900B (zh) * 2013-09-27 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure
CN108550563A (zh) * 2018-06-08 2018-09-18 上海华虹宏力半导体制造有限公司 半导体结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976767A (en) * 1997-10-09 1999-11-02 Micron Technology, Inc. Ammonium hydroxide etch of photoresist masked silicon
KR19990046909A (ko) * 1997-12-01 1999-07-05 정선종 손동작을 이용한 컴퓨터 윈도우 제어 장치 및 그 방법
US6235214B1 (en) * 1998-12-03 2001-05-22 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
KR20000061305A (ko) 1999-03-25 2000-10-16 윤종용 반도체 장치의 제조 방법
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
JP4781571B2 (ja) * 2001-07-31 2011-09-28 エルピーダメモリ株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910696A (zh) * 2017-04-07 2017-06-30 上海华力微电子有限公司 图形光罩连接孔缺陷检查测试结构及方法
CN106910696B (zh) * 2017-04-07 2019-09-17 上海华力微电子有限公司 图形光罩连接孔缺陷检查测试结构及方法

Also Published As

Publication number Publication date
KR20050014440A (ko) 2005-02-07
US20050026420A1 (en) 2005-02-03
US7122478B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
JP2006013506A (ja) シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法
US6562651B2 (en) Method of manufacturing a semiconductor device having contact pads
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
KR100555512B1 (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
US6372649B1 (en) Method for forming multi-level metal interconnection
US7691741B2 (en) Method of forming bit line in semiconductor device
KR100480636B1 (ko) 반도체 장치의 제조방법
KR100464862B1 (ko) 반도체 장치의 제조 방법
KR100604920B1 (ko) 이중 플러그를 갖는 반도체 장치의 제조 방법
KR100666881B1 (ko) 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100643484B1 (ko) 반도체소자의 제조방법
US6930043B2 (en) Method for forming DRAM cell bit line and bit line contact structure
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법
KR100507863B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR20080061165A (ko) 반도체 소자의 콘택홀 형성 방법
KR100972694B1 (ko) 반도체 소자의 제조 방법
KR20090030507A (ko) 반도체 소자의 제조방법
KR20070002799A (ko) 반도체 소자 제조 방법
KR20050074759A (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR20080033597A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee