CN106910696B - 图形光罩连接孔缺陷检查测试结构及方法 - Google Patents

图形光罩连接孔缺陷检查测试结构及方法 Download PDF

Info

Publication number
CN106910696B
CN106910696B CN201710225567.2A CN201710225567A CN106910696B CN 106910696 B CN106910696 B CN 106910696B CN 201710225567 A CN201710225567 A CN 201710225567A CN 106910696 B CN106910696 B CN 106910696B
Authority
CN
China
Prior art keywords
connecting hole
light shield
defect
layer
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710225567.2A
Other languages
English (en)
Other versions
CN106910696A (zh
Inventor
范荣伟
陈宏璘
龙吟
倪棋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710225567.2A priority Critical patent/CN106910696B/zh
Publication of CN106910696A publication Critical patent/CN106910696A/zh
Application granted granted Critical
Publication of CN106910696B publication Critical patent/CN106910696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种图形光罩连接孔缺陷检查测试结构及方法，在衬底上进行阱离子、源漏离子注入后，沉积金属硅化物层，并且光刻形成孔或者沟槽，在孔或者沟槽内沉积金属硅化物阻止层，在金属硅化物层上沉积金属层，在金属硅化物阻止层上沉积第一介电质层，然后在上述结构上沉积第二介电质层，在该第二介电质层形成连接孔，该测试结构上的连接孔就是用被测试的图形光罩光刻形成的，然后对该连接孔进行沉积金属形成金属栓，对其扫描电子束，也即扫描电镜下每个连接孔的亮度来确定该连接孔是否存在了缺陷,就可以找出图形光罩上该连接孔图案是否具有缺陷。这种测试结构排除连接孔被沟槽干扰的问题，能够单纯地找出仅由图形光罩连接孔图案造成的缺陷。

Description

图形光罩连接孔缺陷检查测试结构及方法
技术领域
本发明涉及半导体工艺领域，特别涉及一种图形光罩连接孔缺陷检查测试结构及方法。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，半导体工艺也越来越复杂，在最小线宽为28nm的产品研发过程中，图形光罩上的点缺陷是使产品上下线路导通的最大阻碍。传统的检测图形光罩缺陷的方法一般有两种：
第一，通过OPC(Optical Proximity Correction，光学临近修正)计算找出光罩缺点，但是由于图形光罩复杂性的提升，OPC无法计算出所有类型的图形光罩上的缺点；
第二，通过光刻能量/焦距矩阵对晶圆上连接孔01缺陷检测，然后通过SEM观察确认光罩缺点，此种方法在其他图形层可以比较有效地将图形光罩缺陷检测出来，但是针对孔洞图形层中的孔状结构，比如接触孔和连接孔01等，此种方法存在较大弊端，按28nm产品常规工艺流片后形成的结构如图1所示，连接孔01之间需要经过沟槽连接，因为在工艺窗口范围内，由于沟槽形成工艺的干扰，往往对连接孔01变形等类似的图形光罩缺陷却很难检测出来或者检测率非常低，或者很难通过工程判断将其识别出来。
发明内容
本发明提出了一种图形光罩连接孔缺陷检查测试结构及方法，针对连接孔的工艺和结构，制作出一种方便检测连接孔缺陷的测试结构，然后使用这种测试结构进行缺陷检查，最终确定图形光罩上连接孔的缺陷。
为达到上述目的，本发明提供一种图形光罩连接孔缺陷检查测试结构的制作方法，包括以下步骤：
步骤一：提供一衬底，进行阱离子和源漏离子注入；
步骤二：在步骤一形成的结构上形成金属硅化物层并光刻形成孔或者沟槽，在所述孔或者沟槽内沉积金属硅化物阻止层；
步骤三：在所述金属硅化物层上沉积金属层，在所述金属硅化物阻止层上沉积第一介电质层；
步骤四：在步骤三形成的结构上沉积第二介电质层，在所述第二介电质层中形成连接孔，所述连接孔底部与所述金属层接触。
作为优选，在所述连接孔内沉积的金属为铜。
作为优选，步骤一中阱离子和源漏离子注入为无光阻阻挡的离子注入。
作为优选，步骤一中阱离子注入之后使得所述衬底形成N阱区或P阱区，并对形成的结构进行退火。
作为优选，步骤一中源漏离子注入为P型掺杂或者N型掺杂。
本发明还提供一种图形光罩连接孔缺陷检查方法，提供一如上所述的测试结构，在所述测试结构的连接孔内沉积金属形成金属栓，并使所述测试结构经过电子束扫描后，在扫描电镜下观察连接孔缺陷，所述连接孔缺陷对应的图形光罩上的连接孔图案则为图形光罩连接孔缺陷。
作为优选，在扫描电镜下观察连接孔缺陷的方法为记录每个连接孔反射回的电子量。
作为优选，还包括将扫描电镜下观察到的连接孔缺陷输入晶圆检测仪中的模拟分析软件中，根据曝光条件，对每个连接孔缺陷作权重计算，根据工艺精度，确定要找出图形光罩连接孔缺陷个数G，在权重计算中，将分值最高的前G个连接孔标记为缺陷连接孔，所述G个缺陷连接孔对应在图形光罩上的连接孔图案则为图形光罩连接孔缺陷。
与现有技术相比，本发明的有益效果是：本发明提供一种图形光罩连接孔缺陷检查测试结构及检查方法，该测试结构为在衬底上进行阱离子、源漏离子注入后，沉积金属硅化物层，并且光刻形成孔或者沟槽，在孔或者沟槽内沉积金属硅化物阻止层，在金属硅化物层上沉积金属层，在所述金属硅化物阻止层上沉积第一介电质层，然后在上述结构上沉积第二介电质层，在该第二介电质层形成连接孔，该测试结构上的连接孔就是用被测试的图形光罩光刻形成的，然后对该连接孔进行沉积金属形成金属栓，最后对其扫描电子束，在扫描电镜下观察每个连接孔反馈的电子量，也即扫描电镜下每个连接孔的亮度来确定该连接孔是否存在了缺陷,根据该缺陷对应到图形光罩上就可以找出图形光罩上该连接孔图案是否具有缺陷。这种测试结构节省了工艺程序，并且排除连接孔被沟槽干扰的问题，能够单纯地找出仅由图形光罩连接孔图案造成的缺陷，使得检查结果更加精确。
附图说明
图1为现有技术提供用于缺陷检查的结构表面照片；
图2～6为本发明提供的测试结构的制作过程示意图；
图7为本发明提供的测试结构表面照片；
图1中：01-连接孔；
图2～6中：10-衬底、20-阱离子注入层、30-源漏离子注入、40-金属硅化物、41-孔或沟槽、50-金属硅化物阻止层、60-金属层、71-第一介电层、72-第二介电层、80-连接孔、81-铜.
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参照图6，为了能够方便检查出现有的图形光罩上连接孔的缺陷，本发明提供一种使用现有图形光罩作为连接孔光刻光罩的测试结构，其制作方法，包括以下步骤：
步骤一：请参照图2和图3，提供一衬底10，进行阱离子和源漏离子注入，这两个工艺的组合类型可选择N-WELL/PMOS，N-WELL/NMOS，P-WELL/PMOS，P-WELL/NMOS等，也就是说阱离子注入层20可为N阱区或P阱区，源漏离子注入30可为N型掺杂或者P型掺杂，本发明提供的离子注入皆是在无光阻遮挡衬底10上进行的离子注入，在进行完离子注入后对形成的结构皆需要进行退火处理。
步骤二：请参照图4，在步骤一形成的结构上形成金属硅化物40并将金属硅化物40光刻形成孔或沟槽41，在所述孔或沟槽41沉积金属硅化物阻止层50；
步骤三：请参照图5，在所述金属硅化物层40上沉积金属层60，在所述金属硅化物阻止层50沉积第一介电质层71；
步骤四：请参照图6，在步骤三形成的结构上沉积第二介电质层72，在所述第二介电质层72中形成连接孔80，所述连接孔80底部与所述金属层60接触，然后在连接孔80内沉积金属铜81，沉积形成后对该结构进行平坦化。
上述测试结构形成的每一步工艺所使用的光罩皆为现有的图形光罩，工艺参数以及后处理皆与现有的28nm集成电路制作流程中常规的参数以及后处理(如清洗、退火等)步骤和参数相同。
本发明还提供一种图形光罩连接孔缺陷检查方法，请参照图7，其使用一如上所述的测试结构，使所述测试结构经过电子束扫描后，在扫描电镜下观察连接孔80缺陷，具体地，观察扫描电镜下连接孔80电子的反射量，若电子束扫描模式为正电势，则具有缺陷的连接孔80在扫描电镜下暗淡，没有缺陷的连接孔80在扫描电镜下亮起，反之，若电子束扫描模式为负电势，则具有缺陷的连接孔80在扫描电镜下亮起，没有缺陷的连接孔80在扫描电镜下暗淡。
将上述信息输入至晶圆检测仪的模拟分析软件中，同时根据曝光条件，对每个检查出来的连接孔80缺陷作权重计算，给每个有缺陷的连接孔80打分，具体分值的计算公式为：
其中(xm,ym)为图形光罩连接孔缺陷在图形光罩上的位置坐标，m是第m种图形类别；
an为图形光罩的图形复杂度系数；
c为在能量焦距关系矩阵中晶圆上每个连接孔缺陷所使用能量与设定的工艺临界能量之间的步阶数量或者在能量焦距关系矩阵中晶圆上每个连接孔80缺陷所使用焦距与设定的工艺临界焦距之间的步阶数量；
Kn为第n组能量/焦距条件的晶圆条件系数；
Rn为第n组能量/焦距条件下(xm,ym)的连接孔80出现缺陷的次数。
对上述每个具有缺陷的连接孔80打分后，设定一个阈值w，将所有分值大于w的具有缺陷的连接孔80对应图形光罩上的连接孔80标记为具有缺陷。
或者设定一个缺陷个数G，将分值最高的前G个连接孔对应在图形光罩上的连接孔标记为具有缺陷。
本发明提供一种图形光罩连接孔缺陷检查测试结构，在衬底10上进行阱离子、源漏离子注入后，沉积金属硅化物40，并且将其光刻形成孔或者沟槽41，在孔或沟槽41内沉积金属硅化物阻止层50，在金属硅化物层50上沉积金属层60，在所述金属硅化物阻止层50上沉积第一介电质层71，然后在上述结构上沉积第二介电质层72，在该第二介电质层72形成连接孔80，该测试结构上的连接孔80就是用被测试的图形光罩光刻形成的，然后对该连接孔80内沉积金属形成金属栓，最后对其扫描电子束，在扫描电镜下观察每个连接孔80反馈的电子量，也即扫描电镜下每个连接孔80的亮度来确定该连接孔80是否存在了缺陷，根据该缺陷对应到图形光罩上就可以找出图形光罩上该连接孔80图案是否具有缺陷。这种测试结构节省了工艺程序，并且排除连接孔80被沟槽干扰的问题，能够单纯地找出仅由图形光罩连接孔图案造成的缺陷，使得检查结果更加精确。
本发明对上述实施例进行了描述，但本发明不仅限于上述实施例。显然本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (8)

1.一种图形光罩连接孔缺陷检查测试结构的制作方法，包括:
步骤一：提供一衬底，进行阱离子和源漏离子注入；
其特征在于，还包括以下步骤：
步骤二：在步骤一形成的结构上形成金属硅化物层并光刻形成孔或者沟槽，在所述孔或者沟槽内沉积金属硅化物阻止层；
步骤三：在所述金属硅化物层上沉积金属层，在所述金属硅化物阻止层上沉积第一介电质层；
步骤四：在步骤三形成的结构上沉积第二介电质层，在所述第二介电质层中形成连接孔，所述连接孔底部与所述金属层接触，在所述连接孔内沉积金属形成金属栓。
2.如权利要求1所述的图形光罩连接孔缺陷检查测试结构的制作方法，其特征在于，在所述连接孔内沉积的金属为铜，在所述连接孔内沉积金属形成金属栓。
3.如权利要求1所述的图形光罩连接孔缺陷检查测试结构的制作方法，其特征在于，步骤一中阱离子和源漏离子注入为无光阻遮挡的离子注入。
4.如权利要求3所述的图形光罩连接孔缺陷检查测试结构的制作方法，其特征在于，步骤一中阱离子注入之后使得所述衬底形成N阱区或P阱区，并对形成的结构进行退火。
5.如权利要求3所述的图形光罩连接孔缺陷检查测试结构的制作方法，其特征在于，步骤一中源漏离子注入为P型掺杂或者N型掺杂。
6.一种图形光罩连接孔缺陷检查方法，包括提供一测试结构，其特征在于，采用如权利要求1～5中任意一项所述的图形光罩连接孔缺陷检查测试结构的制作方法制作所述测试结构，还包括在所述测试结构的连接孔内沉积金属形成金属栓，并使所述测试结构经过电子束扫描后，在扫描电镜下观察连接孔缺陷，所述连接孔缺陷对应的图形光罩上的连接孔图案则为图形光罩连接孔缺陷。
7.如权利要求6所述的图形光罩连接孔缺陷检查方法，其特征在于，在扫描电镜下观察连接孔缺陷的方法为记录每个连接孔反射回的电子量。
8.如权利要求6所述的图形光罩连接孔缺陷检查方法，其特征在于，还包括将扫描电镜下观察到的连接孔缺陷输入晶圆检测仪中的模拟分析软件中，根据曝光条件，对每个连接孔缺陷作权重计算，根据工艺精度，确定要找出图形光罩连接孔缺陷个数G，在权重计算中，将分值最高的前G个连接孔标记为缺陷连接孔，所述G个缺陷连接孔对应在图形光罩上的连接孔图案则为图形光罩连接孔缺陷。
CN201710225567.2A 2017-04-07 2017-04-07 图形光罩连接孔缺陷检查测试结构及方法 Active CN106910696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710225567.2A CN106910696B (zh) 2017-04-07 2017-04-07 图形光罩连接孔缺陷检查测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710225567.2A CN106910696B (zh) 2017-04-07 2017-04-07 图形光罩连接孔缺陷检查测试结构及方法

Publications (2)

Publication Number Publication Date
CN106910696A CN106910696A (zh) 2017-06-30
CN106910696B true CN106910696B (zh) 2019-09-17

Family

ID=59194003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710225567.2A Active CN106910696B (zh) 2017-04-07 2017-04-07 图形光罩连接孔缺陷检查测试结构及方法

Country Status (1)

Country Link
CN (1) CN106910696B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919295B (zh) * 2017-11-15 2020-02-14 上海华力微电子有限公司 一种检测接触孔底部钨栓缺失缺陷的方法
CN108107059B (zh) * 2017-11-16 2021-03-05 上海华力微电子有限公司 一种接触孔底部钨栓缺陷的检测结构及检测方法
WO2021068219A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Method for detecting defects in deep features with laser enhanced electron tunneling effect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555512B1 (ko) * 2003-07-31 2006-03-03 삼성전자주식회사 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
JP2006089290A (ja) * 2004-09-21 2006-04-06 Sumitomo Electric Ind Ltd メタライズ基板
CN101471266A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 半导体器件及其制造方法
CN104733439A (zh) * 2013-12-19 2015-06-24 英飞凌科技股份有限公司 半导体器件的测试和器件及其设计

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555512B1 (ko) * 2003-07-31 2006-03-03 삼성전자주식회사 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
JP2006089290A (ja) * 2004-09-21 2006-04-06 Sumitomo Electric Ind Ltd メタライズ基板
CN101471266A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 半导体器件及其制造方法
CN104733439A (zh) * 2013-12-19 2015-06-24 英飞凌科技股份有限公司 半导体器件的测试和器件及其设计

Also Published As

Publication number Publication date
CN106910696A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
US11353324B2 (en) Method for validating measurement data
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
CN106910696B (zh) 图形光罩连接孔缺陷检查测试结构及方法
TW201740235A (zh) 藉由使用抽樣計畫製造半導體裝置的方法
US9091935B2 (en) Multistage extreme ultra-violet mask qualification
TWI532075B (zh) 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統
US20160217240A1 (en) Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication
US8050488B2 (en) Method of analyzing a wafer sample
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
US10990000B2 (en) Photolithography plate and mask correction method
CN106371284B (zh) 图形光罩接触孔缺陷检测方法
CN108508014A (zh) 光阻涂覆性能的检测方法
CN102353697B (zh) 在线测评缺陷的方法
Kundu et al. Modeling manufacturing process variation for design and test
JP4320308B2 (ja) 欠陥検査方法
Yamaguchi et al. Impact of long-period line-edge roughness (LER) on accuracy in CD measurement
US20060266833A1 (en) System, method and computer software product for inspecting charged particle responsive resist
Zhang et al. Study of CDSEM measurement issue caused by wafer charging
US20170139321A1 (en) Method for repairing a mask
KR20110001140A (ko) 광 근접효과 보정 방법
Ose et al. Correction method for high-precision CD measurements on electrostatically charged wafers
Park et al. Systematic defect inspection and verification for distributions of critical dimension in OPC models utilizing design based metrology tool
Luo et al. Research and optimization of electronic charge phenomena on CDSEM imaging of binary photomask
Kawada et al. CD-SEM for 65-nm Process Node
Zhang et al. The total inspection solutions of extreme tiny defect in BEOL advanced semiconductor process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant