JP2006013506A - シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 - Google Patents

シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 Download PDF

Info

Publication number
JP2006013506A
JP2006013506A JP2005182481A JP2005182481A JP2006013506A JP 2006013506 A JP2006013506 A JP 2006013506A JP 2005182481 A JP2005182481 A JP 2005182481A JP 2005182481 A JP2005182481 A JP 2005182481A JP 2006013506 A JP2006013506 A JP 2006013506A
Authority
JP
Japan
Prior art keywords
forming
sacrificial layer
pattern
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005182481A
Other languages
English (en)
Inventor
根熙 ▲バイ▼
Keun-Hee Bai
Kyokyu Chi
京求 池
Chang-Jin Kang
姜 昌珍
Cheol-Kyu Lee
李 哲圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006013506A publication Critical patent/JP2006013506A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 シリコンゲルマニウム犠牲層を使用して半導体素子の微細パターンを形成する方法、及びそれを用いた自己整列コンタクトを形成する方法を提供する。
【解決手段】 基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成し、基板の全面に少なくとも導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム(Si1−XGe)犠牲層を形成し、犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成した後、犠牲層を乾式エッチングすることで基板を露出させるコンタクトホールを形成し、ポリシリコンを使用してコンタクトホールを埋め込む複数のコンタクトを形成した後に残留する犠牲層を湿式エッチングした後、その領域にシリコン酸化物を満たして第1層間絶縁層を形成する半導体素子の自己整列コンタクトの形成方法。
【選択図】 図6A

Description

本発明は、半導体素子の製造方法に係り、より具体的には、シリコンゲルマニウム犠牲層を利用して微細パターンを形成する方法と、その微細パターンの形成方法を利用して自己整列コンタクト(Self Aligned Contact:、SAC)を形成する方法に関する。
半導体素子の微細化が進行するにつれて、半導体製造工程の難易度は次第に高まっている。特に、コンタクトパッドのような微細パターンを形成する時には、写真及びエッチング工程の誤整列マージンが小さくなり、微細なコンタクトを形成し難くなってきた。誤整列マージンを確保するための代案として提示された一つの方法はSAC形成工程である。
SAC形成工程では、相異なる2つまたはそれ以上の絶縁物質を導入して、そのような絶縁物質間に得られるエッチング選択比を利用してコンタクトホールを形成する。そのようなSAC形成工程を利用すれば、露光工程の誤整列マージンが増加するため、微細なコンタクトを製造しやすくなる。SAC形成工程では、一般的に前記した二つの絶縁物質としてシリコン酸化物とシリコン窒化物とを利用する。例えば、DRAM素子のSACパッド形成工程では、シリコン酸化物で形成された層間絶縁膜とシリコン窒化物で形成されたゲートラインやビットラインのキャッピング層及び側壁スペーサとの間のエッチング選択比を利用する。したがって、パターンの微細化にもかかわらず、SAC形成工程を利用して誤整列マージンを更に多く確保できる。
しかし、半導体素子の高集積化が更に増加しつつ、コンタクトホールの縦横比が急増してきた。縦横比が増加するにつれて、SAC工程で利用される絶縁物質間に得られるエッチング選択比を更に増大させることが要求されている。例えば、DRAM素子のSACパッド形成工程では、安定的にSAC形成工程を進めるには、乾式エッチング時にマスク膜(シリコン窒化膜)に対する被エッチング物質膜(シリコン酸化膜)の選択比が20以上にならなければならないと知られている。しかし、シリコン窒化膜に対するシリコン酸化膜のエッチング選択比は約12にしかならないため、工程マージンが不十分である。
更に高いエッチング選択比を得るために多様な方法が試みられた。例えば、乾式エッチングが行われるチャンバ壁を加熱して、エッチャントとして導入されるプラズマ内のCFラジカルの濃度を増加させようとする試みが知られている。また、高いC/F比を有する新たなフッ化炭素系ガスとしてC、CまたはCなどをエッチャントとして使用する方法も知られている。そして、低い電子温度を有する新たなプラズマソースを開発して、プラズマ内部でエッチャントの過剰解離による過剰Fラジカルの発生を抑制しようとする試みも知られている。
しかし、前記した試みは、何れも約10のエッチング選択比しか得られず、20以上の高いエッチング選択比が得られないと知られている。なぜなら、シリコン酸化膜の物質的特性によって、シリコン酸化膜に対する乾式エッチングは、基本的に化学的エッチングより物理的エッチングであるスパッタリングが更に強く発生するためである。シリコン酸化膜をエッチングするために、通常500W以上から約2000Wの高いバイアス電力を印加する。その結果、高いバイアス電力が印加されたCガス、アルゴン(Ar)ガス及び/または酸素(O)ガスによってシリコン酸化膜だけでなく、マスク膜に対するスパッタリングも多く発生する。その結果、マスク膜として作用するキャッピング膜と側壁スペーサとの損失が多く発生して、要求される20以上の高いエッチング選択比を得ることが難しい。
さらに、強いスパッタリング効果によってフォトレジスト膜の変形も多く発生する。デザインルールが減少すれば、それによってフォトレジスト膜も薄くなるため、強いスパッタリング効果によるフォトレジスト膜の変形が更に問題となる。フォトレジスト膜の変形が深刻であれば、ウィグリングやストライエーションなどの問題が発生する。
そのようなフォトレジストの変形問題を解決するために、ポリシリコン膜でエッチングマスクパターンを形成する方法が提示された。しかし、そのような方法は、熱的負担が大きく、さらに工程を複雑にし、CMPなどの方法を使用してポリシリコン膜を除去せねばならないため、コストを増加させるという問題がある。そして、層間絶縁膜としてのシリコン酸化膜を形成するのに必要な高いバイアス電力が必要であるので、上記方法は強いスパッタリング効果の発生の問題を根本的に解決できず、強いスパッタリング効果によってハードマスク膜に対して低いエッチング選択比をもつという限界がある。
本発明が達成しようとする技術的課題は、デザインルールの減少により縦横比が増加するにもかかわらず、コンタクトのような半導体素子の微細パターンを更に経済的で且つ容易に形成できる半導体素子の微細パターンの形成方法、及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法を提供するところにある。
本発明が達成しようとする他の技術的課題は、デザインルールの減少によりフォトレジスト膜が薄くなるにもかかわらず、従来のような厚さを有するフォトレジスト膜を使用しても、フォトレジスト膜の変形による問題が発生しない半導体素子の微細パターンの形成方法、及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法を提供するところにある。
前記した技術的課題を達成するための本発明に係る半導体素子の微細パターンの形成方法は、まず基板上にシリコンゲルマニウム(Si1−XGe)で犠牲層を形成する。前記犠牲層は、半導体基板上に形成されるか、または半導体基板と犠牲層との間に第3の物質層が更に介在されてもよい。そして、前記犠牲層上に所定のパターンを有するフォトレジストパターンを形成する。そして、前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記基板を露出させる犠牲層パターンを形成する。そして、前記シリコンゲルマニウムに対してエッチング選択比が大きい第1物質を使用して、前記犠牲層パターンによって限定される領域を埋め込む第1物質層パターンを形成する。そして、前記犠牲層パターンを湿式エッチングして除去した後、除去された前記犠牲層パターンがあった領域に第2物質を満たして第2物質層パターンを形成する。
前記した本発明の一例によれば、前記第1物質は導電性物質であり、前記第2物質は絶縁性物質でありうる。または、前記第1物質が絶縁性物質であり、前記第2物質は導電性物質でありうる。その場合、前記導電性物質は、ポリシリコン、金属シリサイドまたは金属でありうるが、ポリシリコンであることが好ましい。そして、前記絶縁性物質は、シリコン酸化物、シリコン窒化物またはシリコン酸化窒化物でありうるが、シリコン酸化物であることが好ましい。
前記した例の一側面によれば、前記犠牲層の乾式エッチング工程で、乾式エッチングチャンバ内のバイアス電力としては30ないし300Wの電力を加え得る。
前記した例の他の側面によれば、前記犠牲層パターンを除去することは、前記犠牲層パターンの前記第1物質層に対する選択比が30:1以上である湿式エッチング液を使用できる。または、前記犠牲層パターンを除去することは、1分当り数百Åのエッチング速度を示す湿式エッチング液を使用できる。例えば、前記犠牲層パターンを除去する段階で、水酸化アンモニウム(NHOH)、過酸化水素(H)及び脱イオン水が含まれた混合溶液を湿式エッチング液として使用できる。その時、前記水酸化アンモニウム、過酸化水素及び脱イオン水の混合比は1:4:20で使用でき、前記混合溶液は、40ないし75℃に加熱して使用することが好ましい。前記混合溶液は、過酢酸(Peracetic Acid:PAA)、酢酸(CHCOOH)、フッ酸(HF)及び/または界面活性剤を更に含みうる。
前記した例の更に他の側面によれば、犠牲層の形成に使用されるシリコンゲルマニウムのx範囲は、0.1以上、0.8以下となるようにしてもよい。そして、前記シリコンゲルマニウム犠牲層を形成する段階の工程温度は350ないし500℃でありうる。
前記した本発明に係る微細パターンの形成方法は、半導体素子のコンタクトを形成する例に適用できる。
半導体素子のコンタクトの形成方法の一例によれば、まず、複数の第1導電性パターンが形成されている物質層上にシリコンゲルマニウム(Si1−XGe)で犠牲層を形成する。そして、前記犠牲層上に所定のパターンを有するフォトレジストパターンを形成する。そして、前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記複数の第1導電性パターンのそれぞれを露出させる複数の開口を形成する。そして、ポリシリコンを使用して、前記複数の開口を埋め込む複数の第2導電性パターンを形成する。そして、前記残留する犠牲層を湿式エッチングして除去し、除去された前記犠牲層があった領域にシリコン酸化物を満たして第1層間絶縁層を形成する。
半導体素子のコンタクトの形成方法の他の例によれば、まず、複数の第1導電性パターンが形成されている物質層上にシリコンゲルマニウム(Si1−XGe)で犠牲層を形成する。そして、前記犠牲層上に所定のパターンを有するフォトレジストパターンを形成する。そして、前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記複数の第1導電性パターンのそれぞれを覆う複数の犠牲層パターンを形成する。そして、シリコン酸化物を使用して、前記複数の犠牲層パターンを取り囲む第1層間絶縁層を形成する。そして、前記複数の犠牲層パターンを湿式エッチングして除去し、除去された前記犠牲層があった領域にポリシリコンを満たして第2導電性パターンを形成する。
前記した本発明に係る半導体素子の微細パターンの形成方法は、半導体素子の自己整列コンタクトの形成方法にも適用できる。
半導体素子の自己整列コンタクトの形成方法の一例によれば、まず、基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成する。そして、前記基板の全面に少なくとも前記導電ライン構造物より高くシリコンゲルマニウム(Si1−XGe)犠牲層を形成する。そして、前記犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成する。そして、前記フォトレジストパターンをエッチングマスクとして使用して前記犠牲層を乾式エッチングすることによって前記基板を露出させる前記コンタクトホールを形成する。そして、ポリシリコンを使用して前記コンタクトホールを埋め込む複数のコンタクトを形成する。そして、前記残留する犠牲層を湿式エッチングして除去して、除去された前記犠牲層があった領域にシリコン酸化物を満たして第1層間絶縁層を形成する。
半導体素子の自己整列コンタクトの形成方法の他の例によれば、まず、基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成する。そして、前記基板の全面に少なくとも前記導電ライン構造物より高くシリコンゲルマニウム(Si1−XGe)犠牲層を形成する。そして、前記犠牲層上に、後続工程で形成されるコンタクトに相応するフォトレジストパターンを形成する。そして、前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記コンタクトパターンに相応する犠牲層パターンを形成する。そして、シリコン酸化物を使用して、前記犠牲層パターンを取り囲む第1層間絶縁層を形成する。そして、前記複数の犠牲層パターンを湿式エッチングして除去し、除去された前記犠牲層があった領域にポリシリコンを満たして前記コンタクトを形成する。
前記した例に係る自己整列コンタクトの形成方法では、前記導電ライン構造物は、前記導電性物質膜の下部に形成されているゲート酸化膜を更に含むゲートライン構造物でありうる。その時、コンタクトは、前記基板のソース/ドレイン領域と電気的に連結される。そして、前記導電ライン構造物はビットライン構造物の場合であってもよい。その場合、前記ハードマスク膜及び前記側壁スペーサはシリコン窒化物で形成でき、前記側壁スペーサはシリコン酸化物でも形成できる。
本発明のシリコンゲルマニウム犠牲層を使用すれば、デザインルールの減少によりパターンの縦横比が増加するにもかかわらず、続けてフォトレジストを使用して微細パターンを形成できる。したがって、コンタクトのような半導体素子の微細パターンを更に経済的且つ容易な方法で形成できる。特に、乾式エッチング工程でフォトレジスト膜の変形を防止できるウィグリングやストライエーションが発生することを防止できる。さらに、KrF用のフォトレジストより薄い厚さが要求されるArF用のフォトレジストのような短波長光源用のフォトレジストを使用できるため、更に微細なパターンを形成でき、高集積化に有利である。
特に、本発明によれば、スパッタリング効果によるハードマスク膜とスペーサとのエッチングが少ないため、自己整列コンタクトの形成方法により有用に適用できる。その場合、エッチングマスクとしてポリシリコンまたはシリコン窒化膜を使用することによる工程の複雑化及びコストの増加を防止できる。そして、シリコン窒化物より誘電定数が小さいシリコン酸化物で側壁スペーサを形成できるため、素子の電気的特性を改善できる。
以下、添付した図面を参照して本発明の好ましい実施形態を詳細に説明する。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態に具体化されうる。むしろ、ここで紹介される実施形態は、本発明の技術的思想が徹底的で且つ完全に開示されうるように、また当業者に本発明の思想を十分に伝えるために例示的に提供されるものである。図面において、層の厚さ、領域のサイズ及び要素の形状などは、明確性のために誇張されたものである。全明細書にかけて同じ参照番号は同じ構成要素を示す。
本発明に係る半導体素子の微細パターンの形成方法と、それを用いた自己整列コンタクトの形成方法では、シリコンゲルマニウム(Si1−XGe)層を犠牲層として使用する。シリコンゲルマニウムは、その物質の特性上、化学的エッチング特性に優れた乾式エッチング工程でパターニングできる。すなわち、エッチングチャンバの内部に約30ないし300Wの低バイアス電力を印加して乾式エッチング工程を進行できる。乾式エッチング工程に使用されるエッチャントガスに、相対的に低いバイアスが印加されるため、基板上の物質膜、例えば、フォトレジストパターン及び周辺物質膜に対するスパッタリング作用は少なく行われる。また、シリコンゲルマニウム層は、湿式エッチングによって容易に除去できるため、犠牲層としての使用に適している。
図1ないし図5は、本発明の第1実施形態に係る半導体素子の微細パターンの形成方法を説明するための断面図である。
図1を参照すれば、基板10上に犠牲層として使用されるシリコンゲルマニウム(Si1−XGe)層20を形成する。次いで、犠牲層20をパターニングするために犠牲層20上にフォトレジストパターン30を形成する。
ここで、基板10は、シリコン基板のような半導体基板であるか、またはその内部に導電パターンが形成されているシリコン酸化膜のような絶縁膜であるか、またはドーピングされたポリシリコンのような導電膜でありうる。
シリコンゲルマニウム犠牲層20は、ファーネスタイプ、枚葉式設備または25枚のウェーハが入るミニ配置設備を利用したLPCVD方法により形成できる。この場合、工程温度は約350ないし500℃であって、低温工程が可能であるため、熱的負担を減少させうるという長所がある。形成されるシリコンゲルマニウム犠牲層20の厚さは、形成しようとする微細パターンの高さにより決定される。
シリコンゲルマニウム犠牲層20の形成時には、SiH、Si及び/またはSiHClなどのようなシラン系ガス及びGeH及び/またはGeFなどのガスをソースガスとして利用する。シリコンゲルマニウム(Si1−XGe)犠牲層20のGe含有量、すなわち、xの範囲はGeソースガスの流量比で調整できる。その組成比は、特別に限定されるものではない。ただし、犠牲層20をパターニングする時に露出される基板10に対してエッチング選択比がある組成が好ましく、所望の微細パターンを形成した後に犠牲層20を除去する時には、前記微細パターンに対して選択比があるように除去されうる組成が好ましいという点を考慮して、前記xの範囲を設計することが良い。例えば、xの範囲は、0.1以上、0.8以下にする。前記xを微細に調節するには、GeソースであるGeHなどを水素や窒素などに希釈して供給すればよい。
フォトレジストパターン30は、KrF用の感光性レジストやCOMAまたはアクリレートなどのArF用の感光性レジストを塗布した後、露光源を使用して露光した後に現像して形成する。露光による乱反射防止及び感光性レジストの接着力を向上させるために、有機系列または無機系列の反射防止層を使用してもよい。
フォトレジストパターン30によって限定される領域は特別な制限がない。例えば、基板10上の層間絶縁層内にコンタクトを形成する場合を仮定する。その場合、フォトレジストパターン30によって限定される領域はコンタクトが形成される領域であるか、またはコンタクトを取り囲む層間絶縁層が形成される領域であることもある。また、フォトレジストパターン30によって限定される領域のパターンにも特別な制限がない。例えば、フォトレジストパターン30によって限定される領域は、コンタクトタイプのパターンであるか、またはラインタイプのパターンであることもあり、フォトレジストパターン30自体がコンタクトタイプのパターンであることもある。
図2を参照すれば、フォトレジストパターン30をエッチングマスクとして使用して、シリコンゲルマニウム犠牲層20を乾式エッチングして犠牲層パターン20aを形成する。犠牲層20の乾式エッチングは、HBrとOとの混合ガス、Cl、O及びHBrの混合ガス、または前記混合ガスにAr及び/またはCガスが追加された混合ガス、またはHbr、HeO、N及びCガスの混合ガスを使用して行い得る。また、エッチングプロファイルの改善及び工程時間の短縮のためにプラズマを利用してもよい。
犠牲層20の乾式エッチングでは、エッチングチャンバの内部に約30ないし300Wのバイアスのみが印加される。それは、シリコン酸化膜とは違って、シリコンゲルマニウム膜は、その物理的及び化学的特性上、エッチングガスによる化学的エッチングが活発に行われるため、シリコン酸化膜をエッチングする時と同じ高いバイアスを印加する必要がないためである。
図3を参照すれば、第1物質を使用して、犠牲層パターン20aによって限定される領域に第1物質層パターン40を形成する。第1物質層パターン40は、第1物質層の蒸着工程と乾式エッチバックまたはCMPなどの平坦化工程とを行って形成できる。第1物質は、不純物がドーピングされたポリシリコン、金属シリサイドまたは金属などの導電性物質であるか、またはシリコン酸化物、シリコン窒化物またはシリコン酸化窒化物のような絶縁性物質でありうる。例えば、不純物がドーピングされたポリシリコンを使用して層間絶縁層内にコンタクトを形成しようとする場合に、前記第1物質は、不純物がドーピングされたポリシリコンであるか、または層間絶縁層物質として使用されるシリコン酸化物でありうる。
図4を参照すれば、シリコンゲルマニウムパターン20aを湿式エッチングで除去する。その時、シリコンゲルマニウムパターン20aを第1物質層パターン40に対して高い選択比があるように除去する。第1物質層パターン40がポリシリコンまたはシリコン酸化物で形成されている場合、シリコンゲルマニウムパターン20aの第1物質層40に対する選択比が30:1以上である湿式エッチング液を使用することが好ましい。そして、1分当り数百Åのエッチング速度を示す湿式エッチング液を使用すれば、工程時間も短縮させうる。そのような条件を満足させるエッチング液としては、以下で詳細に説明するように、水酸化アンモニウム(NHOH)、過酸化水素(H)及び脱イオン水(HO)を含む混合溶液を使用することが好ましい。前記混合溶液には、過酢酸、酢酸、フッ酸及び/または界面活性剤が更に含まれてもよい。例えば、水酸化アンモニウム、過酸化水素及び脱イオン水の混合比が1:5:1である標準洗浄液(SC−1)を使用するか、または前記混合比を1:5:20にして使用しても良い。そのような混合溶液は、40ないし75℃に加熱して使用する場合にシリコンゲルマニウム膜の除去効果が優秀である。
アンモニア、過酸化水素及び脱イオン水混合溶液によるシリコンゲルマニウムパターン20aのエッチング過程を説明すれば、第1段階は、過酸化水素による表面酸化膜形成である。過酸化水素は、HOとOとに分解されて強い酸化力を有するため、SiとGeとを急に酸化させる。
アンモニアは、脱イオン水内でNH イオンとOHイオンとに解離される。OHイオンは、シリコンゲルマニウムパターン20aのSi酸化物とGe酸化物とをシリコンゲルマニウムパターン20aの表面から剥離させる。それが、OHイオンによるリフトオフに該当する第2段階である。そして、剥離されたSi酸化物とGe酸化物とがシリコンゲルマニウムパターン20aに再吸着されることを防止できるように、第3段階でそれぞれの表面にOHイオンが吸着されて静電気的反撥力を与える。それが、OHイオンによるターミネーションである。
過酸化水素は酸性溶液であるため、水酸化アンモニウムの混合比によってpHを変化させる。過酸化水素の比率によって、すなわち、pH変化によってSiとGeとのエッチング量が異なるため、Siピッチングを防止しつつ適切なエッチング速度を有する混合比を使用する。大体pHが大きいほどエッチング速度が増加する。70℃の高温で使用する場合、NH蒸気の蒸発速度が増加するため、アンモニアの追加供給が必要である。
前記したエッチングメカニズムの第1段階の酸化過程で、GeはSiより速く酸化され、結局、速くエッチングされる。ところが、GeとSiとが混合されているシリコンゲルマニウム膜は、Geが速くエッチングされてから残ったSi−Ge膜は、不安定な状態となりSiがエッチング液に攻撃されやすくなる。したがって、シリコンゲルマニウム犠牲層パターン20aのエッチング速度は、Si単一物質より構成された物質膜のエッチング速度に比べて高くなる。
図5を参照すれば、第2物質を使用して、シリコンゲルマニウムパターン20aが除去された領域に第2物質層パターン50を形成する。第2物質層パターン50は、第2物質層の蒸着工程と乾式エッチバックまたはCMPなどの平坦化工程とを行って形成できる。第2物質は、第1物質とは異なる物質である。例えば、第2物質は、不純物がドーピングされたポリシリコン、金属シリサイドまたは金属などの導電性物質であるか、またはシリコン酸化物、シリコン窒化物またはシリコン酸化窒化物のような絶縁性物質でありうる。前記した例のように、不純物がドーピングされたポリシリコンを使用して層間絶縁層内にコンタクトを形成しようとする場合に、前記第1物質が、不純物がドーピングされたポリシリコンであるか、または層間絶縁層物質として使用されるシリコン酸化物であれば、前記第2物質は、逆にシリコン酸化物であるか、または不純物がドーピングされたポリシリコンでありうる。
本実施形態では以上のように、適正な組成比を有するエッチング液を利用する湿式エッチング工程としてシリコンゲルマニウム犠牲層パターン20aを除去できる。その場合、第1物質膜パターン40やその下部膜の損失は微小である。したがって、シリコンゲルマニウム層は、微細パターンを形成するための犠牲層としての使用に適しており、工程の単純化及び工程時間の短縮を達成できる。
図6Aないし図8Cは、本発明の好ましい第2実施形態に係る自己整列コンタクトの形成方法を説明するための平面図及び断面図である。図6A、図7A及び図8Aは平面図であり、図6B、図7B及び図8Bはそれぞれ図6A、図7A及び図8AのXX’線に沿って切り取った断面図であり、図6C、図7C及び図8Cは、それぞれ図6A、図7A及び図8AのYY’線に沿って切り取った断面図である。第2実施形態では、前記した第1実施形態に係る微細パターンの形成方法を利用する。
図6A、図6B及び図6Cを参照すれば、まず、半導体基板110にMOSトランジスタ製造工程を行う。MOSトランジスタは、この分野の通常の方法を使用して製造する。特に、図6Bを参照すれば、半導体基板110上にはゲートライン構造物100が形成されており、基板110にはソース/ドレイン領域112、114が形成されている。ゲートライン構造物100は、順次に積層されているゲート酸化膜102、ゲート導電膜103及びハードマスク膜104と、前記ゲート酸化膜102、ゲート導電膜103及びハードマスク膜104の側壁に形成されているスペーサ105と、を含む。ゲート酸化膜102は、熱酸化工程を利用して形成する。そして、ゲート導電膜103は、不純物がドーピングされたポリシリコン膜、金属シリサイド膜または金属膜の単一膜であるか、それらの複合膜でありうる。
ハードマスク膜104は、後続SAC工程のコンタクトホールの形成のための乾式エッチング工程で、ゲート導電膜103がエッチングされることを防止するマスクとしての役割を遂行する。したがって、犠牲層として使用するシリコンゲルマニウムに対してエッチング選択比が大きい物質で形成することが好ましい。例えば、シリコン酸化物やシリコン窒化物のような絶縁物質で形成できる。そして、ハードマスク膜104は、CMP工程のエッチング停止点としての役割も行う。前記したハードマスク膜104の2つの役割を考慮する時、前記ハードマスク膜104は、シリコン窒化物で形成することが好ましい。
スペーサ105も、後続SAC工程のコンタクトホール形成のための乾式エッチング工程でマスクとしての役割を行う。したがって、スペーサ105も、シリコン酸化物やシリコン窒化物で形成できる。その中で、シリコン窒化物がシリコン窒化物に比べて誘電定数が更に小さい物質であるため、スペーサ105をシリコン酸化物で形成すれば、素子の電気的特性を向上させうるという利点がある。しかし、シリコン酸化膜に対するシリコンゲルマニウム膜のエッチング選択比は、シリコン窒化膜に対するシリコンゲルマニウム膜のエッチング選択比より小さいため、その点は、短所として作用しうる。
ソース/ドレイン領域112、114も、この分野の通常の技術を使用して形成する。例えば、図示のように、ソース/ドレイン領域112、114は、LDD構造で形成できる。半導体基板110がP型基板である場合に、ソース/ドレイン領域112、114は、Asのような5族の元素を注入して形成する。
次いで、図6A、図6B及び図6Cを参照すれば、ゲートライン構造物100が形成された結果物上に、シリコンゲルマニウム犠牲層120を所定の厚さに形成する。シリコンゲルマニウム犠牲層120を形成する具体的な工程については、前記した第1実施形態で詳細に記述したため、ここではその説明を省略する。
本実施形態によれば、シリコンゲルマニウム犠牲層120の高さhをゲートライン構造物の高さhと同じであるか、またはやや高く形成できるが、後者が好ましい。その理由は、本実施形態では、シリコンゲルマニウム層120を犠牲層として使用するため、後続工程であるコンタクトのノード分離のためのCMPなどの工程で、コンタクトの表面を損傷させずにシリコンゲルマニウム層120を容易にエッチングできるためである。それに対し、従来技術のようにシリコン酸化物より形成された層間絶縁層を使用して、本実施形態でのようにコンタクトのノード分離を行う場合には、相対的に膜質が硬いシリコン酸化膜の特性上、ポリシリコンの過剰エッチングによりコンタクトを損傷させることもある。それを防止するために、従来では層間絶縁層の高さをゲートライン構造物の高さとほぼ同じ高さにしてSAC工程を進行した。ところが、その場合には、層間絶縁層の平坦化過程で過剰エッチングを行う恐れがあり、それにより、ハードマスク膜104の不要なエッチングが発生する恐れがある。しかし、本実施形態のように、シリコンゲルマニウム犠牲層120の高さhをゲートライン構造物の高さhより高くすれば、ハードマスク膜104の不要なエッチングを防止できる。
次いで、図6A、図6B及び図6Cを参照すれば、シリコンゲルマニウム犠牲層120上にフォトレジストパターン130を形成する。フォトレジストパターン130は、示されたような従来のSAC工程で使用するフォトレジストパターンと同じ形状のパターンを使用できる。すなわち、フォトレジストパターン130は、コンタクトホールが形成される部分と、その間のゲートライン構造物100とを露出させるラインタイプのパターンでありうる。また、フォトレジストパターン130は、示されたものと逆の形状であってもよい。例えば、コンタクトホールが形成される部分と、その間のゲートライン構造物100のみを覆うパターン、すなわち完成された構造物で層間絶縁層(図8Aの参照番号150)が形成される領域と、その間のゲートライン構造物とを覆うパターンであってもよい。以下では、前者の場合のみについて詳細に説明する。そして、それを参照すれば、後者の場合も当業者には明らかである。
図7A、図7B及び図7Cを参照すれば、フォトレジストパターン130をエッチングマスクとして使用して乾式エッチング工程を進行する。乾式エッチング工程の具体的な工程条件は、前記した第1実施形態と同じであるため、ここで詳細な説明を省略する。本実施形態によれば、乾式エッチング工程で使用するエッチングガスは、シリコン酸化物及びシリコン窒化物に対するシリコンゲルマニウムのエッチング選択比が大きく、さらに約30ないし300Wの低いバイアス電源を印加して、エッチング中には化学的エッチング作用が活発に進められる。したがって、フォトレジスト膜130が従来より少なく損傷されるため、フォトレジストが変形される問題を防止できる。そして、本実施形態によれば、フォトレジスト膜を従来より薄くできるため、高集積半導体素子の製造に更に適している。そして、本実施形態によれば、ハードマスク膜104とスペーサ105とのエッチングも少ないため、SAC工程で発生し得るコンタクトとゲートラインとが短絡する問題を防止できる。
前記した乾式エッチング工程の結果、シリコンゲルマニウム犠牲層パターン120aによって限定されるコンタクトホールが形成される。そして、フォトレジストパターン130をアッシングとストリップとで除去する。
次いで、前記コンタクトホールに導電物質、例えば、不純物がドーピングされたポリシリコンを埋め込んでコンタクト140を形成する。コンタクト140を形成する工程は従来と同じである。本実施形態では、コンタクト140のノードが分離されうるように、ポリシリコン膜を十分に厚く形成した後に、ハードマスク膜104の上面を平坦化停止点としてノード分離工程を進行する。前記したように、シリコンゲルマニウム犠牲層120は、シリコン酸化膜よりエッチングがよく行われるため、ノード分離過程でも、コンタクト140の上面にスクラッチやへこみなどのような損傷が生じない。
図8A、図8B及び図8Cを参照すれば、前記した第1実施形態と同じ湿式エッチング法を使用して犠牲層パターン120aを除去する。そして、前記犠牲層パターン120aがあった領域にシリコン酸化物を蒸着して層間絶縁層150を形成すれば、結果的に層間絶縁層150内に従来のような構造の自己整列コンタクト140が形成される。
以上、自己整列コンタクトの形成方法をゲートライン構造物の間にコンタクトを形成する場合について説明したが、自己整列コンタクトの形成工程を使用してビットライン構造物の間にコンタクトを形成する方法についても適用できるということは当業者には明らかである。したがって、ビットライン構造物についての実施形態の詳細な説明は省略する。
本発明に関する更に詳細な内容は、以下の具体的な実験例を通じて説明し、ここに記載されていない内容は、当業者ならば十分に技術的に類推できるため、説明を省略する。また、以下の実験例が本発明を制限するものではない。
まず、シリコンゲルマニウム(Si1−XGe)犠牲層パターン20a、120aを除去する時の容易性を検証するために、湿式エッチング特性について実験した。評価で使用した湿式エッチング工程は、(1)25℃、200:1 HF希薄液240秒、(2)145℃、硫酸ストリップ、10分、(3)65℃、EKC、20分、(4)低温(50℃)、水酸化アンモニウム、過酸化水素、及び脱イオン水混合溶液(1:4:20)、2分、(5)高温(70℃)、水酸化アンモニウム、過酸化水素、及び脱イオン水混合溶液(1:4:20)、2分であった。
(1)でHFは、50体積%の原液を脱イオン水に混合したものであった。(2)で硫酸ストリップは、硫酸(HSO)と過酸化水素(H)とを約1:3ないし1:6に混合して使用した。(3)でEKC溶液は、EKC Technology Inc.から入手できる有機ストリッパーであり、溶剤成分とアミンとを含んでいるものを使用した。(4)、(5)で水酸化アンモニウムは、28ないし30体積%原液、過酸化水素は30ないし32体積%原液を使用した。
Figure 2006013506
表1と表2とには、10%のGeH対SiHの流量比が増加する順に、Si1−XGe層の蒸着温度が480℃と500℃である場合についてエッチングされた量を整理した。
Figure 2006013506
(4)、(5)の場合に、1分当り数百Åのエッチング速度を示していることが分かる。したがって、水酸化アンモニウム、過酸化水素及び脱イオン水混合溶液を使用すれば、シリコンゲルマニウム層を犠牲層として使用した後に除去することが非常に容易であるということを確認できる。
表1及び表2から分かるように、Geの含有量が多くなるほど、(4)、(5)についてのエッチング速度を上げることができ、特に、(5)の場合、エッチング速度が非常に向上したことが分かる。同じ条件でシリコン酸化膜、シリコン窒化膜及びポリシリコン膜をエッチングすれば、エッチング速度が約5〜10Å/minにすぎない。
次いで、シリコンゲルマニウム膜の乾式エッチング特性を示すための実験を行った。この実験では、乾式エッチングガスとしてHBrとOとが200:7に混合されたエッチャントを使用し、バイアス電力は、150Wないし500Wの間で印加した。そして、被エッチング構造物は、シリコン窒化物で形成されたハードマスク膜とスペーサとを備えるゲート電極構造物に犠牲層としてシリコンゲルマニウム層を約6000Åの厚さに形成したものである。前記した実験結果は、図9AのSEM写真によく表されている。
図9Aを参照すれば、シリコンゲルマニウム層が約6000Åエッチングされる間に、シリコン窒化膜は約30Åエッチングされるため、シリコン窒化膜はほとんどエッチングされないということがわかる。前記データによれば、シリコン窒化膜に対するシリコンゲルマニウム膜のエッチング選択比は約200であり、エッチング選択比が非常に優れていることが分かる。
図9Bには、従来技術によってシリコン酸化物で層間絶縁層を約4000Åの厚さに蒸着した後、コンタクトホールを形成するために乾式エッチングした後のSEM写真が図示されている。この場合、シリコン窒化膜の損失は約300Åであり、エッチング選択比が約12にしかならない。そして、図9A及び図9Bを比較すると、シリコンゲルマニウム層を使用する場合には、ゲート電極構造物のショルダーの付近でシリコン窒化膜の損傷が著しく少ないということが分かる。
以上、本発明を好ましい実施形態を挙げて詳細に説明したが、本発明は、前記した実施形態に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能であることは明らかである。
本発明は、半導体メモリ素子の製造産業に利用でき、特に、DRAM及び不揮発性メモリ素子の製造産業に有効である。
本発明の一実施形態に係る半導体素子の微細パターンの形成方法を工程順序により概略的に示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターンの形成方法を工程順序により概略的に示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターンの形成方法を工程順序により概略的に示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターンの形成方法を工程順序により概略的に示した断面図である。 本発明の一実施形態に係る半導体素子の微細パターンの形成方法を工程順序により概略的に示した断面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示した平面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示し、図6AのX−X’線に沿って取り切った断面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示し、図6AのY−Y’線に沿って取り切った断面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示した平面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示し、図7AのX−X’線に沿って取り切った断面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示し、図7AのY−Y’線に沿って取り切った断面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示した平面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示し、図8AのX−X’線に沿って取り切った断面図である。 本発明の一実施形態に係る半導体素子の自己整列コンタクトの形成方法を工程順序により概略的に示し、図8AのY−Y’線に沿って取り切った断面図である。 シリコン酸化膜に対するシリコンゲルマニウム膜の乾式エッチングの特性を示すSEM写真である。 シリコン酸化膜に対するシリコンゲルマニウム膜の乾式エッチングの特性を示すSEM写真である。
符号の説明
10、110 基板
20、120 シリコンゲルマニウム犠牲層
30、130 フォトレジストパターン
40 導電パターン
50 絶縁パターン
140 コンタクト
150 層間絶縁層

Claims (49)

  1. 半導体素子の微細パターンの形成方法において、
    基板上にシリコンゲルマニウム(Si1−XGe)で犠牲層を形成する段階と、
    前記犠牲層上に所定のパターンを有するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして使用して前記犠牲層を乾式エッチングすることで前記基板を露出させる犠牲層パターンを形成する段階と、
    前記シリコンゲルマニウムに対してエッチング選択比が大きい第1物質を使用して、前記犠牲層パターンによって限定される領域を埋め込む第1物質層パターンを形成する段階と、
    前記犠牲層パターンを湿式エッチングして除去する段階と、
    除去された前記犠牲層パターンがあった領域に第2物質を満たして第2物質層パターンを形成する段階と、を含む半導体素子の微細パターンの形成方法。
  2. 前記第1物質は、前記犠牲層パターンの湿式エッチング段階で使用するエッチング液に対してほとんどエッチングされない物質であることを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  3. 前記第1物質は、ポリシリコン、金属シリサイドまたは金属であることを特徴とする請求項2に記載の半導体素子の微細パターンの形成方法。
  4. 前記第1物質はポリシリコンであり、前記第2物質はシリコン酸化物であることを特徴とする請求項3に記載の半導体素子の微細パターンの形成方法。
  5. 前記第1物質は、シリコン酸化物、シリコン窒化物またはシリコン酸化窒化物であることを特徴とする請求項2に記載の半導体素子の微細パターンの形成方法。
  6. 前記第1物質はシリコン酸化物であり、前記第2物質はポリシリコンであることを特徴とする請求項5に記載の半導体素子の微細パターンの形成方法。
  7. 前記犠牲層の乾式エッチング工程で、乾式エッチングチャンバ内のバイアス電力として30ないし300Wの電力を加えることを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  8. 前記犠牲層パターンを除去する段階は、前記犠牲層パターンの前記第1物質層に対する選択比が30:1以上である湿式エッチング液を使用することを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  9. 前記犠牲層パターンを除去する段階で、1分当り数百Åのエッチング速度を示す湿式エッチング液を使用することを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  10. 前記犠牲層パターンを除去する段階で、水酸化アンモニウム(NHOH)、過酸化水素(H)及び脱イオン水を含む混合溶液を湿式エッチング液として使用することを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  11. 前記水酸化アンモニウム、過酸化水素及び脱イオン水の混合比は1:4:20であることを特徴とする請求項10に記載の半導体素子の微細パターンの形成方法。
  12. 前記混合溶液は、40ないし75℃に加熱して使用することを特徴とする請求項11に記載の半導体素子の微細パターンの形成方法。
  13. 前記xの範囲は0.1以上0.8以下にすることを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  14. 前記シリコンゲルマニウム犠牲層を形成する段階の工程温度は350ないし500℃であることを特徴とする請求項1に記載の半導体素子の微細パターンの形成方法。
  15. 半導体素子のコンタクトの形成方法において、
    複数の第1導電性パターンが形成されている物質層上にシリコンゲルマニウム(Si1−XGe)で犠牲層を形成する段階と、
    前記犠牲層上に所定のパターンを有するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記複数の第1導電性パターンのそれぞれを露出させる複数の開口を形成する段階と、
    ポリシリコンを使用して前記複数の開口を埋め込む複数の第2導電性パターンを形成する段階と、
    前記残留する犠牲層を湿式エッチングして除去する段階と、
    除去された前記犠牲層があった領域にシリコン酸化物を満たして、第1層間絶縁層を形成する段階と、を含むことを特徴とする半導体素子のコンタクトの形成方法。
  16. 前記第1導電性パターンが形成された物質層は、ソース/ドレイン領域が形成された半導体基板、または前記第1導電性パターンが形成された第2層間絶縁層であることを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  17. 前記犠牲層の乾式エッチング工程で、乾式エッチングチャンバ内のバイアス電力として30ないし300Wの電力を加えることを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  18. 前記湿式段階は、前記犠牲層パターンの前記ポリシリコンに対する選択比が30:1以上である湿式エッチング液を使用することを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  19. 前記湿式エッチング段階で、1分当り数百Åのエッチング速度を示す湿式エッチング液を使用することを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  20. 前記湿式エッチング段階で、水酸化アンモニウム(NHOH)、過酸化水素(H)及び脱イオン水が含まれた混合溶液を湿式エッチング液として使用することを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  21. 前記水酸化アンモニウム、過酸化水素及び脱イオン水の混合比は1:4:20であることを特徴とする請求項20に記載の半導体素子のコンタクトの形成方法。
  22. 前記混合溶液は、40ないし75℃に加熱して使用することを特徴とする請求項21に記載の半導体素子のコンタクトの形成方法。
  23. 前記xの範囲は、0.1以上、0.8以下にすることを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  24. 前記シリコンゲルマニウム犠牲層を形成する段階の工程温度は、350ないし500℃であることを特徴とする請求項15に記載の半導体素子のコンタクトの形成方法。
  25. 半導体素子のコンタクトの形成方法において、
    複数の第1導電性パターンが形成されている物質層上にシリコンゲルマニウム(Si1−XGe)で犠牲層を形成する段階と、
    前記犠牲層上に所定のパターンを有するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記複数の第1導電性パターンのそれぞれを覆う複数の犠牲層パターンを形成する段階と、
    シリコン酸化物を使用して前記複数の犠牲層パターンを取り囲む第1層間絶縁層を形成する段階と、
    前記複数の犠牲層パターンを湿式エッチングして除去する段階と、
    除去された前記犠牲層があった領域にポリシリコンを満たして第2導電性パターンを形成する段階と、を含む半導体素子のコンタクトの形成方法。
  26. 前記犠牲層の乾式エッチング工程で、乾式エッチングチャンバ内のバイアス電力として30ないし300Wの電力を加えることを特徴とする請求項25に記載の半導体素子のコンタクトの形成方法。
  27. 前記湿式段階は、前記犠牲層パターンの前記ポリシリコンに対する選択比が30:1以上である湿式エッチング液を使用することを特徴とする請求項25に記載の半導体素子のコンタクトの形成方法。
  28. 前記湿式エッチング段階で、1分当り数百Åのエッチング速度を示す湿式エッチング液を使用することを特徴とする請求項25に記載の半導体素子のコンタクトの形成方法。
  29. 前記湿式エッチング段階で、水酸化アンモニウム(NHOH)、過酸化水素(H)及び脱イオン水が含まれた混合溶液を湿式エッチング液として使用することを特徴とする請求項25に記載の半導体素子のコンタクトの形成方法。
  30. 前記水酸化アンモニウム、過酸化水素及び脱イオン水の混合比は1:4:20であることを特徴とする請求項29に記載の半導体素子のコンタクトの形成方法。
  31. 半導体素子の自己整列コンタクトの形成方法において、
    基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成する段階と、
    前記基板の全面に少なくとも前記導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム(Si1−XGe)犠牲層を形成する段階と、
    前記犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記基板を露出させる前記コンタクトホールを形成する段階と、
    ポリシリコンを使用して前記コンタクトホールを埋め込む複数のコンタクトを形成する段階と、
    前記残留する犠牲層を湿式エッチングして除去する段階と、
    除去された前記犠牲層があった領域にシリコン酸化物を満たして第1層間絶縁層を形成する段階と、を含む半導体素子の自己整列コンタクトの形成方法。
  32. 前記シリコンゲルマニウム犠牲層の形成段階は、
    前記導電ライン構造物が形成されている前記基板の全面にシリコンゲルマニウム層を形成する段階と、
    前記導電ライン構造物より高く前記シリコンゲルマニウム犠牲層を部分化学的機械的研磨(partial CMP)する段階と、を含むことを特徴とする請求項31に記載の半導体素子の自己整列コンタクトの形成方法。
  33. 前記導電ライン構造物は、前記導電性物質膜の下部に形成されているゲート酸化膜を更に含むゲートライン構造物であることを特徴とする請求項31に記載の半導体素子の自己整列コンタクトの形成方法。
  34. 前記コンタクトは、前記基板のソース/ドレイン領域と電気的に連結されることを特徴とする請求項33に記載の自己整列コンタクトの形成方法。
  35. 前記ハードマスク膜及び前記側壁スペーサは、シリコン窒化物で形成することを特徴とする請求項34に記載の半導体素子の自己整列コンタクトの形成方法。
  36. 前記側壁スペーサは、シリコン酸化物で形成することを特徴とする請求項35に記載の半導体素子の自己整列コンタクトの形成方法。
  37. 前記導電ライン構造物は、ビットライン構造物であることを特徴とする請求項31に記載の半導体素子の自己整列コンタクトの形成方法。
  38. 前記ハードマスク膜及び前記側壁スペーサは、シリコン窒化物で形成することを特徴とする請求項37に記載の半導体素子の自己整列コンタクトの形成方法。
  39. 前記側壁スペーサは、シリコン酸化物で形成することを特徴とする請求項37に記載の半導体素子の自己整列コンタクトの形成方法。
  40. 前記犠牲層の乾式エッチング工程で、乾式エッチングチャンバ内のバイアス電力として30ないし300Wの電力を加えることを特徴とする請求項31に記載の半導体素子の自己整列コンタクトの形成方法。
  41. 前記犠牲層を乾式エッチングした後には、前記結果物をHF洗浄する段階を更に含むことを特徴とする請求項31に記載の半導体素子の自己整列コンタクトの形成方法。
  42. 前記湿式段階は、前記犠牲層パターンの前記ポリシリコンに対する選択比が30:1以上である湿式エッチング液を使用することを特徴とする請求項31に記載の半導体素子の自己整列コンタクトの形成方法。
  43. 前記湿式エッチング段階で、1分当り数百Åのエッチング速度を示す湿式エッチング液を使用することを特徴とする請求項31に記載の半導体素子の微細パターンの形成方法。
  44. 前記湿式エッチング段階で、水酸化アンモニウム(NHOH)、過酸化水素(H)及び脱イオン水を含む混合溶液を湿式エッチング液として使用することを特徴とする請求項31に記載の半導体素子の微細パターンの形成方法。
  45. 前記水酸化アンモニウム、過酸化水素及び脱イオン水の混合比は1:4:20であることを特徴とする請求項44に記載の半導体素子の微細パターンの形成方法。
  46. 前記混合溶液は、40ないし75℃に加熱して使用することを特徴とする請求項45に記載の半導体素子の微細パターンの形成方法。
  47. 前記xの範囲は、0.1以上、0.8以下にすることを特徴とする請求項31に記載の半導体素子の微細パターンの形成方法。
  48. 前記シリコンゲルマニウム犠牲層を形成する段階の工程温度は350ないし500℃であることを特徴とする請求項31に記載の半導体素子の微細パターンの形成方法。
  49. 半導体素子の自己整列コンタクトの形成方法において、
    基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成する段階と、
    前記基板の全面に、少なくとも前記導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム(Si1−XGe)犠牲層を形成する段階と、
    前記犠牲層上に、後続工程で形成されるコンタクトに相応するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして使用して、前記犠牲層を乾式エッチングすることで前記コンタクトパターンに相応する犠牲層パターンを形成する段階と、
    シリコン酸化物を使用して、前記犠牲層パターンを取り囲む第1層間絶縁層を形成する段階と、
    前記複数の犠牲層パターンを湿式エッチングして除去する段階と、
    除去された前記犠牲層があった領域にポリシリコンを満たして前記コンタクトを形成する段階と、を含む半導体素子の自己整列コンタクトの形成方法。
JP2005182481A 2004-06-22 2005-06-22 シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 Pending JP2006013506A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046555A KR100585148B1 (ko) 2004-06-22 2004-06-22 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법

Publications (1)

Publication Number Publication Date
JP2006013506A true JP2006013506A (ja) 2006-01-12

Family

ID=36605593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182481A Pending JP2006013506A (ja) 2004-06-22 2005-06-22 シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法

Country Status (4)

Country Link
US (2) US7566659B2 (ja)
JP (1) JP2006013506A (ja)
KR (1) KR100585148B1 (ja)
CN (1) CN100541718C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517270A (ja) * 2007-01-23 2010-05-20 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリデバイスを作製する方法
JP2010177522A (ja) * 2009-01-30 2010-08-12 Elpida Memory Inc 半導体記憶装置及び半導体記憶装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624089B1 (ko) * 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
FR2902234B1 (fr) * 2006-06-12 2008-10-10 Commissariat Energie Atomique PROCEDE DE REALISATION DE ZONES A BASE DE Si1-yGey DE DIFFERENTES TENEURS EN Ge SUR UN MEME SUBSTRAT PAR CONDENSATION DE GERMANIUM
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
US8784846B2 (en) * 2007-07-30 2014-07-22 Loma Linda University Medical Center Systems and methods for particle radiation enhanced delivery of therapy
US20110241116A1 (en) 2010-04-06 2011-10-06 International Business Machines Corporation FET with FUSI Gate and Reduced Source/Drain Contact Resistance
US9330910B2 (en) 2010-11-01 2016-05-03 The Board Of Trustees Of The University Of Illinois Method of forming an array of nanostructures
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
FR2980637B1 (fr) * 2011-09-28 2014-05-16 Commissariat Energie Atomique Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium
KR20130065257A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 다마신공정을 이용한 반도체장치 제조 방법
CN103474389B (zh) * 2012-06-06 2016-03-02 中芯国际集成电路制造(上海)有限公司 金属互连结构的制作方法
KR20140127576A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 저항성 메모리 소자 및 제조 방법
US9177956B2 (en) 2013-07-31 2015-11-03 Globalfoundries Inc. Field effect transistor (FET) with self-aligned contacts, integrated circuit (IC) chip and method of manufacture
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
CN110797257A (zh) * 2019-11-15 2020-02-14 上海集成电路研发中心有限公司 一种图形传递方法
KR102256029B1 (ko) * 2019-11-27 2021-05-25 아주대학교산학협력단 나노 구조체의 제조 방법
KR102545297B1 (ko) * 2021-06-22 2023-06-20 인하대학교 산학협력단 전계 효과 트랜지스터의 채널 개선 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223735A (ja) * 1996-02-15 1997-08-26 Sony Corp 半導体装置のコンタクト開孔方法
JPH10233451A (ja) * 1997-02-21 1998-09-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154781B1 (ko) 1995-10-31 1998-12-01 김광호 습식 식각을 이용한 박막 트랜지스터의 제조 방법
US6010935A (en) 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
KR100336371B1 (ko) 1998-12-30 2002-09-26 주식회사 하이닉스반도체 반도체소자의이중다마신형성방법
EP1173893A4 (en) 1999-01-15 2007-08-01 Univ California POLYCRYSTALLINE SILICON GERMANIUM FILMS FOR THE MANUFACTURE OF MICROELECTROCHEMICAL SYSTEMS
KR100745906B1 (ko) 2001-05-24 2007-08-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US20050085072A1 (en) * 2003-10-20 2005-04-21 Kim Hyun T. Formation of self-aligned contact plugs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223735A (ja) * 1996-02-15 1997-08-26 Sony Corp 半導体装置のコンタクト開孔方法
JPH10233451A (ja) * 1997-02-21 1998-09-02 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517270A (ja) * 2007-01-23 2010-05-20 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリデバイスを作製する方法
JP2010177522A (ja) * 2009-01-30 2010-08-12 Elpida Memory Inc 半導体記憶装置及び半導体記憶装置の製造方法
USRE47227E1 (en) 2009-01-30 2019-02-05 Longitude Licensing Limited Forming transistor gate structures in a semiconductor using a mask layer over an insulating layer

Also Published As

Publication number Publication date
US20090263970A1 (en) 2009-10-22
CN100541718C (zh) 2009-09-16
US7763544B2 (en) 2010-07-27
KR100585148B1 (ko) 2006-05-30
CN1750234A (zh) 2006-03-22
US20050282363A1 (en) 2005-12-22
KR20050121429A (ko) 2005-12-27
US7566659B2 (en) 2009-07-28

Similar Documents

Publication Publication Date Title
JP2006013506A (ja) シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法
JP2006310749A (ja) 半導体素子のトランジスタ製造方法
JPH03291921A (ja) 集積回路製作方法
US6716766B2 (en) Process variation resistant self aligned contact etch
JP2006216854A (ja) 半導体装置の製造方法
KR100399352B1 (ko) 선택적 결정 성장을 이용한 반도체 장치 제조 방법
KR100555512B1 (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
US7008876B2 (en) Method of forming gate electrode structure of a semiconductor device
US20050245015A1 (en) Method for manufacturing a semiconductor device having a dual-gate structure
US6828187B1 (en) Method for uniform reactive ion etching of dual pre-doped polysilicon regions
KR100492155B1 (ko) 반도체 소자의 실리사이드막 형성방법
US20080003792A1 (en) Method for forming a gate of a semiconductor device
US7531455B2 (en) Method for forming storage node contact in semiconductor device using nitride-based hard mask
KR100390825B1 (ko) 반도체 소자의 콘택 형성 방법
US20070004105A1 (en) Method for fabricating semiconductor device
US7125775B1 (en) Method for forming hybrid device gates
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JP2005183916A (ja) フラッシュ素子の製造方法
KR100691484B1 (ko) 반도체소자의 플러그 제조 방법
KR100559040B1 (ko) 반도체 소자의 제조 방법
JP3708157B2 (ja) 半導体装置の製造方法
KR101024252B1 (ko) 반도체소자 제조 방법
KR20040001480A (ko) 랜딩 플러그 형성 방법
KR100861312B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605