KR100745906B1 - 반도체소자의 콘택플러그 형성방법 - Google Patents
반도체소자의 콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR100745906B1 KR100745906B1 KR1020010028626A KR20010028626A KR100745906B1 KR 100745906 B1 KR100745906 B1 KR 100745906B1 KR 1020010028626 A KR1020010028626 A KR 1020010028626A KR 20010028626 A KR20010028626 A KR 20010028626A KR 100745906 B1 KR100745906 B1 KR 100745906B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon germanium
- germanium layer
- contact plug
- amorphous silicon
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 56
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로, 소정의 하부구조물이 구비되는 반도체기판 상부에 비정질 실리콘 게르마늄층을 형성하고, 상기 비정질 실리콘 게르마늄층을 평탄화시켜 비정질 실리콘 게르마늄층 콘택플러그를 형성한 후 열처리공정을 실시하여 상기 비정질 실리콘 게르마늄층 콘택플러그를 단결정 실리콘 게르마늄층 콘택플러그로 상변환시킴으로써 전기전도도가 우수하고 콘택저항이 적은 콘택플러그를 형성할 수 있는 기술이다.
Description
도 1 은 본 발명에 따른 반도체소자의 콘택플러그 형성방법에서 비정질실리콘층과 비정질실리콘 게르마늄층을 형성한 후 실시되는 열처리공정에 의해 단결정화되는 속도를 비교한 그래프.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 12 : 게이트절연막
14 : 게이트전극 16 : 마스크절연막패턴
18 : 절연막 스페이서 20 : 비정질실리콘 게르마늄층
21 : 비정질실리콘 게르마늄층 콘택플러그
22 : 단결정실리콘 게르마늄 콘택플러그
본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로, 보다 상세하게 콘택플러그 형성공정 시 비정질실리콘 게르마늄층을 증착한 후 고상결정화법을 이용하여 단결정실리콘 게르마늄층으로 상변환시킴으로써 콘택플러그의 콘택 저항을 감소시키는 반도체소자의 콘택플러그 형성방법에 관한 것이다.
최근의 반도체장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체장치의 제조공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막패턴의 미세화가 필수 요건이다.
상기 감광막패턴의 분해능(R)은 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture : NA, 개구수)에 반비례한다.
[ R = k*λ/NA, R=해상도, λ=광원의 파장, NA=개구수]
여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet ; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하거나, 공정상의 방법으로는 노광마스크(photo mask)를 위상 반전 마스크(phase shift mask)를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘.(contrast enhancement layer, 이하 CEL이라 함)방법이나 두 층의 감광막 사이에 SOG 등의 중간층을 개재시킨 삼층레지스트(tri layer resist, TLR) 방법 또는 감광막의 상측에 선택적으로 실리콘 을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
또한, 소자가 고집적화되어 감에 따라 도전배선을 연결하는 콘택플러그는 주변배선 간의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스펙트비(aspect ratio)가 증가하여 형성하기 어려워졌다.
상기와 같이 에스펙트비가 증가하면 콘택플러그의 저항이 증가하기 때문에 소자의 전기적 특성을 저하시키는 원인이 된다.
또한, 현재 콘택플러그의 재료로 사용되고 있는 다결정실리콘층은 내부에 존재하는 입계(grain boundary) 때문에 전기전도도가 단결정실리콘층보다 낮은 문제점이 있다.
상기한 문제점을 해결하기 위하여 콘택플러그의 형성 공정 시 단결정실리콘층을 선택적으로 증착하는 선택적 에피성장법(selective epitaxial growth) 또는 비정질실리콘층을 증착한 후 열처리공정을 실시하여 단결정실리콘층으로 상변환시키는 고상결정화법(solid phase epitaxy)이 사용되고 있다.
그러나, 상기 선택적 에피성장법은 최저 900℃ 이상의 고온공정이 필요하고, 상기 고상결정화법은 공정 온도는 상기 선택적 에피성장법보다 낮지만 30분 이상의 장시간 열처리공정이 필요한 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 콘택플러그가 형성될 부분에 비정질실리콘 게르마늄층(Si1-xGex)을 형성하고 저온에서 단시간 열처리하여 단결정실리콘 게르마늄층으로 상변환시켜 전기전도도가 향상되고 콘택 저항이 낮은 콘택플러그를 형성하는 반도체소자의 콘택플러그 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택플러그 형성방법은,
반도체기판 상부에 게이트절연막을 형성하는 공정과,
상기 게이트절연막 상부에 게이트전극 및 소오스/드레인영역으로 구성되는 모스전계효과 트랜지스터를 형성하는 공정과,
전체표면 상부에 게르마늄의 함량(x)이 0<x≤1 인 비정질실리콘 게르마늄층(Si1-xGex)을 형성하는 공정과,
상기 비정질실리콘 게르마늄층을 평탄화식각하여 비정질실리콘 게르마늄층 콘택플러그를 형성하는 공정과,
상기 구조를 열처리하여 상기 비정질실리콘 게르마늄층 콘택플러그를 단결정실리콘 게르마늄층 콘택플러그로 상변환시키는 공정을 포함하는 것을 제1특징으로 한다.
또한, 반도체기판 상부에 게이트절연막을 형성하는 공정과,
상기 게이트절연막 상부에 게이트전극 및 소오스/드레인영역으로 구성되는 모스전계효과 트랜지스터를 형성하는 공정과,
전체표면 상부에 게르마늄의 함량(x)이 0<x≤1 인 비정질실리콘 게르마늄층(Si1-xGex)을 형성하는 공정과,
상기 비정질실리콘 게르마늄층을 열처리하여 단결정실리콘 게르마늄층으로 상변환시키는 공정과,
상기 단결정실리콘 게르마늄층을 평탄화시켜 상기 반도체기판에 접속되는 단결정실리콘 게르마늄층 콘택플러그를 형성하는 공정을 포함하는 것을 제2특징으로 한다.
또한, 반도체기판 상부에 게이트절연막을 형성하는 공정과,
상기 게이트절연막 상부에 게이트전극 및 소오스/드레인영역으로 구성되는 모스전계효과 트랜지스터를 형성하는 공정과,
전체표면 상부에 게르마늄의 함량(x)이 0<x≤1 인 비정질실리콘 게르마늄층(Si1-xGex)을 형성하는 공정과,
상기 비정질실리콘 게르마늄층을 열처리하여 단결정실리콘 게르마늄층으로 상변환시키는 공정과,
상기 단결정실리콘 게르마늄층을 평탄화시켜 상기 반도체기판에 접속되는 단결정실리콘 게르마늄층 콘택플러그를 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 반도체소자의 콘택플러그 형성방법에서 비정질실리콘층과 비정질실리콘 게르마늄층을 형성한 후 실시되는 열처리공정에 의해 단결정화되는 속도를 비교한 그래프로서, a)는 비정질실리콘층의 결정화속도를, b)는 비정질 실리콘 게르마늄층(Si1-xGex(x=0.12))의 결정화속도를, c)는 비정질 실리콘 게 르마늄층(Si1-xGex(x=0.25))의 결정화속도를 나타낸다. 전 온도범위에서 비정질 실리콘 게르마늄층의 결정화속도 b)와 c)가 비정질실리콘층의 결정화속도 a)에 비해 빠른 것을 알 수 있으며, 게르마늄의 함량이 큰 c)의 경우 단결정화 속도가 큰 폭으로 증가하는 것을 알 수 있다.
상기한 바와 같이 본 발명에 따른 반도체소자의 콘택플러그 형성방법에서 비정질 실리콘 게르마늄층의 단결정화에 필요한 온도가 비정질 실리콘층에 비하여 더 낮고, 게르마늄의 함량이 증가하면 단결정실리콘 게르마늄층에서의 정공(hole)과 전자의 이동도(mobility)가 단결정 실리콘에 비하여 큰 폭으로 증가하는 특징이 있다.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)에서 소자분리영역으로 예정되는 부분에 소자분리막(도시안됨)을 형성하고, 전체표면 상부에 게이트절연막(12)을 형성한다.
다음, 상기 게이트절연막(12) 상부에 게이트전극용 도전층(도시안됨)과 마스크절연막(도시안됨)의 적층구조를 형성하고, 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 게이트전극(14)과 마스크절연막 패턴(16)을 형성한다.
그 다음, 상기 게이트전극(14)과 마스크절연막패턴(16)의 측벽에 절연막 스페이서(18)를 형성한다. (도 2a 참조)
다음, 도시되어 있지는 않지만 상기 절연막 스페이서(18)의 양쪽 반도체기판(11)에 소오스/드레인영역(도시안됨)을 형성한다.
그 다음, 전체표면 상부에 비정질 실리콘 게르마늄층(20)을 스퍼터링법, 분자선 증착(molecular beam deposition)법 또는 화학기상증착(chemical vapor deposition)법 등을 이용하여 형성한다. 이때, 상기 비정질 실리콘 게르마늄층(비정질 Si1-xGex)(20)은 0<x≤1의 게르마늄함량을 갖고, 400 ∼ 550℃의 온도범위에서 증착한다. 상기 비정질 실리콘 게르마늄층(20)의 게르마늄 함량 x를 0.5 이상으로 하여 추후 열처리공정을 거쳐 단결정상으로 상변환될 때 반도체기판(11)과의 계면에서 격자이완(misfit strain relaxation)이 조기에 일어날 수 있도록 한다. 만약, 게르마늄 함량이 적은 경우 열처리공정 시 일정 두께까지 계면에서 정합상태(pseudomorphic state)를 유지하면서 고상결정화가 일어나는 경우 결정화속도가 비정질 실리콘에 비해 느려질 가능성이 있다.
또한, 상기 비정질 실리콘 게르마늄층(20) 형성공정 시 B2H6, PH3 또는 AsH3 도핑가스로 인시튜 도핑(in-situ doping)하여 상기 비정질 실리콘 게르마늄층 내부에 B, P 또는 As의 도판트(dopant)를 주입시킬 수도 있다. (도 2b 참조)
다음, 상기 비정질 실리콘 게르마늄층(20)을 평탄화식각하여 상기 절연막 스페이서(18) 간에 매립되는 동시에 상기 반도체기판(11)에 접속되는 비정질 실리콘 게르마늄층 콘택플러그(21)를 형성한다. 이때, 상기 비정질 실리콘 게르마늄층(20)은 상기 마스크절연막패턴(16)을 식각장벽으로 이용하여 전면식각공정 또는 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 평탄화시킨 다. 상기 비정질 실리콘 게르마늄층 콘택플러그(21) 형성 후 이온주입공정을 실시하여 상기 비정질 실리콘 게르마늄층 콘택플러그 내부에 B, P 또는 As의 도판트(dopant)를 주입시킬 수도 있다. (도 2c 참조)
그 다음, 상기 구조를 열처리하여 상기 비정질 실리콘 게르마늄층 콘택플러그(21)를 단결정 실리콘 게르마늄층 콘택플러그(22)로 상변환시킨다. 이때, 상기 열처리공정은 550 ∼ 650℃의 온도범위에서 실시하는 퍼니스 어닐링(furnace annealing)공정 또는 800 ~ 1000oC의 온도범위에서 실시하는 급속열처리(rapid thermal annealing)공정으로 실시된다. 상기 열처리공정 시 상기 비정질 실리콘 게르마늄층 콘택플러그(21)는 상기 반도체기판(11)에 접속되어 있는 부분으로부터 단결정으로 상변환된다. (도 2d 참조)
한편, 도시되어 있지는 않지만 상기 비정질 실리콘 게르마늄층을 열처리하여 단결정 실리콘 게르마늄층으로 변환시킨 후 상기 단결정실리콘 게르마늄층을 평탄화시켜 상기 반도체기판에 접속되는 단결정실리콘 게르마늄층 콘택플러그를 형성할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택플러그 형성방법은, 소정의 하부구조물이 구비되는 반도체기판 상부에 비정질 실리콘 게르마늄층을 형성하고, 상기 비정질 실리콘 게르마늄층을 평탄화시켜 비정질 실리콘 게르마늄층 콘택플러그를 형성한 후 열처리공정을 실시하여 상기 비정질 실리콘 게르마 늄층 콘택플러그를 단결정 실리콘 게르마늄층 콘택플러그로 상변환시킴으로써 전기전도도가 우수하고 콘택저항이 적은 콘택플러그를 형성할 수 있는 이점이 있다.
Claims (9)
- 반도체기판 상부에 게이트절연막을 형성하는 공정과,상기 게이트절연막 상부에 게이트전극 및 소오스/드레인영역으로 구성되는 모스전계효과 트랜지스터를 형성하는 공정과,전체표면 상부에 게르마늄의 함량(x)이 0<x≤1 인 비정질실리콘 게르마늄층(Si1-xGex)을 형성하는 공정과,상기 비정질실리콘 게르마늄층을 평탄화식각하여 비정질실리콘 게르마늄층 콘택플러그를 형성하는 공정과,상기 구조를 열처리하여 상기 비정질실리콘 게르마늄층 콘택플러그를 단결정실리콘 게르마늄층 콘택플러그로 상변환시키는 공정을 포함하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 비정질 실리콘 게르마늄층은 스퍼터링법, 분자선 증착법 또는 화학기상증착법으로 형성되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 삭제
- 제 1 항에 있어서,상기 평탄화식각공정은 전면식각공정이나 화학적 기계적 연마공정으로 실시하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 비정질실리콘 게르마늄층은 B2H6, PH3 또는 AsH3 도핑가스로 인시튜 도핑(in-situ doping)하여 상기 비정질 실리콘 게르마늄층 내부에 B, P 또는 As의 도판트(dopant)를 주입시킨 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 비정질실리콘 게르마늄층의 콘택플러그 형성 후 이온주입공정을 실시하여 상기 비정질 실리콘 게르마늄층 콘택플러그 내부에 B, P 또는 As의 도판트(dopant)를 주입시키는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 열처리공정은 550 ∼ 650℃의 온도범위에서 퍼니스 어닐링(furnace annealing)공정으로 실시되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 열처리공정은 800 ~ 1000oC의 온도범위에서 급속열처리공정으로 실시되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 반도체기판 상부에 게이트절연막을 형성하는 공정과,상기 게이트절연막 상부에 게이트전극 및 소오스/드레인영역으로 구성되는 모스전계효과 트랜지스터를 형성하는 공정과,전체표면 상부에 게르마늄의 함량(x)이 0<x≤1 인 비정질실리콘 게르마늄층(Si1-xGex)을 형성하는 공정과,상기 비정질실리콘 게르마늄층을 열처리하여 단결정실리콘 게르마늄층으로 상변환시키는 공정과,상기 단결정실리콘 게르마늄층을 평탄화시켜 상기 반도체기판에 접속되는 단결정실리콘 게르마늄층 콘택플러그를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010028626A KR100745906B1 (ko) | 2001-05-24 | 2001-05-24 | 반도체소자의 콘택플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010028626A KR100745906B1 (ko) | 2001-05-24 | 2001-05-24 | 반도체소자의 콘택플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089757A KR20020089757A (ko) | 2002-11-30 |
| KR100745906B1 true KR100745906B1 (ko) | 2007-08-02 |
Family
ID=27706256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010028626A KR100745906B1 (ko) | 2001-05-24 | 2001-05-24 | 반도체소자의 콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100745906B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585148B1 (ko) | 2004-06-22 | 2006-05-30 | 삼성전자주식회사 | 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027786A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 반도체소자의 콘택플러그 형성방법 |
| KR20000050946A (ko) * | 1999-01-15 | 2000-08-05 | 구본준 | 박막트랜지스터의 반도체층 및 그 제조방법 |
-
2001
- 2001-05-24 KR KR1020010028626A patent/KR100745906B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027786A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 반도체소자의 콘택플러그 형성방법 |
| KR20000050946A (ko) * | 1999-01-15 | 2000-08-05 | 구본준 | 박막트랜지스터의 반도체층 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020089757A (ko) | 2002-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100704380B1 (ko) | 반도체 소자 제조 방법 | |
| KR100702553B1 (ko) | 벌크 반도체로부터 형성된 ｆｉｎＦＥＴ 소자 및 그 제조방법 | |
| KR20020002093A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| US6537920B1 (en) | Formation of vertical transistors using block copolymer lithography | |
| KR100821494B1 (ko) | 상보형 금속 산화 반도체 디바이스용 이중 게이트 구조 제조 방법 | |
| KR100745906B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR20060136300A (ko) | 반도체장치의 제조방법 | |
| KR100333374B1 (ko) | 더블 게이트를 갖는 에스오아이 소자의 제조방법 | |
| KR101032115B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19980084173A (ko) | 소자분리막을 구비하는 반도체장치 및 그 제조방법 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| KR100562744B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100480892B1 (ko) | 듀얼게이트 로직소자에서의 게이트 형성방법 | |
| KR100423094B1 (ko) | 실리사이드의 브릿지 방지방법 | |
| KR19990055759A (ko) | 반도체 소자의 제조방법 | |
| KR100973260B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100672757B1 (ko) | 얕은 접합 형성을 위한 반도체 소자 제조 방법 | |
| JP2007048840A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100790246B1 (ko) | 반도체 소자 제조 방법 | |
| KR100597084B1 (ko) | 반도체 소자의 트랜지스터제조방법 | |
| KR100359160B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100949665B1 (ko) | 반도체소자의 제조방법 | |
| KR100587593B1 (ko) | 화학적기계적연마를 이용한 선택적 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |