JPH10270424A - 半導体素子パターンの形成方法 - Google Patents

半導体素子パターンの形成方法

Info

Publication number
JPH10270424A
JPH10270424A JP7498597A JP7498597A JPH10270424A JP H10270424 A JPH10270424 A JP H10270424A JP 7498597 A JP7498597 A JP 7498597A JP 7498597 A JP7498597 A JP 7498597A JP H10270424 A JPH10270424 A JP H10270424A
Authority
JP
Japan
Prior art keywords
pattern
resist
mask
semiconductor element
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7498597A
Other languages
English (en)
Inventor
Hiromichi Kawasaki
裕通 川▲崎▼
Sukeyoshi Tsunekawa
助芳 恒川
Yoshiaki Funatsu
圭亮 船津
Katsuhiro Sasajima
勝博 笹島
Yoshikazu Inada
賀一 稲田
Kiyomi Katsuyama
清美 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7498597A priority Critical patent/JPH10270424A/ja
Publication of JPH10270424A publication Critical patent/JPH10270424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】パターン形成後、被処理表面に疎水性のフッ素
を含むポリマが形成されると濡れ性が劣化してしまう。 【解決手段】下地の酸化珪素,窒化珪素等をドライエッ
チングする際に用いるエッチングガスにCHF3 を用
い、レジストマスクをオゾンアッシングで除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子パターン
の形成方法に関する。
【0002】
【従来の技術】超LSI製造技術の半導体素子パターン
のパターン形成は、一般に露光及び現像によって有機高
分子のレジストにマスクパターンを転写し、半導体ウェ
ハ上に形成された下地膜をエッチングすることにより行
われる。したがって、マスクとして用いられたレジスト
マスクは、エッチング工程を経た後除去される必要があ
る。この様なレジストマスクはアッシング方法を用いて
除去される。
【0003】アッシング方法の内、オゾンを用いたアッ
シング方法は、オゾンを主成分とする原料ガスから熱分
解により酸素ラジカルを生成し、有機高分子を揮発除去
する。この方法は、荷電粒子を用いないため、下地への
イオン衝撃等がなく、ダメージを生じることなくレジス
トマスクの除去ができる。
【0004】しかし、CF4 を下地膜のエッチングガス
に用いた時、レジストマスクの表面にはフッ素を含むポ
リマが形成される。オゾンを用いたアッシング方法によ
りポリマが形成されていないレジストマスクを除去する
条件で、ポリマが形成されたレジストマスクを処理する
と、フッ素を含むポリマが下地膜上に微量であるが残留
してしまう。フッ素を含むポリマは疎水性であるため、
フッ素を含むポリマが下地膜表面に形成されることによ
り下地膜表面の濡れ性が劣化する。
【0005】濡れ性は図2に示すように、固体表面に液
体を垂らした時に生じる接触角23として観測できる。
疎水性のポリマが形成されたため濡れ性の劣化した下地
膜表面は、ポリマが形成されていない下地膜表面と比較
して接触角23が大きくなる。さらに、濡れ性の劣化し
た表面では、均一な膜形成が困難となる。
【0006】
【発明が解決しようとする課題】窒化珪素膜のパターン
形成の際に、CF4 をエッチングガスに用い、かつマス
クパターン除去に様々なアッシング方法を用いて所望の
パターンを形成した後、窒化珪素膜表面に残存したフッ
素量と接触角の間には図3に示した関係がある。図3の
X軸は窒化珪素上に残存したフッ素量をXPS(X−ray
PhotoelectronSpectroscopy)により測定したもので
あり、珪素に対する強度比として示してある。同図よ
り、残存フッ素量が大きいと接触角が大きくなる。半導
体素子パターンのパターン形成後の下地膜表面の濡れ性
の劣化を防ぐためには、下地膜表面に残存するフッ素量
の低減が必要となる。
【0007】本発明の目的は、半導体素子のパターン形
成後、疎水性の残留物のない清浄表面を形成するための
半導体素子パターンの形成方法を提供することにある。
【0008】
【課題を解決するための手段】半導体素子パターンのパ
ターン形成後、フッ素と炭素,水素などから構成される
ポリマが形成されてない清浄表面を得るためには、以下
の手段により達成できる。
【0009】下地の酸化珪素,窒化珪素等のドライエッ
チングの際、ドライエッチング後マスクに用いたレジス
ト表面にフッ素を含むポリマが形成されないエッチング
ガスを用い、ポリマが形成されていないレジストマスク
をオゾンを用いたアッシング方法により除去すること
で、下地にダメージを与えることなく残留フッ素量を低
減できる。
【0010】
【発明の実施の形態】以下に、本発明の半導体素子パタ
ーンの形成方法の実施例について説明する。
【0011】図1に本発明により窒化珪素のパターン形
成後、フッ素を含むポリマが形成されない清浄表面を形
成するための半導体素子パターンのパターン形成方法に
関わるプロセスフローを示した。
【0012】半導体ウェハ上に形成された窒化珪素膜を
所望のパターンに加工する際、有機高分子のレジストを
塗布し、露光及び現像によりレジストを所望の素子パタ
ーンに形成する。レジストをマスクとしてドライエッチ
ングを行う。この際、エッチングガスに少なくともCH
3 を含むエッチングガスを用いる。不要となったレジ
ストマスクをオゾンを用いたアッシング方法により除去
する。
【0013】この様なアッシング方法を行うアッシング
装置として図4に挙げた例がある。以下にその例を示
す。
【0014】ウェハ1を処理室2内のステージ3に搭載
する。ステージ3内には加熱用ヒータ4が内蔵されてお
り、ステージ3の表面温度は熱電対5と温調器6により
300℃にコントロールされている。また、ステージ3に
はウェハ1を真空吸着する機構7があり、ウェハ1をス
テージ3に真空吸着することにより、ウェハ1はステー
ジ3の表面温度と同温度に制御される。なお、ウェハ1
を載せたステージ3は、対向して設置された石英板8に
向かって上昇し、ウェハ1と石英板8のギャップを0.
3mm に制御し回転する。
【0015】石英板8にはオゾン供給用ノズル9が取り
付けられている。オゾン供給用ノズル9は、オゾン発生
器11,オゾン濃度計12と接続されている。オゾンは
酸素ガスを主成分とした原料ガスからオゾン発生器11
により生成,供給される。オゾン濃度はオゾン濃度計1
2により測定し、オゾン発生器11にフィードバック,
制御することで100g/m3 を維持する。処理室2内
はダクト13を通じて排気されるため、残留オゾンや反
応生成物は処理室2外に排気される。
【0016】以上、窒化珪素を所望のパターンに加工す
る際の実施例を示した。しかし、本発明はエッチングに
用いるガスをCHF3 に制限するものでなく、またアッ
シングに用いる装置もオゾンを用いたアッシング方法に
限定するものではない。
【0017】
【発明の効果】本発明の半導体素子パターンのパターン
形成方法では、疎水性の残留物のない清浄表面を形成す
ることができる。
【図面の簡単な説明】
【図1】清浄表面を得るための半導体素子パターンの形
成方法に関わるプロセスフローチャート。
【図2】濡れ性の評価に利用される接触角を定義する説
明図。
【図3】ポリマ残さに含まれるフッ素量と接触角の関係
を示すグラフ。
【図4】アッシング装置の説明図。
【符号の説明】
1…ウェハ、2…処理室、3…ステージ、4…ヒータ、
5…熱電対、6…温調器、7…真空吸着機構、8…石英
板、9…オゾン供給ノズル、10…紫外線ランプ、11
…オゾン発生機、12…オゾン濃度計、13…ダクト、
14…オゾン配管。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹島 勝博 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 稲田 賀一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 勝山 清美 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】レジストを用いて酸化珪素,窒化珪素など
    をドライエッチングにより所望のパターンに加工する半
    導体素子パターンの形成方法において、上記レジストを
    露光及び現像によりマスクパターンを形成した後、上記
    ドライエッチングに際して、マスクに用いたレジスト表
    面へのフッ素の付着の少ないガスを用い、不要となった
    上記マスクパターンの除去に際して、酸素ラジカルによ
    るアッシング方法を用いることを特徴とする半導体素子
    パターンの形成方法。
JP7498597A 1997-03-27 1997-03-27 半導体素子パターンの形成方法 Pending JPH10270424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7498597A JPH10270424A (ja) 1997-03-27 1997-03-27 半導体素子パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7498597A JPH10270424A (ja) 1997-03-27 1997-03-27 半導体素子パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH10270424A true JPH10270424A (ja) 1998-10-09

Family

ID=13563093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7498597A Pending JPH10270424A (ja) 1997-03-27 1997-03-27 半導体素子パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH10270424A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107418A1 (en) * 2003-05-30 2004-12-09 Psk, Inc. Method for removing photoresist in semiconductor manufacturing process
KR100463237B1 (ko) * 2000-06-28 2004-12-23 주식회사 하이닉스반도체 감광막패턴의 형성 방법
KR100666380B1 (ko) 2005-05-30 2007-01-09 삼성전자주식회사 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463237B1 (ko) * 2000-06-28 2004-12-23 주식회사 하이닉스반도체 감광막패턴의 형성 방법
WO2004107418A1 (en) * 2003-05-30 2004-12-09 Psk, Inc. Method for removing photoresist in semiconductor manufacturing process
KR100666380B1 (ko) 2005-05-30 2007-01-09 삼성전자주식회사 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.

Similar Documents

Publication Publication Date Title
US8129281B1 (en) Plasma based photoresist removal system for cleaning post ash residue
TW556266B (en) Process for removal of photoresist after post ion implantation
KR100188508B1 (ko) 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US20130048606A1 (en) Methods for in-situ chamber dry clean in photomask plasma etching processing chamber
TWI587390B (zh) 用以蝕刻有機硬遮罩之方法
JPH07153746A (ja) ドライエッチング室のクリーニング方法
KR102362672B1 (ko) 기판의 기상 히드록실 라디칼 프로세싱을 위한 시스템 및 방법
JP2009141329A (ja) 液浸リソグラフィーにおけるパターン崩壊を防止するためのプラズマ表面処理
US6605230B1 (en) Solutions and processes for removal of sidewall residue after dry etching
JP3611196B2 (ja) 基板から有機物質を除去する方法
US6465356B2 (en) Method for forming fine patterns by thinning developed photoresist patterns using oxygen radicals
JPH10172960A (ja) アッシング方法
JP3559691B2 (ja) 半導体装置の製造方法
JPH06177089A (ja) 半導体装置の製造方法
JP2001507515A (ja) 表面からの異物のレーザ除去
JPH10270424A (ja) 半導体素子パターンの形成方法
EP1032026B1 (en) Method of photoresist ash residue removal
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JPH06342744A (ja) a−Cによる反射防止
JPS5936257B2 (ja) レジスト材料の剥離方法
JPH01200628A (ja) ドライエッチング方法
WO1997017164A1 (en) Damage-free laser surface treatment method
JPH10209132A (ja) 有機物の除去方法
JP2004134627A (ja) 有機物層の除去方法
JP2001237229A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法