KR100463237B1 - 감광막패턴의 형성 방법 - Google Patents

감광막패턴의 형성 방법 Download PDF

Info

Publication number
KR100463237B1
KR100463237B1 KR10-2000-0035969A KR20000035969A KR100463237B1 KR 100463237 B1 KR100463237 B1 KR 100463237B1 KR 20000035969 A KR20000035969 A KR 20000035969A KR 100463237 B1 KR100463237 B1 KR 100463237B1
Authority
KR
South Korea
Prior art keywords
photosensitive film
pattern
photoresist
forming
photoresist pattern
Prior art date
Application number
KR10-2000-0035969A
Other languages
English (en)
Other versions
KR20020001338A (ko
Inventor
김기현
박상수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0035969A priority Critical patent/KR100463237B1/ko
Priority to JP2001074870A priority patent/JP4818524B2/ja
Priority to TW090115305A priority patent/TWI269368B/zh
Priority to US09/894,155 priority patent/US6465356B2/en
Publication of KR20020001338A publication Critical patent/KR20020001338A/ko
Application granted granted Critical
Publication of KR100463237B1 publication Critical patent/KR100463237B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 패턴의 무너짐이나 패턴크기의 이동을 방지하고 0.1㎛ 미세선폭을 갖는 감광막패턴의 형성 방법에 관한 것으로, 소정 도전층이 형성된 웨이퍼상에 감광막을 도포하는 제 1 단계; 상기 감광막을 KrF-엑시머레이저의 광원을 이용하여 노광하고, 후속 현상하여 감광막패턴을 형성하는 제 2 단계; 및 오존가스의 열분해반응으로 발생되는 산소라디칼을 이용하여 상기 감광막패턴의 선폭을 미세화시키는 제 3 단계를 포함하여 이루어진다.

Description

감광막패턴의 형성 방법{METHOD FOR FORMING PHOTORESIST PATTERN}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 0.1㎛급 이하 미세선폭을 구현하도록 한 감광막패턴의 형성방법에 관한 것이다.
최근에 반도체 소자의 집적도가 증가함에 따라 소자 제조를 위한 최소선폭 (Minimum feature size)이 급격히 작아지고 있으며, 이러한 최소선폭은 노광장비 능력에 의존한다.
현재의 노광장비의 패턴형성 능력은 i-line의 365nm파장의 광원을 사용할시 0.28㎛의 선폭을 형성할 수 있고, DUV(Deep Ultra Violet)의 275nm파장의 광원을 사용시 0.18㎛의 선폭을 형성할 수 있다.
최근에는, 248nm파장의 광원을 발생하는 KrF 엑시머 레이저를 이용한 DUV광원을 이용하는 스테퍼(Stepper)나 주사방식(Scanning)의 노광장비를 사용하고 있다.
이러한 DUV-리소그래피(Lithography)에서 해상력(Resolution)을 높이기 위한 여러가지 기술을 조합하여도 0.1㎛이하의 패턴닝은 불가능하므로, 새로운 광원, 예컨대, 전자빔(Electron beam), X-ray & EUV(Extreme Ultra Violet)를 갖는 리소그래피의 개발이 활발히 진행되고 있다.
그러나, 전자빔(E-beam) 노광은 낮은 제품산출량(Throughput)으로 양산에 불합리하며, X-ray의 경우, 마스크, 정렬, 레지스트 및 제품 생산성 등이 아직 미비하여 문제점으로 남아있다.
그리고, 감광막패턴을 제거하는 방법으로는 RF나 마이크로웨이브(micro wave)를 이용해서 플라즈마를 발생시켜, 이 플라즈마로 포토레지스트를 제거하는 방법이 상용화되어 왔다. 즉, 플라즈마의 이온이나 라디칼(Radical) 성분이 감광막과 화학적인 반응을 일으킴과 아울러 그 이온들이 감광막상에 충돌하면서 감광막을 제거하게 된다.
그러나 이러한 방법, 즉 화학적인 반응에 부가하여 플라즈마 이온이나 라디칼 성분이 감광막에 충돌하는 물리적인방법도 병행하여 감광막을 제거하는 방법은, 반도체층이 소정의 패턴으로 형성된 감광막 사이로 소정의 영역이 노출된 상태이므로, 플라즈마의 이온이나 라디칼 성분이 감광막뿐만 아니라 노출된 반도체층내로 침투하여 손실을 유발시키고, 또한 감광막이 제거되면서 발생되는 중금속 이온, 예를 들면 Na+ 이온 등이 플라즈마 성분과 같이 반도체층 내로 침투하여 반도체층에 심각한 손실, 즉 반도체층을 폐기해야할 정도의 손실을 유발하는 문제점이 있다.
이하 첨부된 도 1a 내지 도 1b, 도 2를 참조하여 종래기술에 따른 패턴 형성 방법에 대해 설명한다.
도 1a에 도시된 바와 같이, 반도체기판(11)상에 전도층(12)을 형성한 다음, 감광막패터닝을 원활히 하기 위해 상기 전도층(12)상에 반사방지막(Anti Reflective Coating; ARC)(13)을 형성한다. 이어 상기 반사방지막(13)상에 감광막을 도포하고 노광을 진행하는데, 여기서 노광장비로는 KrF-엑시머레이저를 이용한 스테퍼로 실시한다. 상기 스테퍼를 이용하여 감광막패턴(14)을 형성하되, 상기 감광막패턴(14)는 일정간격(S)을 두고 일정높이(H)와 일정폭(W)으로 형성된다. 여기서, 상기 감광막패턴의 폭(W)은 170nm까지 가능하다.
도 1b에 도시된 바와 같이, 상기 노광공정이 완료된 감광막패턴을 현상(Develping)하여 미세화하는데, 이 때, 상기 감광막패턴 형성시 감광막패턴의 폭(W)에 대한 높이(H)의 비율(H/W)가 4를 벗어나는 경우, 감광막패턴이 쓰러지게 된다.
또한, 도 2에 도시된 것처럼, 현상공정시 습식처리후 패턴이 무너지며, 후속 플라즈마애셔(Plasm asher)에서 처리시 패턴의 깊이가 줄어드는 크기이동(Size shift)이 발생된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, KrF엑시머레이저와 오존애셔를 이용하여 노광장비의 한계해상력을 극복할 수 있는 미세선폭의 감광막패턴을 형성하는데 적합한 반도체 소자의 패턴 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1b는 종래기술에 따른 감광막패턴의 형성 방법을 도시한 도면,
도 2는 종래기술에 따라 형성된 감광막패턴의 무너짐과 크기이동을 도시한 도면,
도 3a 내지 도 3b는 본 발명의 실시예에 따른 감광막패턴의 형성 방법을 도시한 도면,
도 4는 본 발명의 실시예에 따른 오존애싱을 이용한 감광막패턴의 미세화를 도시한 도면,
도 5는 본 발명의 실시예에 따라 오존애싱 시간을 변화함에 따른 감광막패턴의 미세선폭을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 전도층
23 : 반사방지막 24 : 감광막패턴
24a : 미세화된 감광막패턴 25 : 히터블록
상기의 목적을 달성하기 위한 본 발명의 감광막패턴의 형성방법은 소정 도전층이 형성된 웨이퍼상에 감광막을 도포하는 제 1 단계; 상기 감광막을 KrF-엑시머레이저의 광원을 이용하여 노광하고, 후속 현상하여 감광막패턴을 형성하는 제 2 단계; 및 오존가스의 열분해반응으로 발생되는 산소라디칼을 이용하여 상기 감광막패턴의 선폭을 미세화시키는 제 3 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 미세패턴 형성 방법을 설명한다.
도 3a 내지 도 3b는 본 발명의 실시예에 따른 감광막패턴의 형성 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 반도체기판(21)상에 전도층(22), 예컨대 폴리실리콘 또는 메탈을 증착한 후 감광막패터닝 공정을 원활히 하기 위해 상기 전도층 (22)상에 반사방지막(ARC)(23)을 형성하고, KrF 스테퍼로 노광하여 감광막패턴(24)을 형성한다. 이 때, 상기 감광막패턴의 폭은 170nm까지 가능하다.
도 3b에 도시된 바와 같이, 오존애셔(Ozone asher)를 이용하여 상기 감광막패턴(24)을 대기압, 저온에서 시간에 따라 균일하게 패턴무너짐없이 슬림화 (Slimming)시킨다.
상기와 같은 오존애셔에서, 감광막과의 반응온도는 130℃∼200℃의 저온도로서, 애싱률(Ashing rate) 조절이 가능하기 때문에, 온도가 낮을수록 애싱률이 낮아 감광막패턴(24a)을 미세하게 형성할 수 있다. 또한, 오존애싱은 이온밤바드 (Ionbombardment) 및 하전된 파티클(Charged particle)에 의한 애싱손실이 발생하지 않으므로 소수캐리어(Minority carrier)의 수명(Lifetime)에 영향을 미치지 않으며, 대기압에서 진행하므로 진공장치가 필요없다.
그리고, 오존애싱에 의해 마이크로로딩 효과(Microloading effect)가 발생하지 않는데, 여기서, 상기 마이크로로딩효과는 저압 및 미세영역(마이크로스페이스)의 상태에서 이온 자체를 분산시킨 결과로서, 감광막패턴(24)에 수직으로 이동하는 이온에 의해서 식각률이 감소되는 현상을 일컫는데, 오존애싱을 실시하면 감광막패턴(24)의 식각률감소를 방지한다.
도 4는 오존애셔를 이용하여 도3a에 도시된 감광막패턴의 제거 방법을 도시한 도면으로서, 상기 오존애셔는 공지의 장치로서, 오존(O3)의 라디칼 성분(O*)으로 감광막(24)과 화학적인 반응만을 일으켜서 감광막(24)을 제거하는 식각방법이다. 부연하면, 감광막(24)은 C-H-O의 기본구조로 이루어져 있고, 그 각각을 연결하는 고리는 오존(O3)의 라디칼 성분(O*)과 화학적인 반응이 일어나면 쉽게 끊어진다. 그리고, 오존(O3)은 일정 온도가 도달하면 쉽게 라디칼 성분(O*)으로 변하기 때문에 식각챔버를 완벽히 밀봉시킨 상태에서 반도체기판(21)상에 오존(O3)을 주입하고, 반도체기판이 장착된 히터블록(25)에 열을 가하면 오존(O3)이 라디칼 성분(O*)으로 변환되고, 이 라디칼 성분(O*)이 감광막(24)에 물리적인 충격을 가하지 않고 오직 감광막(24)의 연결고리를 끊는 화학적인 반응만을 일으켜서 감광막(24)을 제거하게된다.
상기한 오존애셔를 이용하여 감광막패턴(24a)을 미세화하는 방법은, 먼저 상기 감광막패턴(24)이 형성된 반도체기판(21)을 온도조절이 가능한 히터블록 (Heaterblock)(25)상에 장착한 다음, 오존애셔의 노즐(도시 생략)을 통해 오존가스 (O3)를 공급한다. 이 때, 상기 오존가스(O3)는 산소대비 5∼7 vol %의 고농도를 유지한다.
이어 상기 히터블록(25)을 통해 상기 반도체기판(21)을 가열하면, 상기 공급되는 오존가스(O3)는 열분해(Thermal decomposition) 반응 즉, 자외선방사(Ultra Violet Light Irradiation)가 발생되어 산소라디칼(Oxygen radical; O*)을 생성한다.
이러한 산소라디칼(O*)이 감광막패턴(24)을 제거하는데, 상기 산소라디칼 (O*)의 직진성으로 인해 감광막패턴(24)의 미세화가 가능하다.
또한, 상기 감광막패턴(24)에 함유되어 있는 탄소(C)이온이나 수소이온(H2)은 산소라디칼(O*)과 반응하여 감광막패턴의 표면밖으로 CO2나 H2O로 방출되어 오존애셔장치의 외부로 배출시켜 반도체기판(21)의 미립자로 인한 오염을 방지한다. 여기서, 상기 오존애셔장치의 구성은 본 발명에 해당하지 않으므로 생략한다.
도 5는 애싱시간을 조절함에 따른 감광막패턴의 패턴크기변화를 도시한 도면으로서, 오존애싱을 실시하기 전에는 감광막패턴의 선폭을 190nm까지 형성하며, 1분동안 오존애싱을 실시하면 감광막패턴의 선폭을 140nm까지 형성하고, 2분동안 오존애싱을 실시하면 감광막패턴의 선폭을 100nm까지 형성함을 보여주고 있다. 이처럼 100nm의 선폭을 갖는 감광막패턴을 형성함에도 감광막패턴의 무너짐이나, 감광막패턴의 크기이동이 전혀 발생되지 않았다.
도면에 도시되지 않았지만, 상기 감광막은 용해도 변화에 따른 파지티브형 (Positive), 네가티브형(Negative)과, 광원에 따른 g-line(436nm), i-line(365nm), ArF(193nm) 등을 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 저온(130∼200℃)에서 산소기를 이용하여 애싱률을 조절할 수 있으므로, 통상 노광장비의 한계해상력을 극복할 수 있는 0.1㎛의 미세한 선폭을 갖는 감광막패턴을 형성할 수 있고, 저온 (130∼200℃) 및 대기압하에서 오존애싱이 진행되므로 빠른 제품산출량을 확보할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 소자의 감광막패턴 형성 방법에 있어서,
    소정 도전층이 형성된 웨이퍼상에 감광막을 도포하는 제 1 단계;
    상기 감광막을 KrF-엑시머레이저의 광원을 이용하여 노광하고, 후속 현상하여 감광막패턴을 형성하는 제 2 단계; 및
    오존가스의 열분해반응으로 발생되는 산소라디칼을 이용하여 상기 감광막패턴의 선폭을 미세화시키는 제 3 단계
    를 포함하여 이루어짐을 특징으로 하는 감광막패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계에서,
    대기압상태에서 상기 웨이퍼를 히터블록을 통해 가열함과 동시에 상기 웨이퍼상에서 노즐을 통해 오존가스를 공급하여 상기 산소라디칼을 발생시키는 것을 특징으로 하는 감광막패턴의 형성 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 3 단계에서,
    상기 오존가스는 산소대비 5∼7vol%의 농도로 공급되는 것을 특징으로 하는 감광막패턴의 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 오존가스의 열분해반응은 130℃∼200℃에서 이루어지는 것을 특징으로 하는 감광막패턴의 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 단계에서,
    상기 감광막은 파지티브형 감광막, 네가티브형 감광막, g-line 감광막, i-line 감광막 또는 ArF 감광막 중 어느 하나를 이용하는 것을 특징으로 하는 감광막패턴의 형성 방법.
KR10-2000-0035969A 2000-06-28 2000-06-28 감광막패턴의 형성 방법 KR100463237B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0035969A KR100463237B1 (ko) 2000-06-28 2000-06-28 감광막패턴의 형성 방법
JP2001074870A JP4818524B2 (ja) 2000-06-28 2001-03-15 半導体素子の感光膜パターンの形成方法
TW090115305A TWI269368B (en) 2000-06-28 2001-06-22 Method for forming fine patterns by thinning developed photoresist patterns using oxygen radicals
US09/894,155 US6465356B2 (en) 2000-06-28 2001-06-27 Method for forming fine patterns by thinning developed photoresist patterns using oxygen radicals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0035969A KR100463237B1 (ko) 2000-06-28 2000-06-28 감광막패턴의 형성 방법

Publications (2)

Publication Number Publication Date
KR20020001338A KR20020001338A (ko) 2002-01-09
KR100463237B1 true KR100463237B1 (ko) 2004-12-23

Family

ID=19674426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0035969A KR100463237B1 (ko) 2000-06-28 2000-06-28 감광막패턴의 형성 방법

Country Status (4)

Country Link
US (1) US6465356B2 (ko)
JP (1) JP4818524B2 (ko)
KR (1) KR100463237B1 (ko)
TW (1) TWI269368B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6630288B2 (en) * 2001-03-28 2003-10-07 Advanced Micro Devices, Inc. Process for forming sub-lithographic photoresist features by modification of the photoresist surface
JP2004533110A (ja) * 2001-03-28 2004-10-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｅビーム放射を使用した、改良されたトランジスタゲート
US20040159335A1 (en) * 2002-05-17 2004-08-19 P.C.T. Systems, Inc. Method and apparatus for removing organic layers
TWI238465B (en) 2002-07-24 2005-08-21 Toshiba Corp Method of forming pattern and substrate processing apparatus
JP3694504B2 (ja) 2002-12-20 2005-09-14 沖電気工業株式会社 ゲート電極の形成方法およびそれを用いた半導体装置の製造方法
US7261745B2 (en) * 2003-09-30 2007-08-28 Agere Systems Inc. Real-time gate etch critical dimension control by oxygen monitoring
US8236484B2 (en) * 2003-11-14 2012-08-07 Headway Technologies, Inc. Single layer resist liftoff process for nano track width
US7122484B2 (en) * 2004-04-28 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Process for removing organic materials during formation of a metal interconnect
KR100777806B1 (ko) * 2006-03-17 2007-11-22 한국과학기술원 웨이퍼레벨의 패키지 제조방법 및 접착제 조성물
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
US20130126467A1 (en) * 2011-11-18 2013-05-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing conductive lines with small line-to-line space
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10832909B2 (en) * 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140675A (ja) * 1992-12-07 1995-06-02 Matsushita Electric Ind Co Ltd パターン形成方法
KR19980028359A (ko) * 1996-10-22 1998-07-15 김영환 반도체소자의 미세 패턴 제조방법
JPH10270424A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体素子パターンの形成方法
KR19990006083A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 소자분리막 형성방법
KR19990070198A (ko) * 1998-02-18 1999-09-15 김규현 반도체 소자의 제조 방법
JPH11274050A (ja) * 1998-03-25 1999-10-08 Canon Inc 露光装置およびデバイス製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160981A (ja) * 1986-01-08 1987-07-16 Mitsubishi Heavy Ind Ltd 石油タンカ−の改造法
JPH05267156A (ja) * 1992-03-18 1993-10-15 Hitachi Ltd 半導体製造方法及びそれを行なうためのアッシング装置
JP3051817B2 (ja) * 1995-01-31 2000-06-12 シャープ株式会社 半導体装置の製造方法
JPH11297951A (ja) * 1998-02-13 1999-10-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6316169B1 (en) * 1999-06-25 2001-11-13 Lam Research Corporation Methods for reducing profile variation in photoresist trimming
JP2001085407A (ja) * 1999-09-13 2001-03-30 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP2001244436A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001255670A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp 微細レジストパターン形成方法および装置
JP2002231608A (ja) * 2001-02-02 2002-08-16 Hitachi Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140675A (ja) * 1992-12-07 1995-06-02 Matsushita Electric Ind Co Ltd パターン形成方法
KR19980028359A (ko) * 1996-10-22 1998-07-15 김영환 반도체소자의 미세 패턴 제조방법
JPH10270424A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体素子パターンの形成方法
KR19990006083A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 소자분리막 형성방법
KR19990070198A (ko) * 1998-02-18 1999-09-15 김규현 반도체 소자의 제조 방법
KR100310170B1 (ko) * 1998-02-18 2001-12-17 황인길 반도체소자의제조방법
JPH11274050A (ja) * 1998-03-25 1999-10-08 Canon Inc 露光装置およびデバイス製造方法

Also Published As

Publication number Publication date
US20020001957A1 (en) 2002-01-03
JP4818524B2 (ja) 2011-11-16
US6465356B2 (en) 2002-10-15
JP2002023390A (ja) 2002-01-23
KR20020001338A (ko) 2002-01-09
TWI269368B (en) 2006-12-21

Similar Documents

Publication Publication Date Title
KR101196617B1 (ko) 포토마스크 제조에 적합한 크롬층의 플라즈마 에칭 방법
KR100822276B1 (ko) 보호 마스크를 이용하는 포토마스크 플라즈마 에칭 방법
US6716571B2 (en) Selective photoresist hardening to facilitate lateral trimming
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
KR100463237B1 (ko) 감광막패턴의 형성 방법
KR100836948B1 (ko) 서브-리소그래픽 포토레지스트 피처 형성 프로세스
JP2006215552A5 (ko)
US8778574B2 (en) Method for etching EUV material layers utilized to form a photomask
US20130092655A1 (en) Method for etching an euv reflective multi-material layers utilized to form a photomask
US6815359B2 (en) Process for improving the etch stability of ultra-thin photoresist
WO2007030918A1 (en) High sensitivity electron beam resist processing
JP5573306B2 (ja) フォトマスクブランクの製造方法
US5472826A (en) Semiconductor device fabrication method
KR100274751B1 (ko) 화학증폭형감광막패턴방법
KR20070021506A (ko) 반도체 소자의 제조방법
JPH05303210A (ja) パターン形成方法
KR20060060298A (ko) 반도체 메모리 소자의 미세 패턴 형성 방법
JPH03271739A (ja) マスクの製造方法
KR20050059794A (ko) 반도체 소자의 초미세 콘택홀 형성방법
JPH04334013A (ja) ドライ現像方法
JPH04181718A (ja) ドライ現像方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030924

Effective date: 20041022

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee