KR19990006083A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR19990006083A
KR19990006083A KR1019970030305A KR19970030305A KR19990006083A KR 19990006083 A KR19990006083 A KR 19990006083A KR 1019970030305 A KR1019970030305 A KR 1019970030305A KR 19970030305 A KR19970030305 A KR 19970030305A KR 19990006083 A KR19990006083 A KR 19990006083A
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
etching
gas
ozone
Prior art date
Application number
KR1019970030305A
Other languages
English (en)
Inventor
박창서
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030305A priority Critical patent/KR19990006083A/ko
Publication of KR19990006083A publication Critical patent/KR19990006083A/ko

Links

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 플라즈마를 이용하지 않는 오존 HF를 이용하여 초순수탱크로부터 유입시킨 초순수증기의 반응으로 열산화막을 식각할 수 있으며, 상기 열산화막의 식각반응 후 반도체기판이 드러나는 경우에는 오존가스와의 반응으로 상기 반도체기판에 산화막이 형성되며 동시에 무수 HF 가스와 질소초순수증기 내의 초순수증기의 반응으로 상기 오존가스에 의하여 형성된 열산화막이 식각되어 결국 상기 반도체기판이 식각되는 효과를 가져와 상기 반도체기판의 리세스 효과를 얻을 수 있고, 플라즈마를 이용하지 않음으로써 반도체기판에 결함층, 폴리머 및 금속 불순물의 발생이 없고, 고순도의 가스를 이용하여 케미컬로부터 오는 불순물의 발생이 없으며, 가스유량과 식각 시간을 조절함으로써 식각율 등의 공정조건 설정이 용이할 뿐만 아니라 케미컬의 유량 및 혼합비의 조절로 식각율을 증가시킬 수 있어 습식식각공정에 비하여 공정시간을 단축시키는 기술이다.

Description

반도체소자의 소자분리막 형성방법
본 발명의 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 반도체 디램(dynamic random access memory, 이하 DRAM 이라 함) 제조공정 중 오.알.-로코스(Oxidation Recess LOCal oxidation of silicon, 이하 OR-LOCOS 라 함)방법에 의한 소자분리막 제조공정에 있어서 소자분리 산화막의 성장전에 산화시킨 리세스(recess)용 실리콘산화막의 제거방법 및 제거 후 드러난 실리콘을 리세스시키는 방법에 관한 기술이다.
최근 반도체소자의 디자인 룰이 작아지면서 소자분리막을 제조하는 공정에 있어서 기존의 로코스(local oxidation of silicon, 이하 LOCOS 라 함)방법은 한계가 있다.
그래서, 새롭게 개발된 LOCOS 공정이 R-LOCOS(Recessed LOCOS)이며 여기서 실리콘을 리세스시키는 방법으로는 플라즈마(plasma)를 이용한 건식식각 방법이 있고, 소자분리 산화막의 성장전에 리세스용으로 약 300∼400Å를 이용한 건식식각 방법이 있고, 소자분리 산화막의 성장전에 리세스용으로 약 300~400Å의 열산화막을 성장시킨 후, 그 산화막을 불산계 화학약품 등으로 습식식각하는 방법으로 실리콘을 리세스하는 OR-LOCOS 방법 등이 있다.
그러나, 열산화막을 300~400Å 성장시킬 경우 실제 실리콘이 리세스되는 두께는 약 200~300Å 정도이며, 이 후 소자분리 산화막의 성장 후 소자분리막의 특성을 제대로 얻지 못한다.
따라서, 리세스용 산화막의 두께를 두껍게 하거나 산화막의 식각 후 실리콘층을 다시 식각하여 리세스 깊이를 약 400~500Å 정도로 더 깊게함으로써 우수한 소자분리막의 특성을 얻게된다.
상기 OR-LOCOS 법에 의한 소자분리막 제조시 실리콘을 리세스시키는 종래의 방법은 성장시킨 리세스용 산화막을 불산계 수용액으로 식각하여 일차로 200~300Å 정도 실리콘을 식각한 후, 플라즈마를 이용한 건식식각방법 또는 산화막 식각 후 80℃ 정도 고온의 고농도 암모니아 과산화수소 용액을 이용한 습식식각방법으로 약 150~200Å 정도 실리콘을 식각하는 방법을 이용하고 있다.
그러나, 상기 플라즈마를 이용한 건식식각방법은 실리콘층의 결함층을 유발하거나 폴리머, 금속성 불순물 등의 발생으로 소자특성을 저하시키고, 80℃ 고온의 암모니아 과산화수소용액의 습식공정은 고온으로 인한 증발로 암모니아의 농도조절이 어려워 식각율이 불안정하여 공정조건 설정이 어려우며 암모니아 과산화수소수용액으로부터 발생하는 철(Fe)성분의 불순물의 발생으로 소자의 특성이 저하되고, 공정시간이 길다는 단점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 플라즈마를 이용하지 않는 오존가스와 무수 HF가스 및 초순수증기의 혼합케미컬을 사용함으로써 실리콘층의 결함층 유발이 없고 폴리머, 금속 불순물의 생성이 없으며, 고순도의 가스를 이용여 케미컬로부터 오는 불순물의 발생이 없고, 가스유량과 식각 시간을 조절함으로써 식각율 등의 공정조건 설정이 용이할 뿐만 아니라 케미컬의 유량 및 혼합비의 조절로 식각율을 증가시킬 수 있어 공정시간을 단축시키는 반도체소자의 소자분리막 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1g는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 혼합케미컬에 의한 반도체기판 및 열산화막의 식각량을 도시한 그래프도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 반도체기판, 13 : 패드산화막, 15 : 제1질화막, 17 : 감광막, 19 : 제2질화막 스페이서, 21 : 열산화막, 25 : 소자분리 산화막
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성방법은,
반도체 상부에 패드산화막 및 제1질화막을 증착하는 공정과,
상기 제1질화막 상부에 소자분리 마스크를 이용한 노광 및 현상공정으로 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 플라즈마를 이용한 건식식각방법으로 상기 패드산화막 및 제1질화막 패턴을 형성하는 동시에 상기 반도체기판을 노출시키는 공정과,
상기 패드산화막 및 제1질화막 패턴의 식각면에 제2질화막 스페이서를 형성하는 공정과,
상기 노출된 반도체기판 상부에 산화막을 형성하는 공정과,
상기 산화막을 식각하여 상기 반도체기판을 노출시키는 공정과,
상기 노출된 반도체기판을 오존 HF를 이용하여 식각하는 공정과,
상기 반도체기판 상부에 소자분리 산화막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1g는 본 발명의 실시예에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)은 상부에 패드산화막(13)을 형성한다.
이때, 상기 패드산화막(13)은 50 ~ 100Å 정도 두께 형성한다.
다음, 상기 패드산화막(13) 상부에 제1질화막(15)을 1500 ~ 2000Å증착 한다.
그 다음, 상기 제1질화막(15) 상부에 감광막(17)을 도포한다.
그 후, 소자분리 마스크를 이용한 노광 및 현상공정을 실시하여 감광막(17) 패턴을 형성한다.(도 1a)
이어서, 상기 감광막(17) 패턴을 식각마스크로 사용하여, 상기 제1질화막(15)을 식각한다.
이때, 상기 식각공정은 플라즈마를 이용한 건식식각방법으로 실시한다.
다음, 상기 감광막 패턴(17)을 제거한다.
그 다음, 상기 패드산화막(13)을 세정공정으로 제거한다.(도 1b)
그리고, 상기 구조 상부에 제2질화막(도시안됨)을 300 ~ 500Å 정도 두께로 증착한다.
이어서, 상기 제2질화막은 전면식각공정을 실시하여 상기 제1질화막(15)의 식각면에 제2질화막 스페이서(19)를 형성한다.
여기서, 상기 제2질화막 스페이서(19)는 후속 소자분리 산화막 형성시 버즈빅 등을 감소시키기 위한 것이다.(도 1c)
다음, 상기 노출된 반도체기판(11)을 리세스하기 위하여 300 ~ 400Å의 열산화막(21)을 성장시킨다.
여기서, 상기 노출된 반도체기판(11) 하부로 성장한 상기 열산화막(21)은 약 150 ~ 200Å 정도에 불과하여 이후 불산수용액 등으로 상기 열산화막(21)을 식각할 때 반도체기판의 리세스 깊이가 150 ~ 200Å 정도에 불과하다.(도 1d)
그 다음, 오존가스, 무수 HF 가스 및 질소초순수증기의 혼합케미컬(이하, '오존 HF'라 함)을 이용하여 상기 열산화막(21)을 식각한다.
여기서, 상기 오존 HF를 이용하여 상기 열산화막(21)을 식각할 겨우, 오존가스의 영향은 상기 열산화막(21)과 뭇 HF가스 및 초순수증기와의 반응에 영향을 미치지 않으며, 상기 반도체기판(11)과의 반응에서는 반도체기판(11)을 산화시켜 산화막을 형성할 수 있는 능력이 있어 오존 HF의 진행시 상기 열산화막(21)을 형성반응과 무수 HF 가스, 초순수증기에 의한 식각반응이 동시순차적으로 일어나 상기 반도체기판(11)을 식각시킬 수 있는 특성을 갖고 있다.(도 1e)
참고로, 도 2a 및 도 2b는 본 발명의 실시예에 따른 열산화막과 반도체기판이 오존 HF에 의한 식각율을 도시한 그래프도 이다.
이와 같이 오존 HF 는 상기 열산화막(21)과 반도체기판(11)을 동시에 식각할수 있는 능력을 갖고 있기 때문에, 상기 열산화막(21)을 제거한 후 노출된 반도체기판(11)을 식각하기 위하여 오존 HF를 사용할 수 있다.
또한, 상기 열산화막(21)을 식각하는 동시에 인시튜(in-situ)방법으로 상기 반도체기판(11)을 식각할 수 있는 특징을 갖고 있다.
즉, 오존 HF 공정에서 오존가스 1 ~ 5 lpm, 무수 HF 가스 150 ~ 300 sccm, 초순수탱크로부터 질소가스를 불어 유입되는 질소가스와 초순수증기의 혼합증기 5 ~ 15 lpm을 20초간 흘렸을때 도 2a에서 도시된 바와 같이 상기 반도체 기판의 식각양은 약 1100 ~ 1300Å 정도이며 이러한 반도체기판의 식각양은 동일시간내의 무수 HF가스 유량에 따라 200 ~ 1200Å의 식각양을 보인다.
그러나, 상기 반도체기판(11)이 단결정실리콘일 경우에는 실리콘의 결합력으로 식각율이 낮아 약 50 ~ 300Å 정도 식각된다.
다음, 상기 식각된 반도체기판(11) 상부에 상기와 같은 공정을 실시하여 상기 반도체기판(11)의 식각깊이를 약 500Å 정도로 높일 수 있다.
또한, 상기 열산화막(21)을 300 ~ 400Å으로 성장시키는 경우 동일한 조건으로 오존 HF를 약 20초간 플로우시키거나, 무수 HF 가스를 150 ~ 300 sccm으로 늘릴 경우 10초 동안 진행하여 상기 도 2b의 식각율에 따라 상기 열산화막(21)은 식각되어 상기 반도체기판이 노출된다.
이어서, 20초 동안 상기 오존 HF를 더 흘려 진행함으로써 200 ~ 300Å의 반도체기판(11)을 식각할 수 있을 뿐만 아니라, 상기 오존 HF를 총 30 ~ 40초간 흘려 진행함으로써 많은 양의 반도체기판(11)을 식각할 수 있다.(도 1f)
그리고, 상기 오존 HF를 이용하여 상기 식각된 반도체기판(11) 상부에 소자분리 산화막(25)을 3000Å 정도 성장시킨다.
그 후, 상기 제1질화막(15), 패드산화막(13) 및 제2질화막 스페이서(19)를 제거한다.(도 1g)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 플라즈마를 이용하지 않는 오존 HF를 이용하여 초순수탱크로부터 유입시킨 초순수증기의 반응으로 열산화막을 식각할 수 있으며, 상기 열산화막의 식각반응 후 반도체기판이 드러나는 경우에는 오존가스와의 반응으로 상기 반도체기판에 산화막이 형성되며 동시에 무수 HF 가스와 질소초순수증기 내의 초순수증기의 반응으로 상기 오존가스에 의하여 형성된 열산화막이 식각되어 결국 상기 반도체기판이 식각되는 효과를 가져와 상기 반도체기판의 리세스 효과를 얻을 수 있고, 플라즈마를 이용하지 않음으로써 반도체기판에 결함층, 폴리머 및 금속 불순물의 발생이 없고, 고순도의 가스를 이용하여 케미컬로부터 오는 불순물의 발생이 없으며, 가스유량과 식각 시간을 조절함으로써 식각율 등의 공정조건 설정이 용이할 뿐만 아니라 케미컬의 유량 및 혼합비의 조절로 식각율을 증가시킬 수 있어 습식식각공정에 비하여 공정시간이 단축되는 이점이 있다.

Claims (9)

  1. 반도체기판 상부에 패드산화막 및 제1질화막을 증착하는 공정과,
    상기 제1질화막 상부에 소자분리 마스크를 이용한 노광 및 현상공정으로 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 사용하여 플라즈마를 이용한 건식식각방법으로 상기 패드산화막 및 제1질화막 패턴을 형성하는 동시에 상기 반도체기판을 노출시키는 공정과,
    상기 패드산화막 및 제1질화막 패턴의 식각면에 제2질화막 스페이서를 형성하는 공정과,
    상기 노출된 반도체기판 상부에 산화막을 형성하는 공정과,
    상기 산화막을 식각하여 상기 반도체기판을 노출시키는 공정과,
    상기 노출된 반도체기판을 오존 HF를 이용하여 식각하는 공정과,
    상기 반도체기판 상부에 소자분리 산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.
  2. 청구항 1에 있어서,
    상기 산화막은 300 ~ 400Å 정도 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  3. 청구항 1에 있어서,
    상기 산화막은 무수 HF 가스 및 질소초순수증기의 혼합케미컬 또는 무수 HF가스, 오존가스 및 질소초순수증기의 케미컬을 이용하여 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  4. 청구항 1에 있어서,
    상기 오존 HF를 이용한 반도체기판 식각공정은 산화막을 제거한 다음, 반도체기판을 250 ~ 350Å 정도 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  5. 청구항 1에 있어서,
    상기 오존 HF 는 무수 HF 가스, 오존가스 및 질소초순수증기의 혼합케미컬인 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  6. 청구항 1 또는 청구항 5에 있어서,
    상기 오존 HF를 이용한 반도체기판 식각공정은 무수 HF 가스, 오존가스 및 질소초순수증기의 케미컬을 이용한 산화막 제거공정으로 대신하는 것을 특정으로 하는 반도체소자의 소자분리막 형성방법.
  7. 청구항 1에 있어서,
    상기 산화막 식각공정은 무수 HF 가스 150 ~ 300 sccm 및 질소초순수증기 5 ~ 10 lpm을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  8. 청구항 1 또는 청구항 7에 있어서,
    상기 반도체기판을 식각하는 공정은 오존가스 1 ~ 5 lpm, 무수 HF 가스 150 ~ 300 lpm 및 질소초순수증기 5 ~ 15 lpm의 혼합케미컬을 이용하여 200 ~ 300Å 정도 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  9. 청구항 6에 있어서,
    상기 오존 HF를 이용한 식각공정은 오존가스 1 ~ 5 lpm, 무수 HF 가스 150 ~ 300 lpm 및 질소초순수증기 5 ~ 15 lpm의 혼합케미컬을 이용하여 30 ~ 40초 정도 플로우시켜 상기 산화막 및 반도체기판을 동시에 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
KR1019970030305A 1997-06-30 1997-06-30 반도체 소자의 소자분리막 형성방법 KR19990006083A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030305A KR19990006083A (ko) 1997-06-30 1997-06-30 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030305A KR19990006083A (ko) 1997-06-30 1997-06-30 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR19990006083A true KR19990006083A (ko) 1999-01-25

Family

ID=66038973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030305A KR19990006083A (ko) 1997-06-30 1997-06-30 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR19990006083A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380274B1 (ko) * 1999-06-23 2003-04-14 주식회사 하이닉스반도체 디유브이 공정을 이용한 실리콘 산화막 식각방법
KR100463237B1 (ko) * 2000-06-28 2004-12-23 주식회사 하이닉스반도체 감광막패턴의 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380274B1 (ko) * 1999-06-23 2003-04-14 주식회사 하이닉스반도체 디유브이 공정을 이용한 실리콘 산화막 식각방법
KR100463237B1 (ko) * 2000-06-28 2004-12-23 주식회사 하이닉스반도체 감광막패턴의 형성 방법

Similar Documents

Publication Publication Date Title
US5017513A (en) Method for manufacturing a semiconductor device
JP2001068462A (ja) 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JPH09102483A (ja) 半導体基板上にシリコン材料の上部構造体を形成する製造方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
JPH11214356A (ja) シリコン基板のドライエッチング方法
KR19990006083A (ko) 반도체 소자의 소자분리막 형성방법
JPH0645275A (ja) 半導体装置の製造方法
KR100515034B1 (ko) 트렌치 격리 제조 방법
TWI810113B (zh) 半導體元件的製造方法
JP2005136097A (ja) 半導体装置の製造方法
KR0165356B1 (ko) 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100312985B1 (ko) 반도체소자제조방법
US20230187219A1 (en) Semiconductor structure and method for manufacturing same
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
JP2001332510A (ja) 半導体装置およびその製造方法
JP2841423B2 (ja) タングステン膜の選択的形成方法
JPS5931215B2 (ja) 絶縁層の形成方法
KR950001300B1 (ko) 반도체장치의 제조방법
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
KR100320445B1 (ko) 반도체장치의트렌치형성방법
KR20010066140A (ko) 반도체 소자의 감광막 제거 방법
JP3708157B2 (ja) 半導体装置の製造方法
KR100252759B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination