KR100320445B1 - 반도체장치의트렌치형성방법 - Google Patents
반도체장치의트렌치형성방법 Download PDFInfo
- Publication number
- KR100320445B1 KR100320445B1 KR1019950000272A KR19950000272A KR100320445B1 KR 100320445 B1 KR100320445 B1 KR 100320445B1 KR 1019950000272 A KR1019950000272 A KR 1019950000272A KR 19950000272 A KR19950000272 A KR 19950000272A KR 100320445 B1 KR100320445 B1 KR 100320445B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- photoresist pattern
- silicon substrate
- photoresist
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 트렌치 형성방법에 관한 것으로, 실리콘과 포토레지스트의 식각선택비를 이용하여 중간 마스크층 없이 트렌치를 형성하는 방법에 관한 것이다.
본 발명은 실리콘기판상에 소정의 포토레지스트패턴을 형성하는 공정과, HBr+Cl2+O2로 상기 포토레지스트패턴을 플라즈마 처리하는 공정, 및 상기 포토레지스트패턴을 마스크로 이용하여 실리콘기판을 식각하여 트렌치를 형성하는 공정으로 이루어지는 반도체장치의 트렌치 형성방법을 제공한다.
Description
본 발명은 반도체장치의 트렌치 형성방법에 관한 것으로, 특히 실리콘과 포토 레지스트의 식각선택비를 이용하여 중간 마스크층 없이 트랜치를 형성하는 방법에 관한 것이다.
반도체장치가 고집적화되어 감에 따라 특히 DRAM(Dynamic Random Access Memory)제조에 있어서는 필요한 커패시터용량 확보를 위해 실리콘기판에 트렌치를 형성하여 이를 커패시터영역으토 이용하는 트렌치구조가 제안되었고, 또한 소자의 고집적화에 따라 트렌치를 이용한 소자분리기술이 나오게 되었다. 이러한 트렌치를 행성하는 종래의 기술을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도 (a)와 같이 실리콘기판(1)위에 마스크층으로서, 산화공정 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법등을 이용하여 1㎛정도 두께의 산화막(2)을 형성하고, 이위에 포토레지스트를 도포한 다음 노광 및 현상처리를 실시하여 트랜치 영역을 정의하는 소정의 포토레지스트패턴(3)을 형성한다.
이어서 제1도 (b)에 도시된 바와 같이 상기 포토레지스트패턴(3)을 마스크로하여 상기 산화막(2)을 식각함으로퍼 포토레지스트패턴을 산화막에 전사시키고 포토레지스트를 제거한다.
다음에 제1도 (c)에 도시된 바와 같이 상기 산화막패턴(2)을 마스크로 이용하여 실리콘기판을 식각함으로어 트렌치(4)를 형성한다.
상기 종래 기술은 실리콘기판에 트렌치를 형성하기 위해 산화막을 마스크층으로 사용하므로 산화막의 형성공정, 식각공정등이 필요하게 된다.
본 발명은 중간 마스크층을 사용하지 않고 포토레지스트패턴을 직접 마스크로 이용하여 실리콘기판에 트랜치를 형성하는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 트렌치 형성방법은 실리콘기판상에 소정의 포토레지스트패턴을 형성하는 공정과, HBr+Cl2+O2로 상기 포토레지스트패턴을 플라즈마 처리하는 공정, 및 상기 포토레지스트패턴을 마스크로 이용하여 실리콘기판을 식각하여 트렌치를 형성하는 공정으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 트랜치 형성방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)파 같이 실리콘기판(1)상에 포토레지스트를 도포한 후, 이를 선택적으로 노광 및 현상하여 기판의 트렌치 형성영역을 정의한 소정의 포토레지스트패턴(3)을 형성한다.
이어서 제2도 (b)와 같이 HBr+Cl2+O2의 화학조성으로 상기 포토레지스트를 플라즈마 처리하여 상기 포토레지스트패턴(3)상에 SiBrxOy의 폴리머(polymer)(5)를 형성한다. 포토레지스트를 상기와 같이 플라즈마 처리를 하면 O2에 의해 산화되어 경화된다. 이때, 상기 HBr의 유량은 50sccm정도, Cl2는 55sccm정도로 하며, O2의 유량은 HBr유량의 10%이상으로 할 경우 포토레지스트의 경화가 일어나게 된다. 파워는 200-3000W를 인가하는 것이 바람직하다.
다음에 제2도 (c)에 도시된 바와 같이 상기 포토레지스트패턴(3)을 마스크로 이용하여 실리콘기판을 식각하여 트렌치(4)를 형성한다.
이상과 같이 본 발명은 산화막 마스크를 사용하지 않고 포토레지스트를 플라즈마에 의해 경화시켜 이를 트렌치 형성을 위한 실리콘기판 식각시의 마스크로 이용함으로써 소자제조시의 경제성이 향상된다.
또한 산화막 마스크를 형성하지 않으므로 공정이 간단해지며 불순물입자(particle)의 발생이 감소되므로 수율향상도 기대할 수 있다.
제1도는 종래의 트렌치 헝성방법을 도시한 공정순서도
제2도는 본 발명에 의한 트렌치 형성방법을 도시한 공정순서도
*도면의 주요부분에 대한 부호의 설명*
1.실리콘기판 3.포토레지스트패턴
4.트랜치 5.폴리머
Claims (2)
- 실리콘기판상에 소정의 포토레지스트패턴을 형성하는 공정과,HBr+Cl2+O2로 상기 포토레지스트패턴을 플라즈마 처리하는 공정, 및상기 포토레지스트패턴을 마스크로 이용하여 실리콘기판을 식각하여 트랜치를 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 트렌치 형성방법.
- 제1항에 있어서, 상기 HBr+Cl2+O2의 조성에 있어서 O2의 유량을 HBr의 유량의 10%이상으로 하는 것을 특징으로 하는 반도체장치의 트랜치 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000272A KR100320445B1 (ko) | 1995-01-09 | 1995-01-09 | 반도체장치의트렌치형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000272A KR100320445B1 (ko) | 1995-01-09 | 1995-01-09 | 반도체장치의트렌치형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030413A KR960030413A (ko) | 1996-08-17 |
| KR100320445B1 true KR100320445B1 (ko) | 2002-08-09 |
Family
ID=66531439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000272A KR100320445B1 (ko) | 1995-01-09 | 1995-01-09 | 반도체장치의트렌치형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100320445B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8551689B2 (en) | 2010-05-27 | 2013-10-08 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices using photolithography |
-
1995
- 1995-01-09 KR KR1019950000272A patent/KR100320445B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8551689B2 (en) | 2010-05-27 | 2013-10-08 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices using photolithography |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030413A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US20010018252A1 (en) | Method for fabricating semiconductor device by using etching polymer | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JP2000195789A (ja) | 半導体素子の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| KR100320445B1 (ko) | 반도체장치의트렌치형성방법 | |
| US4662986A (en) | Planarization method and technique for isolating semiconductor islands | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| KR100268935B1 (ko) | 반도체소자의 플러그 형성방법 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JP2001326287A (ja) | 半導体装置の製造方法 | |
| US7482225B2 (en) | Method of fabricating floating gate of flash memory device | |
| US5776816A (en) | Nitride double etching for twin well align | |
| KR20010046749A (ko) | 반도체 소자의 노드 콘택 형성방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| KR100243012B1 (ko) | 반도체 소자의 트랜치구조 형성방법 | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0172298B1 (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |