KR20010046749A - 반도체 소자의 노드 콘택 형성방법 - Google Patents

반도체 소자의 노드 콘택 형성방법 Download PDF

Info

Publication number
KR20010046749A
KR20010046749A KR1019990050642A KR19990050642A KR20010046749A KR 20010046749 A KR20010046749 A KR 20010046749A KR 1019990050642 A KR1019990050642 A KR 1019990050642A KR 19990050642 A KR19990050642 A KR 19990050642A KR 20010046749 A KR20010046749 A KR 20010046749A
Authority
KR
South Korea
Prior art keywords
node contact
forming
semiconductor device
antireflection film
mask
Prior art date
Application number
KR1019990050642A
Other languages
English (en)
Inventor
안재곤
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990050642A priority Critical patent/KR20010046749A/ko
Publication of KR20010046749A publication Critical patent/KR20010046749A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반사방지막을 이용한 측벽 폴리머를 형성하여 노드콘택의 크리티컬 디멘젼(CD: Critical Dimension)을 확보하는데 적당한 반도체 소자의 노드콘택 형성방법에 관한 것으로, 반도체 기판상에 상기 기판과 절연되도록 복수개의 비트라인들을 형성하는 공정과, 상기 비트라인을 포함한 전면에 절연막을 형성하고, 상기 절연막상에 유기 반사방지막을 형성하는 공정과, 상기 유기 반사방지막상에 노드콘택을 정의하기 위한 마스크를 형성하는 공정과, CX-HY-FZ계열의 화학용액을 이용하여 유기 반사방지막을 제거하여 유기 반사방지막 패턴을 형성함과 동시에 상기 유기 반사방지막 패턴 및 마스크의 측면에 폴리머 측벽을 형성하는 공정과, 상기 폴리머 측벽을 마스크로 이용한 식각공정으로 상기 기판이 노출되도록 노드 콘택을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 소자의 노드 콘택 형성방법{METHOD FOR FABRICATING NODE CONTACT IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 비트라인과 노드 콘택간의 콘택마진을 확보하는데 적당한 반도체 소자의 노드 콘택 형성방법에 관한 것이다.
최근 반도체 소자의 고집적화가 진행됨에 따라 노드 콘택(node contact)과 비트라인(bitline)간의 숏 마진(short margin) 확보 문제가 대두되고 있다.
현재 광원을 이용한 노광 장치는 0.2㎛이하의 콘택홀을 디파인(define)하기가 어려운 상황이다.
따라서, 콘택홀의 크리티컬 디멘젼(critical dimension)을 확보하기 위한 다양한 연구가 계속되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 노드콘택 형성방법을 설명하기로 한다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자의 노드콘택 형성방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와 같이, 게이트 및 소오스/드레인으로 구성된 소자가 형성된 반도체 기판(11)상에 제 1 절연막(12)을 사이에 두고 형성된 복수개의 비트라인(13)들을 형성한다.
이때, 상기 비트라인(13)은 소자의 드레인에 연결된다.
이후, 비트라인(13)들을 포함한 전면에 제 2 절연막(14)을 형성하고, 제 2 절연막(14)상에 하드마스크용 폴리실리콘층(15)을 형성한다.
상기 하드마스크용 폴리실리콘층(15)상에 포토레지스트를 도포한 후, 비트라인과 비트라인 사이를 통과하는 노드콘택을 정의하기 위한 포토레지스트 패턴(16)을 형성한다.
도 1b에 도시한 바와 같이, 상기 포토레지스트 패턴(16)을 마스크로 이용한 식각 공정으로 하드마스크용 폴리실리콘층(15)을 선택적으로 제거하여 폴리실리콘 패턴(15a)을 형성한다.
이후, 도 1c에 도시한 바와 같이, 포토레지스트 패턴(16)을 제거한 후, 상기 폴리실리콘 패턴(15a)을 포함한 전면에 측벽용 폴리실리콘층을 형성한 후, 에치백하여 상기 폴리실리콘 패턴(15a)의 측면에 폴리측벽(17)을 형성한다.
이어서, 도 1d에 도시한 바와 같이, 상기 폴리측벽(17)을 마스크로 이용하여 상기 기판(11)이 노출되도록 제 2 절연막(14) 및 제 1 절연막(12)을 제거하여 노드콘택(18)을 형성하면 종래 기술에 따른 노드 콘택 형성공정이 완료된다.
그러나 상기와 같은 종래 노드 콘택 형성방법은 폴리실리콘 증착과 식각 공정이 여러번 반복되어 공정 스텝이 많아 공정이 복잡하고, 이러한 공정수의 증가에 따른 이물질이 증가하게 되어 콘택저항이 증가하게 되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 반사방지막을 이용한 측벽 폴리머를 형성하여 노드콘택의 크리티컬 디멘젼(CD: Critical Dimension)을 확보하는데 적당한 반도체 소자의 노드콘택 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자의 노드 콘택 형성방법을 설명하기 위한 공정단면도
도 2a 내지 2c는 본 발명에 따른 반도체 소자의 노드 콘택 형성방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22,24: 제 1, 제 2 절연막
23 : 비트라인 25 : 유기 반사방지막
25a : 유기 반사방지막 패턴 25b : 폴리머 측벽
26 : 포토레지스트 패턴 27 : 노드 콘택
상기의 목적을 달성하기 위한 본 발명 반도체 소자의 노드콘택 형성방법은 반도체 기판상에 상기 기판과 절연되도록 복수개의 비트라인들을 형성하는 공정과, 상기 비트라인을 포함한 전면에 절연막을 형성하고, 상기 절연막상에 유기 반사방지막을 형성하는 공정과, 상기 유기 반사방지막상에 노드콘택을 정의하기 위한 마스크를 형성하는 공정과, CX-HY-FZ계열의 화학용액을 이용하여 유기 반사방지막을 제거하여 유기 반사방지막 패턴을 형성함과 동시에 상기 유기 반사방지막 패턴 및 마스크의 측면에 폴리머 측벽을 형성하는 공정과, 상기 폴리머 측벽을 마스크로 이용한 식각공정으로 상기 기판이 노출되도록 노드 콘택을 형성하는 공정을 포함하여 이루어진다.
이하, 본 발명에 따른 반도체 소자의 노드콘택 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 2c는 본 발명에 따른 반도체 소자의 노드콘택 형성방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와 같이, 게이트 및 소오스/드레인으로 구성된 소자가 형성된 반도체 기판(21)상에 제 1 절연막(22)을 사이에 두고 형성된 복수개의 비트라인(23)들을 형성한다.
상기 비트라인(23)들을 포함한 전면에 제 2 절연막(24)을 형성한 후, 상기 제 2 절연막(24)상에 유기 반사방지막(유기 ARC)(25)을 형성한다.
그리고 유기 반사방지막(25)상에 포토레지스트를 도포한 후, 비트라인과 비트라인 사이를 통과하는 노드콘택을 정의하기 위한 포토레지스트 패턴(26)을 형성한다.
이어, 도 2b에 도시한 바와 같이, CX-HY-FZ계열의 화학용액을 이용하여 상기 유기 반사방지막(25)을 식각하여 유기 반사방지막 패턴(25a)을 형성한다. 이때, 유기 반사방지막(25)의 식각시 상기 포토레지스트 패턴(26) 및 유기 반사방지막 패턴(25a)의 측면에는 폴리머 측벽(25b)이 형성된다.
이후, 도 2c에 도시한 바와 같이, 상기 폴리머 측벽(25b)을 마스크로 이용하여 상기 제 2 절연막(24) 및 제 1 절연막(22)을 식각하여 상기 기판(21)이 노출되는 노드콘택(27)을 형성하면 본 발명에 따른 노드콘택 형성 공정이 완료된다.
이상에서 상술한 바와 같이, 본 발명에 따른 반도체 소자의 노드콘택 형성방법은 다음과 같은 효과가 있다.
노드 콘택의 크리티컬 디멘젼을 확보하기 위한 공정인 폴리머 측벽 형성공정과 노드 콘택홀 형성공정이 동일한 식각장비에서 단일식각 공정으로 진행되므로 공정이 매우 간소화되고, 그에 따라 코스트 절감 및 공정시간을 단축시킬 수 있다.

Claims (1)

  1. 반도체 기판상에 상기 기판과 절연되도록 복수개의 비트라인들을 형성하는 공정과,
    상기 비트라인을 포함한 전면에 절연막을 형성하고, 상기 절연막상에 유기 반사방지막을 형성하는 공정과,
    상기 유기 반사방지막상에 노드콘택을 정의하기 위한 마스크를 형성하는 공정과,
    CX-HY-FZ계열의 화학용액을 이용하여 유기 반사방지막을 제거하여 유기 반사방지막 패턴을 형성함과 동시에 상기 유기 반사방지막 패턴 및 마스크의 측면에 폴리머 측벽을 형성하는 공정과,
    상기 폴리머 측벽을 마스크로 이용한 식각공정으로 상기 기판이 노출되도록 노드 콘택을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 노드콘택 형성방법.
KR1019990050642A 1999-11-15 1999-11-15 반도체 소자의 노드 콘택 형성방법 KR20010046749A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990050642A KR20010046749A (ko) 1999-11-15 1999-11-15 반도체 소자의 노드 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990050642A KR20010046749A (ko) 1999-11-15 1999-11-15 반도체 소자의 노드 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20010046749A true KR20010046749A (ko) 2001-06-15

Family

ID=19620152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050642A KR20010046749A (ko) 1999-11-15 1999-11-15 반도체 소자의 노드 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20010046749A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415088B1 (ko) * 2001-10-15 2004-01-13 주식회사 하이닉스반도체 반도체장치의 제조방법
KR100457046B1 (ko) * 2002-08-07 2004-11-10 삼성전자주식회사 반도체 장치의 제조에서 콘택 형성 방법
KR100486660B1 (ko) * 2002-09-05 2005-05-03 동부아남반도체 주식회사 반도체 소자의 연마 방법
KR100506876B1 (ko) * 2002-10-25 2005-08-04 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415088B1 (ko) * 2001-10-15 2004-01-13 주식회사 하이닉스반도체 반도체장치의 제조방법
KR100457046B1 (ko) * 2002-08-07 2004-11-10 삼성전자주식회사 반도체 장치의 제조에서 콘택 형성 방법
KR100486660B1 (ko) * 2002-09-05 2005-05-03 동부아남반도체 주식회사 반도체 소자의 연마 방법
KR100506876B1 (ko) * 2002-10-25 2005-08-04 주식회사 하이닉스반도체 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
KR100780652B1 (ko) 반도체 소자 제조방법
KR20080029719A (ko) 반도체 소자의 하드 마스크 패턴 형성방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR20010046749A (ko) 반도체 소자의 노드 콘택 형성방법
KR100333726B1 (ko) 반도체소자제조방법
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR100379531B1 (ko) 반도체 소자의 제조방법
KR100313957B1 (ko) 커패시터 제조방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100489350B1 (ko) 반도체소자의 게이트 형성방법
KR100710193B1 (ko) 반도체 소자의 형성방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
US20180102413A1 (en) Method for manufacturing electrode of semiconductor device
KR100400763B1 (ko) 반도체소자의 캐패시터 제조방법
KR100402935B1 (ko) 반도체 장치 제조 방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100547241B1 (ko) 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법
KR100365756B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid