JPS5931215B2 - 絶縁層の形成方法 - Google Patents
絶縁層の形成方法Info
- Publication number
- JPS5931215B2 JPS5931215B2 JP6479080A JP6479080A JPS5931215B2 JP S5931215 B2 JPS5931215 B2 JP S5931215B2 JP 6479080 A JP6479080 A JP 6479080A JP 6479080 A JP6479080 A JP 6479080A JP S5931215 B2 JPS5931215 B2 JP S5931215B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- recesses
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は絶縁層の形成方法とくに絶縁膜を堆積して部分
的に厚く形成する方法に関する。
的に厚く形成する方法に関する。
シリコン基板上に５１０２膜を部分的に形成する方法と
しては、Ｓｉ３Ｎ４膜を酸化のマスクとして用いる選択
酸化法（ＬＯＣＯゝ去）やシリコン基板の凹部に化学的
気相成長（ＣＶＤ）により５１０２膜を埋め込む方法が
よく知られている。
しては、Ｓｉ３Ｎ４膜を酸化のマスクとして用いる選択
酸化法（ＬＯＣＯゝ去）やシリコン基板の凹部に化学的
気相成長（ＣＶＤ）により５１０２膜を埋め込む方法が
よく知られている。
ここで、従来のシリコン基板の凹部にＣＶＤＳｉＯ２膜
を埋め込む方法について簡単に説明しておく。
を埋め込む方法について簡単に説明しておく。
第１図ａに示すようにシリコン基板１の表面にたとえば
幅２μｍ１深さ２μｍの細い溝２を形成し、その上にＣ
ＶＤＳｉＯ２膜３をたとえば１．５μｍの厚さで堆積す
ると凹部２は完全にＣＶＤＳｉＯ２膜で埋まりＣＶＤＳ
ｉＯ２膜３の表面は凹部２の上でもほぼ平坦に形成され
る。次に、堆積したＣＶＤＳｌＯ２膜３を緻密化するた
め、たとえば９００℃のＮ２雰囲気中で３０分間熱処理
を施す。次にたとえばＨＦ：Ｈ２Ｏ＝２：１０の混合液
で液温３０℃として、シリコン基板１の表面が撥水する
まで約３分間ＳｉＯ２膜３をエツチングすると凹部２に
ＳｉＯ２膜４を埋込形成することができる。ところで上
記の従来のＣＶＤＳｉＯ２膜の埋込形成法において、Ｃ
ＶＤＳｉＯ２膜がシリコン基板１の凹部２に埋込まれる
ようにするためには、凹部２の両側面から堆積成長して
きたＣＶＤＳｉＯ２膜が凹部２の中央部でつながる必要
があるから、凹部２の幅の半分以上の厚さのＣＶＤＳｉ
Ｏ２膜を堆積しなければならない。
幅２μｍ１深さ２μｍの細い溝２を形成し、その上にＣ
ＶＤＳｉＯ２膜３をたとえば１．５μｍの厚さで堆積す
ると凹部２は完全にＣＶＤＳｉＯ２膜で埋まりＣＶＤＳ
ｉＯ２膜３の表面は凹部２の上でもほぼ平坦に形成され
る。次に、堆積したＣＶＤＳｌＯ２膜３を緻密化するた
め、たとえば９００℃のＮ２雰囲気中で３０分間熱処理
を施す。次にたとえばＨＦ：Ｈ２Ｏ＝２：１０の混合液
で液温３０℃として、シリコン基板１の表面が撥水する
まで約３分間ＳｉＯ２膜３をエツチングすると凹部２に
ＳｉＯ２膜４を埋込形成することができる。ところで上
記の従来のＣＶＤＳｉＯ２膜の埋込形成法において、Ｃ
ＶＤＳｉＯ２膜がシリコン基板１の凹部２に埋込まれる
ようにするためには、凹部２の両側面から堆積成長して
きたＣＶＤＳｉＯ２膜が凹部２の中央部でつながる必要
があるから、凹部２の幅の半分以上の厚さのＣＶＤＳｉ
Ｏ２膜を堆積しなければならない。
ＣＶＤＳｉＯ２膜の膜厚は、現状の技術レベルにおいて
は２μ似上になると均一性が悪くなつたりＳｉＯ２膜に
クラツクが入つたりするので２μｍ以上にすることはで
きない。したがつて、凹部２の幅にも限界があり、凹部
２の幅を４μｍ以上にすることができない。一方、シリ
コン基板に部分的に厚いＳｉＯ２膜を形成する方法の素
子への応用を考えると、たとえばＩＣの分離領域の配線
の容量を低減するためにアルミ配線の下に大面積でしか
も厚いＳｉＯ２膜が必要となる。
は２μ似上になると均一性が悪くなつたりＳｉＯ２膜に
クラツクが入つたりするので２μｍ以上にすることはで
きない。したがつて、凹部２の幅にも限界があり、凹部
２の幅を４μｍ以上にすることができない。一方、シリ
コン基板に部分的に厚いＳｉＯ２膜を形成する方法の素
子への応用を考えると、たとえばＩＣの分離領域の配線
の容量を低減するためにアルミ配線の下に大面積でしか
も厚いＳｉＯ２膜が必要となる。
本発明は上述のような従来のＣＶＤＳｉＯ２膜の埋込形
成法におけを問題点を解決するためになされたもので、
シリコン基板の大凹部に該大凹部の深さと略同一高さの
ＳｉＯ２の突起を設け、この上にＣＶＤＳｉＯ２を堆積
することにより大面積の埋込ＳｉＯ２膜を形成する方法
を提供するものである。
成法におけを問題点を解決するためになされたもので、
シリコン基板の大凹部に該大凹部の深さと略同一高さの
ＳｉＯ２の突起を設け、この上にＣＶＤＳｉＯ２を堆積
することにより大面積の埋込ＳｉＯ２膜を形成する方法
を提供するものである。
以下本発明の実施例に従つて本発明を詳細に説明する。
実施例 １
第２図ａに示すように、シリコン基板１１の表面に、周
知の方法たとえばシリコン表面にフオトレジストのパタ
ーンを形成したのち、０．１Ｔ０ｒｒのＣＦ２Ｃｌ２ガ
ス中で高周波出力３００Ｗで１６分間の反応性スパツタ
エツチングを行なう方法により、幅２μｍ１深さ２μｍ
の小凹部１２を２μｍ間隔で設ける。
知の方法たとえばシリコン表面にフオトレジストのパタ
ーンを形成したのち、０．１Ｔ０ｒｒのＣＦ２Ｃｌ２ガ
ス中で高周波出力３００Ｗで１６分間の反応性スパツタ
エツチングを行なう方法により、幅２μｍ１深さ２μｍ
の小凹部１２を２μｍ間隔で設ける。
この小凹部１２の幅および間隔はできる限り小さいほう
が好ましい。次に、この小凹部１２が埋まるようにＣＶ
ＤＳｉＯ２膜１３を堆積すると第２図ａに示すようにな
る。
が好ましい。次に、この小凹部１２が埋まるようにＣＶ
ＤＳｉＯ２膜１３を堆積すると第２図ａに示すようにな
る。
ＣＶＤＳｉＯ２の堆積方法は、たとえばＮ２＝３１／分
、Ｓｌｌ−［４−３１／分、０２＝３００ｃｃ／分、Ｎ
２ベースの５％ＳｉＨ４＝６８０ＣＣ／分の常圧雰囲気
中でシリコン基板１１の温度を４５０℃にしてＳｌＨ４
と０２との反応により生成されるＳｉＯ２をシリコン基
板１１の表面に４５分間堆積することにより厚さが１．
５μＭＯ）ＣＶＤＳｉＯ２膜１３が形成され、小凹部１
２はＣＶＤＳｉＯ２膜１３で完全に埋められる。小凹部
１２がＣＶＤＳｉＯ２膜１３で埋められるようにするに
は、小凹部１２の幅の半分以上の厚さのＣＶＤＳｌＯ２
膜１３を堆積する必要がある。ここでＣＶＤＳｉＯ２膜
１３の緻密化のためにたとえば９００℃のＮ２雰囲気中
で３０分間熱処理を行なう。
、Ｓｌｌ−［４−３１／分、０２＝３００ｃｃ／分、Ｎ
２ベースの５％ＳｉＨ４＝６８０ＣＣ／分の常圧雰囲気
中でシリコン基板１１の温度を４５０℃にしてＳｌＨ４
と０２との反応により生成されるＳｉＯ２をシリコン基
板１１の表面に４５分間堆積することにより厚さが１．
５μＭＯ）ＣＶＤＳｉＯ２膜１３が形成され、小凹部１
２はＣＶＤＳｉＯ２膜１３で完全に埋められる。小凹部
１２がＣＶＤＳｉＯ２膜１３で埋められるようにするに
は、小凹部１２の幅の半分以上の厚さのＣＶＤＳｌＯ２
膜１３を堆積する必要がある。ここでＣＶＤＳｉＯ２膜
１３の緻密化のためにたとえば９００℃のＮ２雰囲気中
で３０分間熱処理を行なう。
この緻密化の工程は本発明の主旨とするところではなく
、後の工程でのＣＶＤＳｉＯ２膜のエツチングの制御性
を良くするために行なうものである。次に、このシリコ
ン基板１１をたとえばＨＦ：Ｈ２Ｏ−２：１０の溶液中
に浸漬してシリコン基板１１の表面が撥水するまで約３
分間ＳｉＯ２膜１３をエツチングすると第２図ｂに示す
ように、小凹部１２にＳｌＯ２膜１４を埋込形成するこ
とができる。
、後の工程でのＣＶＤＳｉＯ２膜のエツチングの制御性
を良くするために行なうものである。次に、このシリコ
ン基板１１をたとえばＨＦ：Ｈ２Ｏ−２：１０の溶液中
に浸漬してシリコン基板１１の表面が撥水するまで約３
分間ＳｉＯ２膜１３をエツチングすると第２図ｂに示す
ように、小凹部１２にＳｌＯ２膜１４を埋込形成するこ
とができる。
次に第２図ｃに示すようにたとえばフオトレジスト１５
をシリコン基板１１の表面に被着して小凹部１２を形成
した領域のフオトレジスト１５を取り除いて開孔したの
ち、たとえば０．１Ｔ０ｒｒ（７）ＣＦ２Ｃｌ２ガス中
で高周波出力３００Ｗで１６分間の反応性バツタエツチ
ングを行なうことにより、小凹部１２の間のシリコンを
エツチングするとシリコン基板１１上の大凹部１６の内
部に大凹部１６の深さと略同一高さのＳｉＯ２の突起１
４を形成することができる。次にフオトレジスト１５を
除去したのち、シリコン基板１１の表面にＣＶＤＳｉＯ
２膜１７を１．５μｍの厚さに堆積すると、第２図ｄに
示すように大凹部１６をＣＶＤＳｌＯ２膜１７で完全に
埋め、しかもＣＶＤＳｉＯ！膜１７の表面は大凹部１６
の上でもほぼ平坦になるように形成することができる。
をシリコン基板１１の表面に被着して小凹部１２を形成
した領域のフオトレジスト１５を取り除いて開孔したの
ち、たとえば０．１Ｔ０ｒｒ（７）ＣＦ２Ｃｌ２ガス中
で高周波出力３００Ｗで１６分間の反応性バツタエツチ
ングを行なうことにより、小凹部１２の間のシリコンを
エツチングするとシリコン基板１１上の大凹部１６の内
部に大凹部１６の深さと略同一高さのＳｉＯ２の突起１
４を形成することができる。次にフオトレジスト１５を
除去したのち、シリコン基板１１の表面にＣＶＤＳｉＯ
２膜１７を１．５μｍの厚さに堆積すると、第２図ｄに
示すように大凹部１６をＣＶＤＳｌＯ２膜１７で完全に
埋め、しかもＣＶＤＳｉＯ！膜１７の表面は大凹部１６
の上でもほぼ平坦になるように形成することができる。
なお図中の点線はＳｉＯ２の突起１４を示す。ここでＣ
ＶＤＳｉＯ２膜１７の緻密化のために、たとえば９００
℃のＮ２雰囲気中で３０分間熱処理を行なつ０次に、た
とえばＨＦ：Ｈ２Ｏ＝２：１０の混合液でシリコン基板
１１の表面が溌水するまで約３分間ＳｉＯ２膜１７のエ
ツチングすると、第２図ｅに示すように大凹部１６にＳ
ｌＯ２膜１８を埋込形成することができる。
ＶＤＳｉＯ２膜１７の緻密化のために、たとえば９００
℃のＮ２雰囲気中で３０分間熱処理を行なつ０次に、た
とえばＨＦ：Ｈ２Ｏ＝２：１０の混合液でシリコン基板
１１の表面が溌水するまで約３分間ＳｉＯ２膜１７のエ
ツチングすると、第２図ｅに示すように大凹部１６にＳ
ｌＯ２膜１８を埋込形成することができる。
このＳｉＯ２膜１８は半導体素子間の分離あるいはフイ
ールド酸化膜となるものである。なお、上記本発明の実
施例１においては、第２図ｄに示すようにＣＶＤＳｉＯ
２膜１７を堆積したのち、このＣＶＤＳｉＯ２膜１７を
エツチングして、第２図ｅに示すように埋込ＳＩＯ２膜
１８を形成したが、第２図ｄののち、周知の種々の方法
によりパターンを形成して素子を製造することができる
ことはもちろんである。
ールド酸化膜となるものである。なお、上記本発明の実
施例１においては、第２図ｄに示すようにＣＶＤＳｉＯ
２膜１７を堆積したのち、このＣＶＤＳｉＯ２膜１７を
エツチングして、第２図ｅに示すように埋込ＳＩＯ２膜
１８を形成したが、第２図ｄののち、周知の種々の方法
によりパターンを形成して素子を製造することができる
ことはもちろんである。
また、上記実施例では基板にシリコンを用いたが、たと
えばＧａＡｓ，Ｇｅなどの基板を用いても大面積で厚い
埋込ＳｉＯ２膜が形成できることはもちろんである。
えばＧａＡｓ，Ｇｅなどの基板を用いても大面積で厚い
埋込ＳｉＯ２膜が形成できることはもちろんである。
またＳｉＯ２の代りにＳｉ３Ｎ４等他の絶縁膜でもよい
ことはもちろんである。
ことはもちろんである。
実施例 ２
次にシリコン基板の大凹部にＳｉＯ２の突起を設けるた
めの他の実施例を示す。
めの他の実施例を示す。
第３図ａに示すように、シリコン基板２１の表面に小凹
部を形成する。たとえば１００ｎｍｆ）ＳｉＯ３Ｎ４膜
２２を形成し、さらにその上にフオトレジスト２３を部
分的に形成したのち、たとえば、０．１Ｔ０ｒｒ（７）
ＣＦ４と０．０１Ｔ０ｒｒ００２ガスの混合雰囲気中で
、高周波出力２００Ｗのプラズマエツチングを行なうと
、６分でレジスト開孔部のＳｉ３Ｎ４膜２２が除去され
、さらに１０分間エツチングを行なうと、シリコン基板
２１が２μｍエツチングされるので、例えば幅３μｍ１
間隔３μｍ１深さ２μｍの小凹部，２４を形成すること
ができる。次に、レジスト２３を除去したのち、たとえ
ぱ１１００℃の水蒸気雰囲気中で６０分間酸化すると、
第３図ｂに示すように小凹部２４の内側に６００ｎｍの
ＳｉＯ２２５が形成される。次にＳｉ３Ｎ４膜２２をた
とえぱ１６０℃Ｈ３ＰＯ４の液中で、 ２０分間エツチ
ングすることにより除去し、第３図ｃに示すように、た
とえばフオトレジスト２６をシリコン基板２１の表面に
被着して小凹部２４を形成した領域のフオトレジスト２
６を選択的に除去して開孔したのち、たとえば０．１Ｔ
０ｒｒｆ）ＣＦ４と０．０１Ｔ０ｒｒの０２ガスとの混
合雰囲気中で高周波出力２００Ｗのプラズマエツチング
を１０分間行なうことにより、小凹部２４の間のシリコ
ンをエツチングすると、シリコン基板２１上の大凹部２
７の内部に大凹部２７の深さと略同一高さのＳｉＯ２の
突起２５を形成することができる。
部を形成する。たとえば１００ｎｍｆ）ＳｉＯ３Ｎ４膜
２２を形成し、さらにその上にフオトレジスト２３を部
分的に形成したのち、たとえば、０．１Ｔ０ｒｒ（７）
ＣＦ４と０．０１Ｔ０ｒｒ００２ガスの混合雰囲気中で
、高周波出力２００Ｗのプラズマエツチングを行なうと
、６分でレジスト開孔部のＳｉ３Ｎ４膜２２が除去され
、さらに１０分間エツチングを行なうと、シリコン基板
２１が２μｍエツチングされるので、例えば幅３μｍ１
間隔３μｍ１深さ２μｍの小凹部，２４を形成すること
ができる。次に、レジスト２３を除去したのち、たとえ
ぱ１１００℃の水蒸気雰囲気中で６０分間酸化すると、
第３図ｂに示すように小凹部２４の内側に６００ｎｍの
ＳｉＯ２２５が形成される。次にＳｉ３Ｎ４膜２２をた
とえぱ１６０℃Ｈ３ＰＯ４の液中で、 ２０分間エツチ
ングすることにより除去し、第３図ｃに示すように、た
とえばフオトレジスト２６をシリコン基板２１の表面に
被着して小凹部２４を形成した領域のフオトレジスト２
６を選択的に除去して開孔したのち、たとえば０．１Ｔ
０ｒｒｆ）ＣＦ４と０．０１Ｔ０ｒｒの０２ガスとの混
合雰囲気中で高周波出力２００Ｗのプラズマエツチング
を１０分間行なうことにより、小凹部２４の間のシリコ
ンをエツチングすると、シリコン基板２１上の大凹部２
７の内部に大凹部２７の深さと略同一高さのＳｉＯ２の
突起２５を形成することができる。
次に実施例１と同様にフオトレジスト２６を除去したの
ち、シリコン基板１１の表面にＣＶＤＳｉＯ２膜２８を
１．５μｍの厚さに堆積すると第３図ｄに示すように大
凹部２７をＣＶＤＳｉＯ２膜２８で完全に埋め、しかも
ＣＶＤＳｉＯ２膜２８の表面は大凹部２７の上でもほぼ
平坦になるように形成することができる。
ち、シリコン基板１１の表面にＣＶＤＳｉＯ２膜２８を
１．５μｍの厚さに堆積すると第３図ｄに示すように大
凹部２７をＣＶＤＳｉＯ２膜２８で完全に埋め、しかも
ＣＶＤＳｉＯ２膜２８の表面は大凹部２７の上でもほぼ
平坦になるように形成することができる。
なお図中の点線はＳｉＯ２の突起２５を示す。ここでＣ
ＶＤＳｌＯ２膜２８の緻密化のために、たとえば９００
℃のＮ２雰囲気中で３０分間熱処理を朽なう。次に、た
とえばＨＦ：Ｈ２Ｏ＝２：１０の混合液でシリコン基板
２１の表面が撥水するまで約３分間ＳｉＯ２膜２８をエ
ツチングすると、第３図ｅに示すように大凹部２７にＳ
ｉＯ２膜を埋込形成することができる。なお上記本発明
の実施例２においては、第３図ｂののち、Ｓｉ３Ｎ４膜
２２をすべて除去したが、凹部２４の間のＳｉ３Ｎ４膜
２２を除去してたとえばＨＦ：ＨＮＯ３＝３０：ｌの混
合液中でｌ分間シリコンをエツチングして第３図ｃに示
すようなＳｉＯ２の突起２５を形成したのち、残りのＳ
ｉ３Ｎ４膜２２を除去してもよい。
ＶＤＳｌＯ２膜２８の緻密化のために、たとえば９００
℃のＮ２雰囲気中で３０分間熱処理を朽なう。次に、た
とえばＨＦ：Ｈ２Ｏ＝２：１０の混合液でシリコン基板
２１の表面が撥水するまで約３分間ＳｉＯ２膜２８をエ
ツチングすると、第３図ｅに示すように大凹部２７にＳ
ｉＯ２膜を埋込形成することができる。なお上記本発明
の実施例２においては、第３図ｂののち、Ｓｉ３Ｎ４膜
２２をすべて除去したが、凹部２４の間のＳｉ３Ｎ４膜
２２を除去してたとえばＨＦ：ＨＮＯ３＝３０：ｌの混
合液中でｌ分間シリコンをエツチングして第３図ｃに示
すようなＳｉＯ２の突起２５を形成したのち、残りのＳ
ｉ３Ｎ４膜２２を除去してもよい。
なおこの場合は、第３図ｃにおいてフオトレジスト２６
は形成されない。以上の２つの実施例において、凹部あ
るいはＳｉＯ２の突起の間にＳｌＯ２を埋め込む工程で
、ＣＶＤＳｉＯ２を堆積したが、ＣＶＤＳｉＯ２の代わ
りにたとえばアルコールなどの溶剤にＳｉＯ２を溶かし
た溶液を塗布しても同様に凹部あるいはＳｉＯ２の突起
の間にＳｉＯ２を埋め込むことができることはもちろん
である。
は形成されない。以上の２つの実施例において、凹部あ
るいはＳｉＯ２の突起の間にＳｌＯ２を埋め込む工程で
、ＣＶＤＳｉＯ２を堆積したが、ＣＶＤＳｉＯ２の代わ
りにたとえばアルコールなどの溶剤にＳｉＯ２を溶かし
た溶液を塗布しても同様に凹部あるいはＳｉＯ２の突起
の間にＳｉＯ２を埋め込むことができることはもちろん
である。
以上説明してきたように、本発明は半導体基板の大凹部
に該大凹部の深さと略同一高さの絶縁膜の突起を設け、
この上にさらに絶縁膜を形成することにより、従来に比
べ大面積の埋込絶縁膜が形成できるすぐれた効果を発揮
するものである。
に該大凹部の深さと略同一高さの絶縁膜の突起を設け、
この上にさらに絶縁膜を形成することにより、従来に比
べ大面積の埋込絶縁膜が形成できるすぐれた効果を発揮
するものである。
第１図Ａ，ｂは従来のＳｉＯ２の埋込形成方法の工程図
、第２図ａ−ｅおよび第３図ａ−ｅはそれぞれ本発明の
実施例にかかるＳｉＯ２の埋込形成方法の工程図である
。 １１，２１・・・・・・シリコン基板、１２，２４・・
・・・・小凹部、１６，２７・・・・・・大凹部、１３
，１４，１７，１８，２８，２９・・・・・・ＣＶＤＳ
ｌＯ２膜、２５・・・・・・シリコン熱酸化膜。
、第２図ａ−ｅおよび第３図ａ−ｅはそれぞれ本発明の
実施例にかかるＳｉＯ２の埋込形成方法の工程図である
。 １１，２１・・・・・・シリコン基板、１２，２４・・
・・・・小凹部、１６，２７・・・・・・大凹部、１３
，１４，１７，１８，２８，２９・・・・・・ＣＶＤＳ
ｌＯ２膜、２５・・・・・・シリコン熱酸化膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板に複数の凹部を形成する工程と、上記凹
部に第１の絶縁膜を形成する工程と、上記凹部に形成し
た第１の絶縁膜をマスクにして上記凹部間の上記半導体
基板をエッチングし第１の絶縁膜からなる突起を形成す
る工程と、上記突起の間に第２の絶縁膜を埋め上記第１
、第２の絶縁膜からなる絶縁層を形成する工程とを備え
たことを特徴とする絶縁層の形成方法。 ２ 半導体基板の凹部に第１の絶縁膜を形成する工程が
、化学的気相成長法により表面が平坦になるように第１
の絶縁膜を形成し、この第１の絶縁膜を上記凹部の間の
半導体基板の表面が露出するまでエッチングする工程よ
りなることを特徴とする特許請求の範囲第１項に記載の
絶縁層の形成方法。 ３ 第１の絶縁膜がシリコン酸化膜であつて半導体基板
の凹部に第１の絶縁膜を形成する工程が、溶剤に溶かし
たシリコン酸化物を塗布し、これを熱処理して溶剤を蒸
発させ、上記半導体基板上に残るシリコン酸化膜を上記
凹部の間の半導体基板の表面が露出するまでエッチング
する工程よりなることを特徴とする特許請求の範囲第１
項に記載の絶縁層の形成方法。 ４ 半導体基板がシリコンで、第１の絶縁膜がシリコン
酸化膜であつて第１の絶縁膜を形成する工程が、凹部間
の半導体基板上に形成されたシリコン窒素膜をマスクと
して選択酸化する工程よりなることを特徴とする特許請
求の範囲第１項に記載の絶縁層の形成方法。 ５ 第１の絶縁膜の突起間に第２の絶縁膜を埋める工程
が、化学的気相成長法により表面が平坦になるように第
２の絶縁膜を堆積する工程よりなることを特徴とする特
許請求の範囲第１項に記載の絶縁層の形成方法。 ６ 第２の絶縁膜がシリコン酸化膜であつて、第１の絶
縁膜の突起間に第２の絶縁膜を埋める工程が、溶剤に溶
かしたシリコン酸化物を塗布し、これを熱処理して溶剤
を蒸発させる工程よりなることを特徴とする特許請求の
範囲第１項に記載の絶縁層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6479080A JPS5931215B2 (ja) | 1980-05-15 | 1980-05-15 | 絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6479080A JPS5931215B2 (ja) | 1980-05-15 | 1980-05-15 | 絶縁層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56160051A JPS56160051A (en) | 1981-12-09 |
| JPS5931215B2 true JPS5931215B2 (ja) | 1984-07-31 |
Family
ID=13268372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6479080A Expired JPS5931215B2 (ja) | 1980-05-15 | 1980-05-15 | 絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931215B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02161751A (ja) * | 1989-10-30 | 1990-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| DE10041084A1 (de) * | 2000-08-22 | 2002-03-14 | Infineon Technologies Ag | Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat |
| JP2020167358A (ja) * | 2019-03-29 | 2020-10-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び固体撮像装置の製造方法 |
-
1980
- 1980-05-15 JP JP6479080A patent/JPS5931215B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56160051A (en) | 1981-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2738831B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| US8221642B2 (en) | Methods for removing dielectric materials | |
| US5518950A (en) | Spin-on-glass filled trench isolation method for semiconductor circuits | |
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPS6359251B2 (ja) | ||
| JPH0216574B2 (ja) | ||
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| US5877073A (en) | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| JP2000306990A (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100548571B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100568849B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040059439A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| JPH0558578B2 (ja) | ||
| JPH01265536A (ja) | 半導体集積回路における素子分離領域の形成方法 | |
| KR20050022169A (ko) | 반도체 소자의 소자 분리막 형성방법 |