JPH01265536A - 半導体集積回路における素子分離領域の形成方法 - Google Patents

半導体集積回路における素子分離領域の形成方法

Info

Publication number
JPH01265536A
JPH01265536A JP63092968A JP9296888A JPH01265536A JP H01265536 A JPH01265536 A JP H01265536A JP 63092968 A JP63092968 A JP 63092968A JP 9296888 A JP9296888 A JP 9296888A JP H01265536 A JPH01265536 A JP H01265536A
Authority
JP
Japan
Prior art keywords
film
element isolation
oxidation
element isolating
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63092968A
Other languages
English (en)
Inventor
Katsuhiro Shimazu
島津 勝広
Takashi Toida
戸井田 孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP63092968A priority Critical patent/JPH01265536A/ja
Publication of JPH01265536A publication Critical patent/JPH01265536A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法、とくに耐酸化膜を
マスクとして選択酸化を行ない素子分離領域に素子分離
絶縁膜を形成する方法に関する。
〔従来技術とその課題〕
素子分離領域に素子分離絶縁膜を形成し半導体素子間の
分離を行なう方法として、例えば特公昭49−3930
8号公報忙記載の方法がある。この公報記載の方法はシ
リコン基板上に酸化シリコン膜からなる下敷酸化膜と窒
化シリコン膜からなる耐i化膜とを形成し、フォトエツ
チングにより素子分離領域の耐酸化膜を除去する。その
後耐酸化膜をマスクとして酸化処理を行なういわゆる選
択酸化を行なうことにより、素子分離領域に酸化シリコ
ン膜からなる素子分離絶縁膜を形成する。
しかし上記記載の方法においては耐酸化膜パターンの下
に素子分離絶縁膜が喰い込んで成長するため鳥の嘴状の
(・わゆるバーズビークが形成され、半導体集積回路素
子の微細化には充分対応できなくなってきている。
そこでこのバーズビーク領域を少なくするため例えば特
開昭63−24635号公報に記載の方法が提案されて
いる。これはシリコン基板上に下敷酸化膜と耐酸化膜と
を形成し、フォトエツチングにより素子分離領域の耐酸
化膜と下敷酸化膜とをエツチングしさらにシリコン基板
をエツチングする。その後全面に窒化シリコン膜と多結
晶シリコン膜とを形成し、この多結晶シリコン膜に異方
性イオンエツチングを行なうことによってエツチングさ
れたシリコン基板の側壁にのみ多結晶シリコン膜を形成
する。その後選択酸化を行ない、多結晶シリコン膜を酸
化シリコン膜に変換して素子分離絶縁膜とする。
しかし特開昭63−24635号公報記載の素子分離領
域の形成方法においては、エツチングされたシリコン基
板の側壁に形成された多結晶シリコン膜を酸化すること
により素子分離絶縁膜を形成しているため面積の大きな
素子分離領域中央部は充分に厚い素子分離絶縁膜が形成
できない。さらにその上エツチングされたシリコン基板
に窒化シリコン膜が直接形成されているため、シリコン
と窒化シリコン膜との熱膨張係数の差に起因する結晶欠
陥がシリコン基板に発生し、半導体素子特性が劣化する
〔発明の目的〕 ゛ 上記課題を解決して素子分離領域に厚い素子分離絶縁膜
が形成可能で、さらにシリコン基板に結晶欠陥が発生し
ない素子分離領域の形成方法により良好な特性をもつ半
導体集積回路を提供することが本発明の目的である。
〔課題を解決するための手段〕
上記目的を達成するため、本発明における素子分離領域
は下記記載の形成方法により製造する。
シリコン基板上の全面に順次下敷酸化膜と耐酸化膜とを
形成し、フォトエツチングにより素子分離領域の耐酸化
膜と下敷酸化膜とシリコン基板とを順次エツチングする
工程と、全面にオキシナイトライド膜と多結晶シリコン
膜とを順次形成して全面に表面がほぼ平坦な塗布膜を形
成する工程と、オキシナイトライド膜が・露出するまで
塗布膜と多結晶シリコン膜とをエツチングし塗布膜を除
去する工程と、選択酸化を行なうことにより素子分離領
域に素子分離絶縁膜を形成しオキシナイトライド膜と耐
酸化膜と下敷酸化膜とを除去する工程とを有する。
〔実施例〕
以下第1図の本発明における素子分離領域の形成方法を
示す断面図を用いて本発明の詳細な説明する。
まず第1図(a) K示すようにシリコン基板12を熱
酸化することにより厚さ200m程度の酸化シリコン膜
からなる下敷酸化膜14を形成する。その後ジクロルシ
ラン(SiH2Clz) とアンモニア(NHs)とを
反応ガスとして化学気相成長法により、厚さlQQnm
程度の窒化シリコン膜からなる耐酸化膜16を形成する
。さらに感光性樹脂を回転塗布法によりシリコン基板1
2全面に形成し、フォトマスクを用いて露光現像を行な
い素子分離領域18の感光性樹脂が除去されたフォトレ
ジスト28を形成する。このフォトレジスト28をエツ
チングマスクとして、例えば反応性イオンエツチング装
置を用いて耐酸化膜16と下敷酸化膜14とを順次エツ
チングし、さらにシリコン基板12を深さ250nm程
度エツチングする。
必要があればその後シリコン基板12と同じ導電型の不
純物をイオン注入法により、イオン注入量10〜10 
 atoms / (yiiの条件でシリコン基板12
に導入して1チ・ヤネルストップ領域を形成する。
その後エツチングマスクとして用いたフォトレジスト2
8を除去する。
次に第1図(b)に示すようにジクロルシランとアンモ
ニアと一酸化窒素(N20 ) との混合ガスを用いて
化学気相成長法により、全面に厚さ5Qnm程度のオキ
シナイトライド膜20を堆積する。このオキシナイトラ
イド膜20は酸素を含んだ窒化シリコン膜であり、酸化
シリコン膜と窒化シリコン膜との双方の性質を兼ね備え
、シリコン基板12への応力緩和作用を有する耐酸化膜
として作用する。その後さらにモノシラン(SiH4)
を反応ガスとした化学気相成長法により全面に厚さ30
0nm程度の多結晶シリコン膜22を堆積する。さらに
回転塗布法によりポリメチルメタアクリレートを塗布す
ることにより、表面がほぼ平坦な塗布膜24を形成する
。塗布@24としては上記のポリメチルメタアクリレー
ト以外にも有機高分子、感光性樹脂、スピンオンガラス
など表面がほぼ平坦な形状で形成できる材料であれば使
用可能である。
次に第1図(C)に示すように酸素を反応ガスとした異
方性イオンエツチング法により多結晶シリコン膜22表
面の一部が露出するまで塗布膜24をエツチングし、さ
らにこの塗布膜24をエツチングマスクとして六フッ化
イオウ(SFa)を反応ガスとした異方性エツチングに
よりオキシナイトライド膜20表面の一部が露出するま
で多結晶シリコン膜22をエツチングする。さらにその
後塗布膜24を硫酸(H,804)  と過酸化水素(
H202)との混合溶液中で除去することにより、エツ
チングされたシリコン基板12内にオキシナイトライド
膜20を介して多結晶シリコン膜22を埋め込んだ状態
にする。
次に第1図(d) K示すように温度1000℃の水蒸
気雰囲気中で70分間を選択酸化条件にて、多結晶シリ
コン膜22を酸化することにより素子分離領域18に酸
化シリコン膜からなる素子分離絶縁膜26を形成する。
その後オキシナイトライド膜20と耐酸化膜16と下敷
酸化膜14とを除去する。その後−船釣な方法により素
子領域に半導体素子を形成する。
〔発明の効果〕
本発明によればエツチングされたシリコン基板に多結晶
シリコン膜を埋め込みその後選択酸化を行なうことによ
り面積の大きな素子分離領域にも充分に厚い素子分離絶
縁膜を形成することが可能となり、さらにエツチングさ
れたシリコン基板に酸化シリコン膜と窒化シリコン膜と
の双方の性質を兼ね備えたオキシナイトライド膜を形成
したことによりシリコン基板に結晶欠陥の発生がなく、
良好な特性をもつ半導体集積回路が得られる。
【図面の簡単な説明】
第1図(a)乃至(d)は本発明における素子分離領域
、の形成方法を示す断面図である。 14・・・・・・下敷酸化膜、 16・・・・・・耐酸化膜、 20・・・・・・オキシナイトライド膜、22・・・・
・・多結晶シリコン膜、 24・・・・・・塗布膜、 26・・・・・・素子分離絶縁膜。 第1図

Claims (1)

    【特許請求の範囲】
  1.  選択酸化を行なうことにより素子分離領域に酸化シリ
    コン膜からなる素子分離絶縁膜を形成する素子分離領域
    の形成方法において、シリコン基板上の全面に順次下敷
    酸化膜と耐酸化膜とを形成する工程と、フォトエッチン
    グにより前記素子分離領域の前記耐酸化膜と下敷酸化膜
    とシリコン基板とを順次エッチングする工程と、全面に
    オキシナイトライド膜と多結晶シリコン膜とを順次形成
    する工程と、全面に表面がほぼ平坦な塗布膜を形成する
    工程と、前記オキシナイトライド膜が露出するまで前記
    塗布膜と多結晶シリコン膜とをエッチングする工程と、
    前記塗布膜を除去する工程と、選択酸化を行なうことに
    より前記素子分離領域に素子分離絶縁膜を形成する工程
    と、前記オキシナイトライド膜と耐酸化膜と下敷酸化膜
    とを除去する工程とを有することを特徴とする半導体集
    積回路における素子分離領域の形成方法。
JP63092968A 1988-04-15 1988-04-15 半導体集積回路における素子分離領域の形成方法 Pending JPH01265536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63092968A JPH01265536A (ja) 1988-04-15 1988-04-15 半導体集積回路における素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63092968A JPH01265536A (ja) 1988-04-15 1988-04-15 半導体集積回路における素子分離領域の形成方法

Publications (1)

Publication Number Publication Date
JPH01265536A true JPH01265536A (ja) 1989-10-23

Family

ID=14069216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63092968A Pending JPH01265536A (ja) 1988-04-15 1988-04-15 半導体集積回路における素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPH01265536A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852091B2 (ja) * 1975-08-02 1983-11-19 ダイムラ−ベンツ・アクチエンゲゼルシャフト 自動車の動力伝達系列における振動減衰装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852091B2 (ja) * 1975-08-02 1983-11-19 ダイムラ−ベンツ・アクチエンゲゼルシャフト 自動車の動力伝達系列における振動減衰装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device

Similar Documents

Publication Publication Date Title
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
US4333965A (en) Method of making integrated circuits
US5149669A (en) Method of forming an isolation region in a semiconductor device
US5369052A (en) Method of forming dual field oxide isolation
JPH0799190A (ja) 半導体素子フィールド酸化膜の製造方法
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
EP0075875A2 (en) Method of making integrated circuits comprising dielectric isolation regions
JPH0628282B2 (ja) 半導体装置の製造方法
JPH01265536A (ja) 半導体集積回路における素子分離領域の形成方法
US5747357A (en) Modified poly-buffered isolation
JPH08203886A (ja) 半導体素子の隔離方法
JPS5931215B2 (ja) 絶縁層の形成方法
JPS6231492B2 (ja)
JP2975496B2 (ja) 素子分離構造の形成方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPS59103357A (ja) 半導体装置の製造方法
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
JPH0271562A (ja) Mos型半導体集積回路装置の製造方法
JPH09266170A (ja) 半導体装置の製造方法
JPS6339103B2 (ja)
JPS62273750A (ja) 半導体装置およびその製造方法
JPH1050695A (ja) 半導体装置の製造方法
JPH05343395A (ja) 半導体装置の製造方法
JPH0582514A (ja) 半導体装置の製造方法
JPS5955034A (ja) 素子間分離膜の形成方法