JPH08203886A - 半導体素子の隔離方法 - Google Patents
半導体素子の隔離方法Info
- Publication number
- JPH08203886A JPH08203886A JP7221745A JP22174595A JPH08203886A JP H08203886 A JPH08203886 A JP H08203886A JP 7221745 A JP7221745 A JP 7221745A JP 22174595 A JP22174595 A JP 22174595A JP H08203886 A JPH08203886 A JP H08203886A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon nitride
- field
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract 7
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PLHJDBGFXBMTGZ-WEVVVXLNSA-N furazolidone Chemical compound O1C([N+](=O)[O-])=CC=C1\C=N\N1C(=O)OCC1 PLHJDBGFXBMTGZ-WEVVVXLNSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】ＬＯＣＯＳ工程を改善し、フィールド酸化膜が
エッチングにより薄くなるという問題を解決する。 【解決手段】（１）シリコン基板２１上にパッド酸化膜
２２を形成した後、窒化シリコン膜２３を蒸着する工程
と、（２）ホトエッチング工程を施して、活性領域以外
の窒化シリコン膜２３を除去する工程と、（３）フィー
ルド酸化工程を施して、フィールド領域にフィールド酸
化膜２４を形成する工程と、（４）ＮＨ3雰囲気中で熱
処理を施して、フィールド酸化膜２４の表面に酸化窒化
シリコン膜２５を形成する工程と、（５）窒化シリコン
膜２３を除去し、犠牲酸化膜を成長させた後、該犠牲酸
化膜を湿式エッチングにより除去する工程とを含んでな
る。
エッチングにより薄くなるという問題を解決する。 【解決手段】（１）シリコン基板２１上にパッド酸化膜
２２を形成した後、窒化シリコン膜２３を蒸着する工程
と、（２）ホトエッチング工程を施して、活性領域以外
の窒化シリコン膜２３を除去する工程と、（３）フィー
ルド酸化工程を施して、フィールド領域にフィールド酸
化膜２４を形成する工程と、（４）ＮＨ3雰囲気中で熱
処理を施して、フィールド酸化膜２４の表面に酸化窒化
シリコン膜２５を形成する工程と、（５）窒化シリコン
膜２３を除去し、犠牲酸化膜を成長させた後、該犠牲酸
化膜を湿式エッチングにより除去する工程とを含んでな
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の隔離方
法に関し、特に半導体素子の隔離方法の１つであるＬＯ
ＣＯＳ（シリコンの部分酸化（LOCal Oxidation of Sil
icon））工程を改善し、酸化膜エッチングの際にフィー
ルド酸化膜が薄くなるという問題を解決した半導体素子
の隔離方法に関する。
法に関し、特に半導体素子の隔離方法の１つであるＬＯ
ＣＯＳ（シリコンの部分酸化（LOCal Oxidation of Sil
icon））工程を改善し、酸化膜エッチングの際にフィー
ルド酸化膜が薄くなるという問題を解決した半導体素子
の隔離方法に関する。
【０００２】すなわち、従来技術においては、必要以上
にフィールド酸化膜を成長させた後、以後の工程におい
て相当部分を除去するが、これにより種々に問題が生じ
る。本発明はこれらの問題を解決するものである。
にフィールド酸化膜を成長させた後、以後の工程におい
て相当部分を除去するが、これにより種々に問題が生じ
る。本発明はこれらの問題を解決するものである。
【０００３】
【従来の技術】図２は、従来のＬＯＣＯＳ工程による半
導体素子の隔離方法の製造工程部分断面図である。
導体素子の隔離方法の製造工程部分断面図である。
【０００４】図示のように、従来の典型的なＬＯＣＯＳ
工程は以下のように実施される。先ず、図２（Ａ）に示
すように、半導体基板１１上にパッド酸化膜（pad oxid
e layer）１２を形成した後、その上に窒化シリコン膜
１３を蒸着する。次いで、隔離領域（フィールド領域）
をホトエッチング工程によってパターニングする。その
後、フィールド酸化（field oxidation）工程を実施し
て、厚いフィールド酸化膜１４を成長させる。
工程は以下のように実施される。先ず、図２（Ａ）に示
すように、半導体基板１１上にパッド酸化膜（pad oxid
e layer）１２を形成した後、その上に窒化シリコン膜
１３を蒸着する。次いで、隔離領域（フィールド領域）
をホトエッチング工程によってパターニングする。その
後、フィールド酸化（field oxidation）工程を実施し
て、厚いフィールド酸化膜１４を成長させる。
【０００５】次に、図２（Ｂ）に示すように、窒化シリ
コン膜１３を除去した後、更にパッド酸化膜１２を除去
する。そして、犠牲酸化膜（sacrificial oxide laye
r）を成長させた後、これをエッチングして図２（Ｃ）
に示すような構造を得る。
コン膜１３を除去した後、更にパッド酸化膜１２を除去
する。そして、犠牲酸化膜（sacrificial oxide laye
r）を成長させた後、これをエッチングして図２（Ｃ）
に示すような構造を得る。
【０００６】このような工程を経て、素子形成領域と素
子隔離領域、すなわち、活性領域とフィールド領域と
が、半導体基板上に互いに分離される。その後、ゲート
酸化膜と、ゲート電極と、ソースおよびドレーン領域と
を形成して、トランジスタを完成する。
子隔離領域、すなわち、活性領域とフィールド領域と
が、半導体基板上に互いに分離される。その後、ゲート
酸化膜と、ゲート電極と、ソースおよびドレーン領域と
を形成して、トランジスタを完成する。
【０００７】
【発明が解決しようとする課題】上記従来の方法におい
ては、フィールド酸化膜を形成した後、フィールド酸化
膜は２度エッチングされるので、相当量のフィールド酸
化膜が除去されるという問題がある。実際、ゲート酸化
膜の形成前に、犠牲酸化膜を完全に除去しなければなら
ないので、過剰エッチングが必要になり、その結果、フ
ィールド酸化膜のエッチング量はずっと増加する。この
ため、隔離領域の角部位のシリコンに凹みが生じ、凹み
部分の基板が表面に露出し、電気的特性が悪化（ジャン
クション漏れ（junction leakage）、酸化膜破損（oxid
e breakdown）等）するという問題がある。
ては、フィールド酸化膜を形成した後、フィールド酸化
膜は２度エッチングされるので、相当量のフィールド酸
化膜が除去されるという問題がある。実際、ゲート酸化
膜の形成前に、犠牲酸化膜を完全に除去しなければなら
ないので、過剰エッチングが必要になり、その結果、フ
ィールド酸化膜のエッチング量はずっと増加する。この
ため、隔離領域の角部位のシリコンに凹みが生じ、凹み
部分の基板が表面に露出し、電気的特性が悪化（ジャン
クション漏れ（junction leakage）、酸化膜破損（oxid
e breakdown）等）するという問題がある。
【０００８】また、従来の典型的なＬＯＣＯＳ工程にお
いては、必要以上に厚いフィールド酸化膜を成長させる
ので、これによってストレスが発生して、欠陥が生じる
場合が多いという問題がある。
いては、必要以上に厚いフィールド酸化膜を成長させる
ので、これによってストレスが発生して、欠陥が生じる
場合が多いという問題がある。
【０００９】また、フィールド酸化膜を成長させた後、
エッチングが２回実施される（パッド酸化膜のエッチン
グと犠牲酸化膜のエッチング）ので、相当量のフィール
ド酸化膜が除去される。従って、フィールド酸化膜は、
最初に厚く形成しなければならないという問題がある。
エッチングが２回実施される（パッド酸化膜のエッチン
グと犠牲酸化膜のエッチング）ので、相当量のフィール
ド酸化膜が除去される。従って、フィールド酸化膜は、
最初に厚く形成しなければならないという問題がある。
【００１０】また、過剰エッチングによって、隔離領域
の角部位のシリコン部分が活性領域まで掘られて、電気
的特性が悪化するという問題がある。
の角部位のシリコン部分が活性領域まで掘られて、電気
的特性が悪化するという問題がある。
【００１１】また、ゲートの側面に面したフィールド酸
化膜は、ＬＤＤ（ライトリ ドープド ドレーン（Ligh
tly Doped Drain））形成用の酸化側壁の形成のための
エッチング時にも相当量除去されるという問題がある。
化膜は、ＬＤＤ（ライトリ ドープド ドレーン（Ligh
tly Doped Drain））形成用の酸化側壁の形成のための
エッチング時にも相当量除去されるという問題がある。
【００１２】本発明の目的は、上記問題点を解決して、
半導体素子の隔離方法の１つであるＬＯＣＯＳ工程を改
善し、酸化膜エッチングの際にフィールド酸化膜が薄く
なるという問題を解決した半導体素子の隔離方法を提供
することにある。
半導体素子の隔離方法の１つであるＬＯＣＯＳ工程を改
善し、酸化膜エッチングの際にフィールド酸化膜が薄く
なるという問題を解決した半導体素子の隔離方法を提供
することにある。
【００１３】
【課題を解決するための手段】上記上記目的を達成する
ため、本発明の半導体素子の隔離方法は、（１）シリコ
ン基板上にパッド酸化膜を形成した後、窒化シリコン膜
を蒸着する工程と、（２）上記工程を経た上記シリコン
基板にホトエッチング工程を施して、活性領域以外の領
域であるフィールド領域の上記窒化シリコン膜を除去す
る工程と、（３）上記工程を経た上記シリコン基板にフ
ィールド酸化工程を施して、上記フィールド領域にフィ
ールド酸化膜を形成する工程と、（４）上記工程を経た
上記シリコン基板に、ＮＨ3雰囲気中で熱処理を施し
て、上記フィールド酸化膜表面に酸化窒化シリコン膜を
形成する工程と、（５）上記窒化シリコン膜を除去し、
犠牲酸化膜を成長させた後、該犠牲酸化膜を湿式エッチ
ングにより除去する工程と、を含んでなることを特徴と
する。
ため、本発明の半導体素子の隔離方法は、（１）シリコ
ン基板上にパッド酸化膜を形成した後、窒化シリコン膜
を蒸着する工程と、（２）上記工程を経た上記シリコン
基板にホトエッチング工程を施して、活性領域以外の領
域であるフィールド領域の上記窒化シリコン膜を除去す
る工程と、（３）上記工程を経た上記シリコン基板にフ
ィールド酸化工程を施して、上記フィールド領域にフィ
ールド酸化膜を形成する工程と、（４）上記工程を経た
上記シリコン基板に、ＮＨ3雰囲気中で熱処理を施し
て、上記フィールド酸化膜表面に酸化窒化シリコン膜を
形成する工程と、（５）上記窒化シリコン膜を除去し、
犠牲酸化膜を成長させた後、該犠牲酸化膜を湿式エッチ
ングにより除去する工程と、を含んでなることを特徴と
する。
【００１４】この場合、上記（１）工程において、上記
パッド酸化膜は酸化して成長させ、上記窒化シリコン膜
は化学気相蒸着によって形成し、上記（２）工程におい
て、上記窒化シリコン膜は乾式エッチングによって除去
し、上記（５）工程において、上記窒化シリコン膜と上
記犠牲酸化膜とは湿式エッチングによって除去する、こ
とを特徴とする。
パッド酸化膜は酸化して成長させ、上記窒化シリコン膜
は化学気相蒸着によって形成し、上記（２）工程におい
て、上記窒化シリコン膜は乾式エッチングによって除去
し、上記（５）工程において、上記窒化シリコン膜と上
記犠牲酸化膜とは湿式エッチングによって除去する、こ
とを特徴とする。
【００１５】またこの場合、上記パッド酸化膜は厚さ約
１００〜２００Åに成長させ、上記窒化シリコン膜は厚
さ約２０００Åに形成し、上記フィールド酸化工程は、
温度約９５０℃で、時間約２時間の間、湿式酸化を行
い、厚さ約４０００Å以上に上記フィールド酸化膜を成
長させ、上記犠牲酸化膜は、厚さ約１００〜２００Åに
成長させる、ことを特徴とする。
１００〜２００Åに成長させ、上記窒化シリコン膜は厚
さ約２０００Åに形成し、上記フィールド酸化工程は、
温度約９５０℃で、時間約２時間の間、湿式酸化を行
い、厚さ約４０００Å以上に上記フィールド酸化膜を成
長させ、上記犠牲酸化膜は、厚さ約１００〜２００Åに
成長させる、ことを特徴とする。
【００１６】またこの場合、上記（４）工程において、
ＮＨ3雰囲気中での上記熱処理は、温度約９００〜１０
００℃で、時間約５分〜１時間の間実施することを特徴
とする。
ＮＨ3雰囲気中での上記熱処理は、温度約９００〜１０
００℃で、時間約５分〜１時間の間実施することを特徴
とする。
【００１７】またこの場合、上記（１）工程において、
上記パッド酸化膜は、酸化して厚さ約１００〜２００Å
に成長させ、上記窒化シリコン膜は、化学気相蒸着方式
で、厚さ約２０００Åに形成し、上記（２）工程におい
て、上記窒化シリコン膜は、乾式エッチング方式による
非等方性エッチングにて除去し、上記（３）工程におい
て、上記フィールド酸化工程は、温度約９５０℃で、時
間約２時間の間湿式酸化を施して、厚さ約４０００Å以
上のフィールド酸化膜を成長させ、上記（４）工程にお
いて、ＮＨ3雰囲気中での上記熱処理は、温度約９００
〜１０００℃で、時間約５分〜１時間の間実施し、上記
（５）工程において、上記窒化シリコン膜は、リン酸溶
液を用いて湿式エッチングし、上記犠牲酸化膜は、約１
００〜２００Åに成長させた後、ＨＦ溶液を用いてエッ
チングする、ことを特徴とする。
上記パッド酸化膜は、酸化して厚さ約１００〜２００Å
に成長させ、上記窒化シリコン膜は、化学気相蒸着方式
で、厚さ約２０００Åに形成し、上記（２）工程におい
て、上記窒化シリコン膜は、乾式エッチング方式による
非等方性エッチングにて除去し、上記（３）工程におい
て、上記フィールド酸化工程は、温度約９５０℃で、時
間約２時間の間湿式酸化を施して、厚さ約４０００Å以
上のフィールド酸化膜を成長させ、上記（４）工程にお
いて、ＮＨ3雰囲気中での上記熱処理は、温度約９００
〜１０００℃で、時間約５分〜１時間の間実施し、上記
（５）工程において、上記窒化シリコン膜は、リン酸溶
液を用いて湿式エッチングし、上記犠牲酸化膜は、約１
００〜２００Åに成長させた後、ＨＦ溶液を用いてエッ
チングする、ことを特徴とする。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。
図面に基づいて説明する。
【００１９】図１は、本発明の半導体素子の隔離方法の
製造工程部分断面図である。
製造工程部分断面図である。
【００２０】本発明の半導体素子の隔離方法は、以下の
ように実施する。
ように実施する。
【００２１】先ず、図１（Ａ）に示すように、シリコン
基板２１上にパッド酸化膜２２を厚さ約１００〜２００
Åに成長させる。次いで、ＣＶＤ方法により、全面に窒
化シリコン膜２３を、約２０００Åの厚さに蒸着する。
次いで、ホトリソグラフィ工程を施して、活性領域を定
め、この活性領域以外の領域、すなわちフィールド領域
にある窒化シリコン膜２３を、乾式エッチングにより除
去する。
基板２１上にパッド酸化膜２２を厚さ約１００〜２００
Åに成長させる。次いで、ＣＶＤ方法により、全面に窒
化シリコン膜２３を、約２０００Åの厚さに蒸着する。
次いで、ホトリソグラフィ工程を施して、活性領域を定
め、この活性領域以外の領域、すなわちフィールド領域
にある窒化シリコン膜２３を、乾式エッチングにより除
去する。
【００２２】次に、フィールド酸化工程を行なう。この
工程は、温度約９５０℃で、時間約２時間の間、湿式酸
化を行い、フィールド酸化膜２４を、厚さ約４０００Å
以上に成長させる。この点までは、従来技術の工程が適
用される。
工程は、温度約９５０℃で、時間約２時間の間、湿式酸
化を行い、フィールド酸化膜２４を、厚さ約４０００Å
以上に成長させる。この点までは、従来技術の工程が適
用される。
【００２３】次に、図１（Ｂ）に示すように、ＮＨ3雰
囲気中で熱処理して、酸化窒化シリコン膜２５を、フィ
ールド酸化膜２４の表面に形成する。この工程は、ＮＨ
3雰囲気中で、温度約９００〜１０００℃、時間約５分
〜１時間行って、フィールド酸化膜の表面に酸化窒化シ
リコン膜２５を形成する。
囲気中で熱処理して、酸化窒化シリコン膜２５を、フィ
ールド酸化膜２４の表面に形成する。この工程は、ＮＨ
3雰囲気中で、温度約９００〜１０００℃、時間約５分
〜１時間行って、フィールド酸化膜の表面に酸化窒化シ
リコン膜２５を形成する。
【００２４】次いで、図１（Ｃ）に示すように、湿式エ
ッチングを施して、窒化シリコン膜２３を除去する。こ
のとき、酸化窒化シリコン膜２５は窒化シリコン膜２３
に比しエッチングされ難いためほとんど除去されない。
エッチング液としてはリン酸溶液を用いるとよい。
ッチングを施して、窒化シリコン膜２３を除去する。こ
のとき、酸化窒化シリコン膜２５は窒化シリコン膜２３
に比しエッチングされ難いためほとんど除去されない。
エッチング液としてはリン酸溶液を用いるとよい。
【００２５】次に、図１（Ｄ）に示すように、湿式エッ
チングを実施して、パッド酸化膜２２を除去する。湿式
エッチング溶液としてはＨＦを用いるとよい。
チングを実施して、パッド酸化膜２２を除去する。湿式
エッチング溶液としてはＨＦを用いるとよい。
【００２６】次いで、犠牲酸化膜を厚さ約１００〜２０
０Åに成長させた後、これに湿式エッチングを施して除
去する。このとき、フィールド酸化膜上の酸化窒化シリ
コン膜２５は犠牲酸化膜に比しエッチングされ難いため
ほとんど除去されない。
０Åに成長させた後、これに湿式エッチングを施して除
去する。このとき、フィールド酸化膜上の酸化窒化シリ
コン膜２５は犠牲酸化膜に比しエッチングされ難いため
ほとんど除去されない。
【００２７】このように、まずフィールド酸化工程を行
なった後、ＮＨ3雰囲気中で熱処理して、フィールド酸
化膜の表面に薄い酸化窒化シリコン膜（ＳｉＯXＮY）を
形成する。次に、リン酸溶液を用いた湿式エッチングに
よって、窒化シリコン膜を除去する。このとき、酸化窒
化シリコン膜は窒化シリコン膜に比しエッチングされ難
いのでほとんどエッチングされない。その後、パッド酸
化膜をエッチングし、犠牲酸化膜を成長させ、エッチン
グする。パッド酸化膜と犠牲酸化膜をエッチングすると
きにも、酸化窒化シリコン膜はパッド酸化膜や犠牲酸化
膜に比しエッチングされ難いのでほとんどエッチングさ
れない。
なった後、ＮＨ3雰囲気中で熱処理して、フィールド酸
化膜の表面に薄い酸化窒化シリコン膜（ＳｉＯXＮY）を
形成する。次に、リン酸溶液を用いた湿式エッチングに
よって、窒化シリコン膜を除去する。このとき、酸化窒
化シリコン膜は窒化シリコン膜に比しエッチングされ難
いのでほとんどエッチングされない。その後、パッド酸
化膜をエッチングし、犠牲酸化膜を成長させ、エッチン
グする。パッド酸化膜と犠牲酸化膜をエッチングすると
きにも、酸化窒化シリコン膜はパッド酸化膜や犠牲酸化
膜に比しエッチングされ難いのでほとんどエッチングさ
れない。
【００２８】従って、この工程を通じて、隔離領域のフ
ィールド酸化膜のエッチングを完璧に防ぐことができ
て、既存の工程のように過度にフィールド酸化膜を成長
しなければならないという問題点を除去できる。
ィールド酸化膜のエッチングを完璧に防ぐことができ
て、既存の工程のように過度にフィールド酸化膜を成長
しなければならないという問題点を除去できる。
【００２９】本発明の主要着目点は、酸化窒化シリコン
膜は、酸化シリコン膜と窒化シリコン膜との中間的な特
性を有することにあり、このため酸化窒化シリコン膜
は、酸化シリコン膜と窒化シリコン膜のエッチング（特
に湿式エッチング）の際に、卓越したエッチング選択比
を有することにある。
膜は、酸化シリコン膜と窒化シリコン膜との中間的な特
性を有することにあり、このため酸化窒化シリコン膜
は、酸化シリコン膜と窒化シリコン膜のエッチング（特
に湿式エッチング）の際に、卓越したエッチング選択比
を有することにある。
【００３０】本発明は、酸化シリコン膜を用いて隔離す
る他の関連技術においても、フィールド酸化膜の過剰エ
ッチングを防止するのに応用可能である。すなわち、最
近開示されているＳＩＬＯ、ＳＷＡＭＩ、ＯＳＥＬＯ、
ＳＰＯＴ、ＦＵＲＯＸ等の進んだＬＯＣＯＳ工程のいず
れもに応用可能である。
る他の関連技術においても、フィールド酸化膜の過剰エ
ッチングを防止するのに応用可能である。すなわち、最
近開示されているＳＩＬＯ、ＳＷＡＭＩ、ＯＳＥＬＯ、
ＳＰＯＴ、ＦＵＲＯＸ等の進んだＬＯＣＯＳ工程のいず
れもに応用可能である。
【００３１】
【発明の効果】上記本発明の半導体素子の隔離方法によ
れば、パッド酸化膜と犠牲酸化膜のエッチングの際、フ
ィールド酸化膜のエッチングを防止でき、これにより隔
離特性を改善できるという効果がある。
れば、パッド酸化膜と犠牲酸化膜のエッチングの際、フ
ィールド酸化膜のエッチングを防止でき、これにより隔
離特性を改善できるという効果がある。
【００３２】また、フィールド酸化工程によって成長さ
せるフィールド酸化膜の厚さは薄くてもよいので、相対
的にストレスによる欠陥発生率が減少するという効果が
ある。
せるフィールド酸化膜の厚さは薄くてもよいので、相対
的にストレスによる欠陥発生率が減少するという効果が
ある。
【００３３】また、フィールド酸化膜のエッチングの際
の、隔離領域の角部位にあるシリコン基板の剥落を防止
できるという効果がある。
の、隔離領域の角部位にあるシリコン基板の剥落を防止
できるという効果がある。
【００３４】また、側壁スペーサのエッチングの際に、
ゲートの側面に面するフィールド酸化膜が過剰にエッチ
ングされるのを防止できるので、隔離特性の悪化を防止
することが可能となるという効果がある。
ゲートの側面に面するフィールド酸化膜が過剰にエッチ
ングされるのを防止できるので、隔離特性の悪化を防止
することが可能となるという効果がある。
【図１】本発明の半導体素子の隔離方法の製造工程部分
断面図である。
断面図である。
【図２】従来のＬＯＣＯＳ工程による半導体素子の隔離
方法の製造工程部分断面図である。
方法の製造工程部分断面図である。
２１…シリコン基板、２２…パッド酸化膜、２３…窒化
シリコン膜、２４…フィールド酸化膜、２５…酸化窒化
シリコン膜
シリコン膜、２４…フィールド酸化膜、２５…酸化窒化
シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76
Claims (5)
- 【請求項１】半導体素子の隔離方法において、 （１）シリコン基板上にパッド酸化膜を形成した後、窒
化シリコン膜を蒸着する工程と、 （２）上記工程を経た上記シリコン基板にホトエッチン
グ工程を施して、活性領域以外の領域であるフィールド
領域の上記窒化シリコン膜を除去する工程と、 （３）上記工程を経た上記シリコン基板にフィールド酸
化工程を施して、上記フィールド領域にフィールド酸化
膜を形成する工程と、 （４）上記工程を経た上記シリコン基板に、ＮＨ3雰囲
気中で熱処理を施して、上記フィールド酸化膜の表面に
酸化窒化シリコン膜を形成する工程と、 （５）上記窒化シリコン膜を除去し、犠牲酸化膜を成長
させた後、該犠牲酸化膜を湿式エッチングにより除去す
る工程と、 を含んでなることを特徴とする半導体素子の隔離方法。 - 【請求項２】請求項１に記載する半導体素子の隔離方法
において、 上記（１）工程において、上記パッド酸化膜は酸化して
成長させ、上記窒化シリコン膜は化学気相蒸着によって
形成し、 上記（２）工程において、上記窒化シリコン膜は乾式エ
ッチングによって除去し、 上記（５）工程において、上記窒化シリコン膜と上記犠
牲酸化膜とは湿式エッチングによって除去する、 ことを特徴とする半導体素子の隔離方法。 - 【請求項３】請求項２に記載する半導体素子の隔離方法
において、 上記パッド酸化膜は厚さ約１００〜２００Åに成長さ
せ、上記窒化シリコン膜は厚さ約２０００Åに形成し、 上記フィールド酸化工程は、温度約９５０℃で、時間約
２時間の間、湿式酸化を行い、厚さ約４０００Å以上に
上記フィールド酸化膜を成長させ、 上記犠牲酸化膜は、厚さ約１００〜２００Åに成長させ
る、 ことを特徴とする半導体素子の隔離方法。 - 【請求項４】請求項１に記載する半導体素子の隔離方法
において、 上記（４）工程において、ＮＨ3雰囲気中での上記熱処
理は、温度約９００〜１０００℃で、時間約５分〜１時
間の間実施する、 ことを特徴とする半導体素子の隔離方法。 - 【請求項５】請求項１に記載する半導体素子の隔離方法
において、 上記（１）工程において、上記パッド酸化膜は、酸化し
て厚さ約１００〜２００Åに成長させ、上記窒化シリコ
ン膜は、化学気相蒸着方式で、厚さ約２０００Åに形成
し、 上記（２）工程において、上記窒化シリコン膜は、乾式
エッチング方式による非等方性エッチングにて除去し、 上記（３）工程において、上記フィールド酸化工程は、
温度約９５０℃で、時間約２時間の間湿式酸化を施し
て、厚さ約４０００Å以上のフィールド酸化膜を成長さ
せ、 上記（４）工程において、ＮＨ3雰囲気中での上記熱処
理は、温度約９００〜１０００℃で、時間約５分〜１時
間の間実施し、 上記（５）工程において、上記窒化シリコン膜は、リン
酸溶液を用いて湿式エッチングし、上記犠牲酸化膜は、
約１００〜２００Åに成長させた後、ＨＦ溶液を用いて
エッチングする、 ことを特徴とする半導体素子の隔離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000393A KR0161112B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자 격리방법 |
| KR1995-393 | 1995-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203886A true JPH08203886A (ja) | 1996-08-09 |
| JP2875972B2 JP2875972B2 (ja) | 1999-03-31 |
Family
ID=19406611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221745A Expired - Fee Related JP2875972B2 (ja) | 1995-01-11 | 1995-08-30 | 半導体素子の隔離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5573974A (ja) |
| JP (1) | JP2875972B2 (ja) |
| KR (1) | KR0161112B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016473A (ja) * | 2007-07-03 | 2009-01-22 | Seiko Epson Corp | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419876B1 (ko) * | 1996-10-30 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막형성방법 |
| US5821153A (en) * | 1996-12-09 | 1998-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce field oxide loss from etches |
| US6096660A (en) | 1997-08-21 | 2000-08-01 | Micron Technology, Inc. | Method for removing undesirable second oxide while minimally affecting a desirable first oxide |
| US6033998A (en) * | 1998-03-09 | 2000-03-07 | Lsi Logic Corporation | Method of forming variable thickness gate dielectrics |
| US6342431B2 (en) | 1998-10-14 | 2002-01-29 | International Business Machines Corporation | Method for eliminating transfer gate sacrificial oxide |
| KR100875662B1 (ko) * | 2007-11-02 | 2008-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814526A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03236235A (ja) * | 1990-02-14 | 1991-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03266435A (ja) * | 1990-03-16 | 1991-11-27 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4553314B1 (en) * | 1977-01-26 | 2000-04-18 | Sgs Thomson Microelectronics | Method for making a semiconductor device |
| US4135954A (en) * | 1977-07-12 | 1979-01-23 | International Business Machines Corporation | Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers |
| DE2967538D1 (en) * | 1978-06-14 | 1985-12-05 | Fujitsu Ltd | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| JPS5694643A (en) * | 1979-12-27 | 1981-07-31 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| US4631219A (en) * | 1985-01-31 | 1986-12-23 | International Business Machines Corporation | Growth of bird's beak free semi-rox |
| JPS6257228A (ja) * | 1985-09-06 | 1987-03-12 | Toshiba Corp | 半導体装置の製造方法 |
| US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
| JPH02110934A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Works Ltd | コンタクト電極用窓の形成方法 |
| JPH04100243A (ja) * | 1990-08-20 | 1992-04-02 | Fuji Xerox Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-01-11 KR KR1019950000393A patent/KR0161112B1/ko not_active IP Right Cessation
- 1995-05-16 US US08/442,058 patent/US5573974A/en not_active Expired - Lifetime
- 1995-08-30 JP JP7221745A patent/JP2875972B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814526A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03236235A (ja) * | 1990-02-14 | 1991-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03266435A (ja) * | 1990-03-16 | 1991-11-27 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016473A (ja) * | 2007-07-03 | 2009-01-22 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0161112B1 (ko) | 1999-02-01 |
| JP2875972B2 (ja) | 1999-03-31 |
| US5573974A (en) | 1996-11-12 |
| KR960030366A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
| JPH08203886A (ja) | 半導体素子の隔離方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP2004014696A (ja) | 半導体装置の製造方法 | |
| KR100356807B1 (ko) | 반도체소자의 게이트 형성방법 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPH10150034A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH0628259B2 (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| KR100219416B1 (ko) | 반도체장치 제조방법 | |
| KR960016008B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JPH11345871A (ja) | 半導体装置の製造方法 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH02163935A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPH0845838A (ja) | Ｓｏｉ構造の製造方法 | |
| JPH10144679A (ja) | 半導体装置の製造方法 | |
| KR19990005216A (ko) | 트랜지스터의 스페이서 제조 방법 | |
| JPH05343395A (ja) | 半導体装置の製造方法 | |
| JPH07122628A (ja) | 半導体装置の製造方法 | |
| JPH0737974A (ja) | 半導体装置の製造方法 | |
| JPH09266170A (ja) | 半導体装置の製造方法 | |
| JPH08298323A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |