JPH0628259B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0628259B2 JPH0628259B2 JP57228351A JP22835182A JPH0628259B2 JP H0628259 B2 JPH0628259 B2 JP H0628259B2 JP 57228351 A JP57228351 A JP 57228351A JP 22835182 A JP22835182 A JP 22835182A JP H0628259 B2 JPH0628259 B2 JP H0628259B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- nitride film
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 (a) 発明の技術分野 本発明は半導体装置の製造方法、特にシリコン半導体基
体上に形成されたシリコン窒化物皮膜の除去方法の改良
に関する。
体上に形成されたシリコン窒化物皮膜の除去方法の改良
に関する。
(b) 技術の背景 情報処理装置を始とする各種の電子応用装置に用いられ
る半導体装置、特に論理及び記憶集積回路装置等におい
ては、ＭＯＳ電界効果トランジスタ（以下ＭＯＳ ＦＥ
Ｔと略称する）が、その構造が比較的に単純であり製造
工程も比較的に短く、大規模，高密度の集積化に適する
ことから現在トランジスタ素子の主力となっている。
る半導体装置、特に論理及び記憶集積回路装置等におい
ては、ＭＯＳ電界効果トランジスタ（以下ＭＯＳ ＦＥ
Ｔと略称する）が、その構造が比較的に単純であり製造
工程も比較的に短く、大規模，高密度の集積化に適する
ことから現在トランジスタ素子の主力となっている。
同一シリコン（Ｓｉ）基板上にＭＯＳ ＦＥＴを集積形
成する場合には、ＭＯＳ ＦＥＴ素子相互間の干渉を遮
断するためにＳｉ基板上の各MOS FET素子間を分離する
ことが必要であって、その手段として素子相互間にＳｉ
基板の選択的酸化によって形成される二酸化シリコン
（SiO2）膜を設けることが一般に行なわれている。
成する場合には、ＭＯＳ ＦＥＴ素子相互間の干渉を遮
断するためにＳｉ基板上の各MOS FET素子間を分離する
ことが必要であって、その手段として素子相互間にＳｉ
基板の選択的酸化によって形成される二酸化シリコン
（SiO2）膜を設けることが一般に行なわれている。
(c) 従来技術と問題点 先に述べた素子間分離用二酸化シリコン膜（以下フイー
ルド酸化膜という）をＳｉ基板上に形成する方法として
従来下記の製造方法が実施されている。
ルド酸化膜という）をＳｉ基板上に形成する方法として
従来下記の製造方法が実施されている。
その第１の方法としては、Ｓｉ基板に薄い二酸化シリコ
ン膜を熱酸化法によって、次いで窒化シリコン（Si
3N4）膜を化学気相成長方法（以下ＣＶＤ法と略称す
る）によって順次形成し、リゾグラフイ法及びプラズマ
エッチング法等によってフイールド酸化膜形成予定領域
の前記窒化シリコン膜及び二酸化シリコン膜を選択的に
除去する。次いで残置された窒化シリコン膜をマスクと
して熱酸化によってフイールド酸化膜を形成する。
ン膜を熱酸化法によって、次いで窒化シリコン（Si
3N4）膜を化学気相成長方法（以下ＣＶＤ法と略称す
る）によって順次形成し、リゾグラフイ法及びプラズマ
エッチング法等によってフイールド酸化膜形成予定領域
の前記窒化シリコン膜及び二酸化シリコン膜を選択的に
除去する。次いで残置された窒化シリコン膜をマスクと
して熱酸化によってフイールド酸化膜を形成する。
しかしながら本方法を適用する場合には、マスクとする
窒化シリコン膜の端において、フイールド酸化膜が窒化
シリコン膜の下に延伸して一般にバーズビークと呼ばれ
る部分が形成されて来る。このバーズビークは集積密度
の向上には不都合である。
窒化シリコン膜の端において、フイールド酸化膜が窒化
シリコン膜の下に延伸して一般にバーズビークと呼ばれ
る部分が形成されて来る。このバーズビークは集積密度
の向上には不都合である。
この欠点を除くための第２の方法として、Ｓｉ基板に二
酸化シリコン膜を介することなく直接に窒化シリコン膜
を形成して、これをマスクとしてフイールド酸化膜を形
成する方法が知られている。直接形成された窒化シリコ
ン膜はＳｉ基板との密着力が強固であるために、フイー
ルド酸化膜の形成の際の窒化シリコン膜下への拡がりが
短縮される。この場合の窒化シリコン膜の形成方法とし
て熱窒化法を適用するならば、耐酸化マスク効果をＣＶ
Ｄ法による窒化シリコン膜に比較して遥に薄い皮膜厚さ
で得ることができて、フイールド酸化工程においてＳｉ
基板と窒化シリコン膜との熱膨張係数の差によって動作
領域のＳｉ結晶に発生する歪が減少する。
酸化シリコン膜を介することなく直接に窒化シリコン膜
を形成して、これをマスクとしてフイールド酸化膜を形
成する方法が知られている。直接形成された窒化シリコ
ン膜はＳｉ基板との密着力が強固であるために、フイー
ルド酸化膜の形成の際の窒化シリコン膜下への拡がりが
短縮される。この場合の窒化シリコン膜の形成方法とし
て熱窒化法を適用するならば、耐酸化マスク効果をＣＶ
Ｄ法による窒化シリコン膜に比較して遥に薄い皮膜厚さ
で得ることができて、フイールド酸化工程においてＳｉ
基板と窒化シリコン膜との熱膨張係数の差によって動作
領域のＳｉ結晶に発生する歪が減少する。
しかして上記のようにＳｉ基板上の二酸化シリコン膜と
窒化シリコン膜、またはＳｉ基板上に直接形成した窒化
シリコン膜は、フィールド酸化膜の選択的形成に使用し
た後は、シリコン基板上へのゲート酸化膜形成に先立っ
て除去されねばならない。一般に半導体基体表面の薄膜
の除去方法には大別してウエットエッチング法とドライ
エッチング法の２方法があるが、それぞれ一長一短であ
ることは周知のとおりである。すなわち、ウエットエッ
チング法は、(イ)一般に指向性がないなど超微細加工に
適しない、(ロ)プロセスがクリーンでないなどの欠点が
あり、またドライエッチング法は、(イ)半導体基体とし
ての半導体基板自体または上面に二酸化シリコン膜等の
膜の形成された半導体基板に損傷を与え易い、(ロ)材料
を異にする部分相互間の選択性が得難い、(ハ)処理後の
半導体基体面上に炭素等を含む高分子化合物等が残渣と
して付着することが多い、などの短所がある。
窒化シリコン膜、またはＳｉ基板上に直接形成した窒化
シリコン膜は、フィールド酸化膜の選択的形成に使用し
た後は、シリコン基板上へのゲート酸化膜形成に先立っ
て除去されねばならない。一般に半導体基体表面の薄膜
の除去方法には大別してウエットエッチング法とドライ
エッチング法の２方法があるが、それぞれ一長一短であ
ることは周知のとおりである。すなわち、ウエットエッ
チング法は、(イ)一般に指向性がないなど超微細加工に
適しない、(ロ)プロセスがクリーンでないなどの欠点が
あり、またドライエッチング法は、(イ)半導体基体とし
ての半導体基板自体または上面に二酸化シリコン膜等の
膜の形成された半導体基板に損傷を与え易い、(ロ)材料
を異にする部分相互間の選択性が得難い、(ハ)処理後の
半導体基体面上に炭素等を含む高分子化合物等が残渣と
して付着することが多い、などの短所がある。
特に熱窒化シリコン膜を選択的に除去する場合に、ウエ
ットエッチング法を弗酸（ＨＦ）によって実施するなら
ば熱窒化シリコン膜のエッチング速度が低いためにフイ
ールド酸化膜のエッチング減少を無視できない。また熱
窒化シリコン膜に結晶化した部分がある場合等には完全
には除去されず、ゲート酸化膜形成の際にその部分の酸
化膜形成が妨害されてゲート耐電圧が不足する結果を招
き易い。更に熱窒化シリコン膜が除去された後に基板表
面付近に窒素原子が残存してゲート酸化膜形成に同様な
影響を与え易い。
ットエッチング法を弗酸（ＨＦ）によって実施するなら
ば熱窒化シリコン膜のエッチング速度が低いためにフイ
ールド酸化膜のエッチング減少を無視できない。また熱
窒化シリコン膜に結晶化した部分がある場合等には完全
には除去されず、ゲート酸化膜形成の際にその部分の酸
化膜形成が妨害されてゲート耐電圧が不足する結果を招
き易い。更に熱窒化シリコン膜が除去された後に基板表
面付近に窒素原子が残存してゲート酸化膜形成に同様な
影響を与え易い。
ドライエッチング法については、熱窒化シリコン膜を選
択的にエッチングしてＳｉ基板面が表出すればエッチン
グが停止する方式は未だなく、イオンや電子の衝撃によ
る基板表面付近の歪の発生残渣である炭素系高分子の付
着も解決されない。
択的にエッチングしてＳｉ基板面が表出すればエッチン
グが停止する方式は未だなく、イオンや電子の衝撃によ
る基板表面付近の歪の発生残渣である炭素系高分子の付
着も解決されない。
以上のようなＳｉ基板自体または、上面に二酸化シリコ
ン膜等の膜の形成されたＳｉ基板よりなる半導体基体の
上面に形成された窒化シリコン膜の選択的除去に伴なう
問題点は熱窒化シリコン膜に限られるものではなく、Ｃ
ＶＤ法など他の方法によって形成された窒化シリコン膜
についても同様に問題とされている。また窒化シリコン
膜はフイールド酸化膜形成のマスクに適するのみではな
く、例えばDRAMのキヤパシター絶縁膜、ゲート絶縁膜、
およびEAROMのトンネル絶縁膜などにも集積回路装置の
高集積化、高性能化の達成のために応用される気運が見
られる。
ン膜等の膜の形成されたＳｉ基板よりなる半導体基体の
上面に形成された窒化シリコン膜の選択的除去に伴なう
問題点は熱窒化シリコン膜に限られるものではなく、Ｃ
ＶＤ法など他の方法によって形成された窒化シリコン膜
についても同様に問題とされている。また窒化シリコン
膜はフイールド酸化膜形成のマスクに適するのみではな
く、例えばDRAMのキヤパシター絶縁膜、ゲート絶縁膜、
およびEAROMのトンネル絶縁膜などにも集積回路装置の
高集積化、高性能化の達成のために応用される気運が見
られる。
これらの場合、半導体基体上の窒化シリコン膜を、半導
体基体表面に問題となる影響を残すことなく、容易に、
しかも確実に除去することが必要となる。
体基体表面に問題となる影響を残すことなく、容易に、
しかも確実に除去することが必要となる。
(d) 発明の目的 本発明はシリコン半導体基体上に形成されたシリコン窒
化物よりなる皮膜を、シリコン半導体基体に損傷もしく
は汚染等を与えることなく、完全に、しかも容易に除去
するようにした半導体装置の製造方法を目的とする。
化物よりなる皮膜を、シリコン半導体基体に損傷もしく
は汚染等を与えることなく、完全に、しかも容易に除去
するようにした半導体装置の製造方法を目的とする。
(e) 発明の構成 かかる目的は本発明により、半導体基体上の除去すべき
窒化シリコン膜を、ハロゲン元素を含む酸素プラズマ中
で窒化シリコン膜中への十分な酸素原子の残留状態で酸
化し、酸化シリコンまたは酸化窒化シリコン膜とし、そ
の後かかる酸化された窒化シリコン膜を除去する工程を
含むことを特徴とする半導体装置の製造方法によって達
成される。
窒化シリコン膜を、ハロゲン元素を含む酸素プラズマ中
で窒化シリコン膜中への十分な酸素原子の残留状態で酸
化し、酸化シリコンまたは酸化窒化シリコン膜とし、そ
の後かかる酸化された窒化シリコン膜を除去する工程を
含むことを特徴とする半導体装置の製造方法によって達
成される。
上記本発明によれば、窒化シリコン膜の酸化は、ハロゲ
ン元素を含む酸素プラズマ中で行うようにしている。従
ってこの酸化工程中、酸素原子が窒化シリコン膜中に多
量に、深く入り込む。
ン元素を含む酸素プラズマ中で行うようにしている。従
ってこの酸化工程中、酸素原子が窒化シリコン膜中に多
量に、深く入り込む。
これによって酸化耐性が大きく酸化され難い窒化シリコ
ン膜の酸化が容易となり、さらにこのプラズマ中には反
応性の高いハロゲン元素が添加されているため、窒化シ
リコン膜の酸化反応は著るしく促進され、酸化工程の低
温化工程の短縮化が実現出来る。
ン膜の酸化が容易となり、さらにこのプラズマ中には反
応性の高いハロゲン元素が添加されているため、窒化シ
リコン膜の酸化反応は著るしく促進され、酸化工程の低
温化工程の短縮化が実現出来る。
即ち本発明の発明者の一人は先にシリコン窒化物膜を酸
化性プラズマ中で酸化することによって、酸化されたシ
リコン窒化物膜の選択的除去を容易とする提案（特願昭
５７−５２７７０号）をしているが、本発明の構造方法
は、かかる酸素プラズマに弗素（Ｆ）等のハロゲン元素
をさらに添加することによってシリコン窒化物膜の酸化
を一層促進するものである。
化性プラズマ中で酸化することによって、酸化されたシ
リコン窒化物膜の選択的除去を容易とする提案（特願昭
５７−５２７７０号）をしているが、本発明の構造方法
は、かかる酸素プラズマに弗素（Ｆ）等のハロゲン元素
をさらに添加することによってシリコン窒化物膜の酸化
を一層促進するものである。
(f) 発明の実施例 以下本発明を実施例により図面を参照して具体的に説明
する。
する。
なおこの実施例では窒化シリコン膜の除去工程のみを主
として説明し、フィールド酸化膜の形成等その他の工程
の説明は省略してある。
として説明し、フィールド酸化膜の形成等その他の工程
の説明は省略してある。
本発明の実施例である下記の試料Ｉ、従来方法による比
較試料として下記試料IIを製造し、窒化シリコン膜除去
後のＳｉ基体の評価を各試料に、ＭＯＳダイオードを形
成して行なう。
較試料として下記試料IIを製造し、窒化シリコン膜除去
後のＳｉ基体の評価を各試料に、ＭＯＳダイオードを形
成して行なう。
本発明の実施例である試料Ｉは、第１図(a)乃至(g)に断
面図を示す如く、下記の様に製造される。
面図を示す如く、下記の様に製造される。
(i) Ｓｉ基板１上にプラズマ窒化法によって、窒化シ
リコン膜２を厚さ例えば約１０〔nm〕に形成する。（第
１図(a)参照） (ii) 前記Ｓｉ基板１を収容したプラズマ酸化処理装置
内に、例えば四弗化炭素（CF4）を含む酸素（O2）を導
入してプラズマを発生せしめて前記窒化シリコン膜２を
酸化して、酸化シリコン乃至酸化窒化シリコン膜３を形
成する。（第１図(b)参照）本実施例においては、ＣＦ
４の組成比（体積比）を１乃至１０〔％〕程度とし基板
温度を1000〔℃〕程度として時間約６０分間で酸化処理
が完了している。
リコン膜２を厚さ例えば約１０〔nm〕に形成する。（第
１図(a)参照） (ii) 前記Ｓｉ基板１を収容したプラズマ酸化処理装置
内に、例えば四弗化炭素（CF4）を含む酸素（O2）を導
入してプラズマを発生せしめて前記窒化シリコン膜２を
酸化して、酸化シリコン乃至酸化窒化シリコン膜３を形
成する。（第１図(b)参照）本実施例においては、ＣＦ
４の組成比（体積比）を１乃至１０〔％〕程度とし基板
温度を1000〔℃〕程度として時間約６０分間で酸化処理
が完了している。
(iii) 前記の酸化された皮膜３をウエットエッチング
法で除去する。（第１図(c)参照）エッチング液として
本実施例においては弗酸（ＨＦ）稀釈液を用いている
が、酸化シリコン膜の選択的除去に用いられる溶液の何
れを用いてもよい。
法で除去する。（第１図(c)参照）エッチング液として
本実施例においては弗酸（ＨＦ）稀釈液を用いている
が、酸化シリコン膜の選択的除去に用いられる溶液の何
れを用いてもよい。
(iv) 前記(ii)と同様の条件でＳｉ基板面に二酸化シリ
コン膜４を厚さ例えば１０〔nm〕程度形成する。（第１
図(d)参照）この二酸化シリコン膜４は熱酸化法によっ
て形成してもよい。
コン膜４を厚さ例えば１０〔nm〕程度形成する。（第１
図(d)参照）この二酸化シリコン膜４は熱酸化法によっ
て形成してもよい。
(v) 該二酸化シリコン膜４を前記(iii)と同様にエッチ
ング除去する。（第１図(e)参照）これらの工程(iv)及
び(v)はＳｉ基板面を更に清浄化するために実施するも
のであって、(イ)窒化シリコン膜形成工程(i)で発生する
おそれのあるＳｉ基板表面近傍の歪、結晶化した窒化シ
リコン或いは付着する不純物、(ロ)プラズマ酸化工程(i
i)で発生するおそれのあるＳｉ基板表面近傍の損傷或い
は付着する不純物などを除去することを目的としてい
る。
ング除去する。（第１図(e)参照）これらの工程(iv)及
び(v)はＳｉ基板面を更に清浄化するために実施するも
のであって、(イ)窒化シリコン膜形成工程(i)で発生する
おそれのあるＳｉ基板表面近傍の歪、結晶化した窒化シ
リコン或いは付着する不純物、(ロ)プラズマ酸化工程(i
i)で発生するおそれのあるＳｉ基板表面近傍の損傷或い
は付着する不純物などを除去することを目的としてい
る。
(vi) ＭＯＳダイオード形成のための二酸化シリコン膜
５を厚さ例えば１５〔nm〕程度に形成する。（第１図
(f)参照） (vii) ＭＯＳダイオードの電極６及び７をアルミニウ
ム(Al)によって形成する。（第１図(g)参照） 次に比較試料IIは、前記実施例の試料Ｉの製造工程(ii)
のプラズマ酸化を実施することなく、製造工程(iii)の
ウエットエッチングによって窒化シリコン膜２を除去す
る。その他の工程は試料Ｉと同様である。
５を厚さ例えば１５〔nm〕程度に形成する。（第１図
(f)参照） (vii) ＭＯＳダイオードの電極６及び７をアルミニウ
ム(Al)によって形成する。（第１図(g)参照） 次に比較試料IIは、前記実施例の試料Ｉの製造工程(ii)
のプラズマ酸化を実施することなく、製造工程(iii)の
ウエットエッチングによって窒化シリコン膜２を除去す
る。その他の工程は試料Ｉと同様である。
以上の如く製造された試料Ｉ及びIIのＭＯＳダイオード
を通ずる電流がＩ〔μＡ〕となる印加電圧値の度数分布
の例を、本発明の実施例である試料Ｉについて第２図
(a)に、比較試料IIについて第２図(b)に示す。
を通ずる電流がＩ〔μＡ〕となる印加電圧値の度数分布
の例を、本発明の実施例である試料Ｉについて第２図
(a)に、比較試料IIについて第２図(b)に示す。
かかる結果より明らかな如く、本発明の実施例である試
料Ｉは窒化シリコン膜の形成，除去を行なうことなくＭ
ＯＳダイオードを形成した場合に近い電圧値が得られ従
来技術による比較試料IIに比べて電圧値が高くかつその
分散が少なく、本発明の効果が明らかに現われている。
料Ｉは窒化シリコン膜の形成，除去を行なうことなくＭ
ＯＳダイオードを形成した場合に近い電圧値が得られ従
来技術による比較試料IIに比べて電圧値が高くかつその
分散が少なく、本発明の効果が明らかに現われている。
窒化シリコン膜、特に熱窒化シリコン膜は熱酸化に対す
る耐性が大きく、酸化され難い。従って窒化シリコン膜
を酸化する場合に酸化反応を促進する手段としてのガス
のプラズマ化を先に提案したが、プラズマ中に反応性の
高いハロゲン元素を添加することによって酸化反応が促
進される。
る耐性が大きく、酸化され難い。従って窒化シリコン膜
を酸化する場合に酸化反応を促進する手段としてのガス
のプラズマ化を先に提案したが、プラズマ中に反応性の
高いハロゲン元素を添加することによって酸化反応が促
進される。
また前記実施例においては、前記工程(iii)及び(v)にお
いてウエットエッチング法を適用しているが、Ｓｉ半導
体基体等に及ぼす損傷が少ないドライエッチング法を適
用してもよい。
いてウエットエッチング法を適用しているが、Ｓｉ半導
体基体等に及ぼす損傷が少ないドライエッチング法を適
用してもよい。
(g) 発明の効果 以上説明した如く本発明によれば、Ｓｉ半導体基体上に
形成されたシリコン窒化物よりなる皮膜の選択的除去に
際して、低温度でかつ短時間の処理を施し該皮膜を酸化
することによって、Ｓｉ基体にほとんど損傷及び汚染を
残すことなく、かつ例えばフィールド酸化膜の著るしい
減少は阻止され、大規模半導体集積回路装置等の各素子
の特性ならびに集積密度等の向上を更に推進することが
できる。
形成されたシリコン窒化物よりなる皮膜の選択的除去に
際して、低温度でかつ短時間の処理を施し該皮膜を酸化
することによって、Ｓｉ基体にほとんど損傷及び汚染を
残すことなく、かつ例えばフィールド酸化膜の著るしい
減少は阻止され、大規模半導体集積回路装置等の各素子
の特性ならびに集積密度等の向上を更に推進することが
できる。
第１図(a)乃至(g)は本発明の実施例を示す断面図、第２
図(a)及び(b)は本発明の実施例及び比較試料について耐
電圧の例を示す図表である。 図において、１はＳｉ基板、２は窒化シリコン膜、３は
酸化シリコン乃至酸化窒化シリコン膜、４及び５は二酸
化シリコン膜、６及び７は電極を示す。
図(a)及び(b)は本発明の実施例及び比較試料について耐
電圧の例を示す図表である。 図において、１はＳｉ基板、２は窒化シリコン膜、３は
酸化シリコン乃至酸化窒化シリコン膜、４及び５は二酸
化シリコン膜、６及び７は電極を示す。
Claims (1)
- 【請求項１】半導体基体上の除去すべき窒化シリコン膜
を、ハロゲン元素を含む酸素プラズマ中で窒化シリコン
膜中への十分な酸素原子の残留状態で酸化し、酸化シリ
コンまたは酸化窒化シリコン膜とし、その後かかる酸化
された窒化シリコン膜を除去する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228351A JPH0628259B2 (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228351A JPH0628259B2 (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119841A JPS59119841A (ja) | 1984-07-11 |
| JPH0628259B2 true JPH0628259B2 (ja) | 1994-04-13 |
Family
ID=16875096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228351A Expired - Lifetime JPH0628259B2 (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628259B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013692A (en) * | 1988-12-08 | 1991-05-07 | Sharp Kabushiki Kaisha | Process for preparing a silicon nitride insulating film for semiconductor memory device |
| KR100643493B1 (ko) | 2004-09-23 | 2006-11-10 | 삼성전자주식회사 | 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치 |
| JP2006202874A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP5102467B2 (ja) | 2006-06-29 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940888A (ja) * | 1972-08-25 | 1974-04-17 | ||
| JPS57167632A (en) * | 1981-03-25 | 1982-10-15 | Fujitsu Ltd | Surface treating method for semiconductor substrate |
-
1982
- 1982-12-27 JP JP57228351A patent/JPH0628259B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59119841A (ja) | 1984-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087236A (en) | Integrated circuit with multiple gate dielectric structures | |
| US7591959B2 (en) | Etchants and etchant systems with plural etch selectivities | |
| US20040132253A1 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JPH06204496A (ja) | 高品質の酸化膜を成長させるための方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US6268296B1 (en) | Low temperature process for multiple voltage devices | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| JPH0628259B2 (ja) | 半導体装置の製造方法 | |
| JP2875972B2 (ja) | 半導体素子の隔離方法 | |
| JPH10150034A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JP2003332566A (ja) | 半導体装置およびその製造方法 | |
| JPH11214386A (ja) | 半導体及び半導体基板表面の絶縁膜の形成方法 | |
| JP2005044888A (ja) | 半導体装置の製造方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 | |
| JP2002270848A (ja) | 半導体装置の製造方法 | |
| JPH10116892A (ja) | 半導体装置の製造方法 | |
| JPH0670991B2 (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH0964360A (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPH0578193B2 (ja) | ||
| JPH08107205A (ja) | 犠牲酸化膜の製造方法 | |
| JPH08250463A (ja) | 半導体装置の製造方法 | |
| JPH10326776A (ja) | 半導体装置の製造方法 |