JPH06204496A - 高品質の酸化膜を成長させるための方法 - Google Patents
高品質の酸化膜を成長させるための方法Info
- Publication number
- JPH06204496A JPH06204496A JP5270835A JP27083593A JPH06204496A JP H06204496 A JPH06204496 A JP H06204496A JP 5270835 A JP5270835 A JP 5270835A JP 27083593 A JP27083593 A JP 27083593A JP H06204496 A JPH06204496 A JP H06204496A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- oxide
- semiconductor body
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000000137 annealing Methods 0.000 claims description 21
- 238000004140 cleaning Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000003746 surface roughness Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 18
- 239000011574 phosphorus Substances 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 14
- 230000003213 activating effect Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 31
- 230000003647 oxidation Effects 0.000 description 28
- 238000007254 oxidation reaction Methods 0.000 description 28
- 239000007943 implant Substances 0.000 description 25
- 230000000694 effects Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000004630 atomic force microscopy Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル
活性領域におけるゲート酸化膜（２２０）およびおよび
トンネル酸化膜（２２２）の両方の品質を、それらの成
長に先立つウェットケミカルエッチングステップから起
こるフィールドエッジの後退量を減じることによって向
上する。 【構成】 第１の酸化膜を成長させ、それを介して注入
が行なわれ、注入された層を形成する。注入された層に
重なる第１の酸化膜のすべてを除去することなくその表
面を洗浄する。アニールステップが注入された層を活性
化して高濃度にドープされた領域を形成し、その後残っ
ている第１の酸化膜が除去される。第２の酸化膜を成長
させ、高濃度にドープされた領域に重なる第２の酸化膜
の領域が除去される。最後にトンネル酸化膜を高濃度に
ドープされた領域上に成長させ、第２の酸化膜を再酸化
してトンネル酸化膜よりも厚いゲート酸化膜を形成す
る。
活性領域におけるゲート酸化膜（２２０）およびおよび
トンネル酸化膜（２２２）の両方の品質を、それらの成
長に先立つウェットケミカルエッチングステップから起
こるフィールドエッジの後退量を減じることによって向
上する。 【構成】 第１の酸化膜を成長させ、それを介して注入
が行なわれ、注入された層を形成する。注入された層に
重なる第１の酸化膜のすべてを除去することなくその表
面を洗浄する。アニールステップが注入された層を活性
化して高濃度にドープされた領域を形成し、その後残っ
ている第１の酸化膜が除去される。第２の酸化膜を成長
させ、高濃度にドープされた領域に重なる第２の酸化膜
の領域が除去される。最後にトンネル酸化膜を高濃度に
ドープされた領域上に成長させ、第２の酸化膜を再酸化
してトンネル酸化膜よりも厚いゲート酸化膜を形成す
る。
Description
【０００１】
【発明の背景】この発明は、半導体装置の製造に関し、
より特定的には半導体基板の表面からの質の高い酸化膜
の成長に関する。
より特定的には半導体基板の表面からの質の高い酸化膜
の成長に関する。
【０００２】
【関連技術の説明】半導体装置の製造において高品質の
酸化膜の重要性は強調しすぎることはない。電気的消去
可能プログラマブル読出専用メモリ（ＥＥＰＲＯＭ）、
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、お
よびより最近のものでは高速ベーシック論理機能等の多
くの広範囲にわたる、市場に出ている装置が商業化され
ているのは、高品質で非常に薄い酸化物層の再現性によ
る。
酸化膜の重要性は強調しすぎることはない。電気的消去
可能プログラマブル読出専用メモリ（ＥＥＰＲＯＭ）、
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、お
よびより最近のものでは高速ベーシック論理機能等の多
くの広範囲にわたる、市場に出ている装置が商業化され
ているのは、高品質で非常に薄い酸化物層の再現性によ
る。
【０００３】ゲート酸化膜の品質が大きく改良されたの
は、改良された洗浄技術、ゲート酸化プロセスへのＨＣ
Ｌ／ＴＣＡの付加、ならびにより純度の高いガスおよび
化学物質による。ＲＣＡ洗浄技術は、電子装置に関する
ＩＥＥＥ学会誌、３９巻、３号、１９９２年３月、Ｔ．
オーミ（T.Ohmi）らによる「表面の微小な粗さに対する
薄い酸化膜の品質の依存」（“Dependence of Thin Oxi
de Quality on Surface Micro-Roughness ”）に説明さ
れている。他の技術は、ゲート酸化サイクルにおいて、
ＨＣＬまたはＴＣＡを伴なう従来のＯ2 以外の異なるガ
ス（ＮＨ3 、ＯＮＯ、ＷＥＴＯ2 ）機構を組入れてい
る。電子装置に関するＩＥＥＥ学会誌、３９巻、４号、
１９９２年４月、Ａ．ジョシ（A.Joshi ）らによる「急
速熱窒化された薄いゲート酸化膜の電気的特性に対する
急速熱再酸化の効果」（“Effect of Rapid Thermal Re
oxidation on the Electrical Properties of Rapid Th
ermally Nitrided Thin-Gate Oxides ”）に説明される
ように、単一ウェハＲＴＡゲート処理についてもかなり
の前進があった。
は、改良された洗浄技術、ゲート酸化プロセスへのＨＣ
Ｌ／ＴＣＡの付加、ならびにより純度の高いガスおよび
化学物質による。ＲＣＡ洗浄技術は、電子装置に関する
ＩＥＥＥ学会誌、３９巻、３号、１９９２年３月、Ｔ．
オーミ（T.Ohmi）らによる「表面の微小な粗さに対する
薄い酸化膜の品質の依存」（“Dependence of Thin Oxi
de Quality on Surface Micro-Roughness ”）に説明さ
れている。他の技術は、ゲート酸化サイクルにおいて、
ＨＣＬまたはＴＣＡを伴なう従来のＯ2 以外の異なるガ
ス（ＮＨ3 、ＯＮＯ、ＷＥＴＯ2 ）機構を組入れてい
る。電子装置に関するＩＥＥＥ学会誌、３９巻、４号、
１９９２年４月、Ａ．ジョシ（A.Joshi ）らによる「急
速熱窒化された薄いゲート酸化膜の電気的特性に対する
急速熱再酸化の効果」（“Effect of Rapid Thermal Re
oxidation on the Electrical Properties of Rapid Th
ermally Nitrided Thin-Gate Oxides ”）に説明される
ように、単一ウェハＲＴＡゲート処理についてもかなり
の前進があった。
【０００４】これらの技術では、「ゲート酸化膜」をＭ
ＯＳトランジスタのゲートにあるものとして言及してい
るが、通常いかなる薄い（通常３００Åを下回る）酸化
膜にも当てはまる。ＥＥＰＲＯＭプロセス技術の「トン
ネル」酸化膜は非常に薄いゲート酸化膜であり（通常１
００Åを下回る）、非常に高濃度にドープされたＮ＋領
域上に成長するといういくぶん変わった要求を伴なう。
高濃度にドープされた基板表面から成長した酸化膜は、
ほとんどのＭＯＳトランジスタプロセスの場合にそうで
あるように、より低濃度にドープされた基板から成長し
たものよりも、一般に品質が劣ると考えられている。
ＯＳトランジスタのゲートにあるものとして言及してい
るが、通常いかなる薄い（通常３００Åを下回る）酸化
膜にも当てはまる。ＥＥＰＲＯＭプロセス技術の「トン
ネル」酸化膜は非常に薄いゲート酸化膜であり（通常１
００Åを下回る）、非常に高濃度にドープされたＮ＋領
域上に成長するといういくぶん変わった要求を伴なう。
高濃度にドープされた基板表面から成長した酸化膜は、
ほとんどのＭＯＳトランジスタプロセスの場合にそうで
あるように、より低濃度にドープされた基板から成長し
たものよりも、一般に品質が劣ると考えられている。
【０００５】ＫＯＯＩ酸化膜の成長およびその後の除去
は、先のフィールド酸化の間に活性領域周辺のＬＯＣＯ
Ｓエッジ（またはフィールドエッジ）にできる残りの窒
化物のＫＯＯＩリボンを除去するために用いられる。
（蒸気酸化雰囲気で窒化シリコンはアンモニアおよび二
酸化シリコンに分解する。アンモニアはフィールド酸化
膜を通ってシリコン表面に達するまで拡散し、そこで反
応して窒化シリコンを形成し、活性領域のエッジのあた
りでシリコン／二酸化シリコンインタフェースに窒化物
のリボンを残す。）非ＥＥＰＲＯＭ ＣＭＯＳプロセス
（ＥＥＰＲＯＭ構造のためのトンネル酸化膜を組入れな
い）においては、ＫＯＯＩ酸化膜はＶT 制御注入物のた
めの注入物酸化膜として一般に用いられ、その後除去さ
れ、ＦＥＴのためのゲート酸化およびポリシリコン堆積
がそれに続く。
は、先のフィールド酸化の間に活性領域周辺のＬＯＣＯ
Ｓエッジ（またはフィールドエッジ）にできる残りの窒
化物のＫＯＯＩリボンを除去するために用いられる。
（蒸気酸化雰囲気で窒化シリコンはアンモニアおよび二
酸化シリコンに分解する。アンモニアはフィールド酸化
膜を通ってシリコン表面に達するまで拡散し、そこで反
応して窒化シリコンを形成し、活性領域のエッジのあた
りでシリコン／二酸化シリコンインタフェースに窒化物
のリボンを残す。）非ＥＥＰＲＯＭ ＣＭＯＳプロセス
（ＥＥＰＲＯＭ構造のためのトンネル酸化膜を組入れな
い）においては、ＫＯＯＩ酸化膜はＶT 制御注入物のた
めの注入物酸化膜として一般に用いられ、その後除去さ
れ、ＦＥＴのためのゲート酸化およびポリシリコン堆積
がそれに続く。
【０００６】残念ながら、高品質の薄い酸化膜を有する
装置を製造するために十分なプロセスは、一般に非常に
薄い高品質の酸化膜を有する装置を製造するには十分で
ない。
装置を製造するために十分なプロセスは、一般に非常に
薄い高品質の酸化膜を有する装置を製造するには十分で
ない。
【０００７】
【発明の概要】この発明は有利に、あるエッチステップ
を除去し、あるプロセスにおいて他のエッチステップの
持続時間を最小にして、ＥＥＰＲＯＭ装置のトンネル酸
化膜を含む、後で成長する酸化膜の品質を向上する。あ
る実施例において、第１の酸化膜を介して注入すること
によって半導体本体に注入された層が形成され、その後
注入された層上に第１の酸化膜の少なくともある部分を
残して、注入された層をアニールし、高濃度にドープさ
れた領域を形成する。次に第１の酸化膜が除去されて、
高濃度にドープされた領域上の表面を露出し、高濃度に
ドープされた領域上の露出した半導体表面上に高品質の
酸化膜を成長させる。
を除去し、あるプロセスにおいて他のエッチステップの
持続時間を最小にして、ＥＥＰＲＯＭ装置のトンネル酸
化膜を含む、後で成長する酸化膜の品質を向上する。あ
る実施例において、第１の酸化膜を介して注入すること
によって半導体本体に注入された層が形成され、その後
注入された層上に第１の酸化膜の少なくともある部分を
残して、注入された層をアニールし、高濃度にドープさ
れた領域を形成する。次に第１の酸化膜が除去されて、
高濃度にドープされた領域上の表面を露出し、高濃度に
ドープされた領域上の露出した半導体表面上に高品質の
酸化膜を成長させる。
【０００８】
【好ましい実施例の詳細な説明】発明者らは、活性領域
のエッジからフィールド酸化膜の後退量（pullback）
（図１−３参照）を最小にすると、後で成長する薄い酸
化膜、特に活性領域のエッジに当接して成長するものの
質が大きく向上する結果となることを見出した。加え
て、酸化膜を除去するために活性領域をエッチングする
回数を減じると、後で成長する薄い酸化膜の保全性が向
上する。さらに、エッチング動作の間に活性領域の表面
が受けるエッチング時間の量を最小にすると、後で成長
する薄い酸化膜の品質が大きく向上する。これは、プロ
セスシーケンスにおいて後の薄い酸化膜の成長により近
いエッチング動作について特に当てはまる。
のエッジからフィールド酸化膜の後退量（pullback）
（図１−３参照）を最小にすると、後で成長する薄い酸
化膜、特に活性領域のエッジに当接して成長するものの
質が大きく向上する結果となることを見出した。加え
て、酸化膜を除去するために活性領域をエッチングする
回数を減じると、後で成長する薄い酸化膜の保全性が向
上する。さらに、エッチング動作の間に活性領域の表面
が受けるエッチング時間の量を最小にすると、後で成長
する薄い酸化膜の品質が大きく向上する。これは、プロ
セスシーケンスにおいて後の薄い酸化膜の成長により近
いエッチング動作について特に当てはまる。
【０００９】図４−図１０は、ＣＭＯＳ ＥＥＰＲＯＭ
プロセスのＰウェル活性領域でゲートおよびトンネル酸
化膜を形成するための処理工程のシーケンスを示す断面
図である。ゲート酸化膜はＮチャネルＭＯＳトランジス
タを製造するために用いられ、トンネル酸化膜はＥＥＰ
ＲＯＭセル素子にとって有用な構造を製造するために用
いられる。
プロセスのＰウェル活性領域でゲートおよびトンネル酸
化膜を形成するための処理工程のシーケンスを示す断面
図である。ゲート酸化膜はＮチャネルＭＯＳトランジス
タを製造するために用いられ、トンネル酸化膜はＥＥＰ
ＲＯＭセル素子にとって有用な構造を製造するために用
いられる。
【００１０】図４を参照すると、Ｐウェルフィールド酸
化膜１０２がＬＯＣＯＳプロセスを用いて基板１００上
に形成される。Ｐウェルフィールド酸化膜１０２は、フ
ィールド酸化膜１０２の間のＰウェル活性領域１１０を
規定する。次にＫＯＯＩ酸化膜１０４を蒸気酸化雰囲気
において約３００Åの厚さまで成長させる。フォトレジ
ストが次に設けられ、Ｐウェル活性領域１１０上のＫＯ
ＯＩ酸化膜１０４の一部を露出するフォトレジスト層１
０６を形成するように規定される。
化膜１０２がＬＯＣＯＳプロセスを用いて基板１００上
に形成される。Ｐウェルフィールド酸化膜１０２は、フ
ィールド酸化膜１０２の間のＰウェル活性領域１１０を
規定する。次にＫＯＯＩ酸化膜１０４を蒸気酸化雰囲気
において約３００Åの厚さまで成長させる。フォトレジ
ストが次に設けられ、Ｐウェル活性領域１１０上のＫＯ
ＯＩ酸化膜１０４の一部を露出するフォトレジスト層１
０６を形成するように規定される。
【００１１】次に、リン１０８が露出したＫＯＯＩ酸化
膜を通って、この実施例のＥＥＰＲＯＭプロセスのため
のＰウェル活性領域１１０における基板１００に注入さ
れる。基板の他の領域はフォトレジスト層１０６によっ
てマスクされる。好ましくは、フォトレジスト層１０６
は除去され、表面はＲＣＡ洗浄工程によってアニールす
るために準備され、図５に示される構造となる。リン注
入物層１２０がリンの注入物１０８の多いドーズ量によ
って作製されている。リンの注入物１０８に露出された
ＫＯＯＩ酸化膜が注入によって損傷されたので、ＲＣＡ
洗浄工程で注入による損傷を受けたＫＯＯＩ酸化膜のあ
る部分をエッチングし、結果としてエッチングされたＫ
ＯＯＩ酸化膜１２２はリン注入物層１２０上の領域にお
いて約１００Åの厚さとなる。先にフォトレジスト層１
０６によって保護され、したがってリンの注入物１０８
による損傷を受けていないＫＯＯＩ酸化膜１０４は、実
質的にエッチングされず、３００Åの厚さである。
膜を通って、この実施例のＥＥＰＲＯＭプロセスのため
のＰウェル活性領域１１０における基板１００に注入さ
れる。基板の他の領域はフォトレジスト層１０６によっ
てマスクされる。好ましくは、フォトレジスト層１０６
は除去され、表面はＲＣＡ洗浄工程によってアニールす
るために準備され、図５に示される構造となる。リン注
入物層１２０がリンの注入物１０８の多いドーズ量によ
って作製されている。リンの注入物１０８に露出された
ＫＯＯＩ酸化膜が注入によって損傷されたので、ＲＣＡ
洗浄工程で注入による損傷を受けたＫＯＯＩ酸化膜のあ
る部分をエッチングし、結果としてエッチングされたＫ
ＯＯＩ酸化膜１２２はリン注入物層１２０上の領域にお
いて約１００Åの厚さとなる。先にフォトレジスト層１
０６によって保護され、したがってリンの注入物１０８
による損傷を受けていないＫＯＯＩ酸化膜１０４は、実
質的にエッチングされず、３００Åの厚さである。
【００１２】次にアニール動作が行なわれ、リン注入物
層１２０を基板１００内に再分布させ、それによってリ
ンの表面濃度を下げ、かつリンの注入物を活性化させ
て、それによりＮ＋領域を形成する。次に、短い酸化物
のエッチングによって、ゲート酸化に備えてＰウェル活
性領域の表面から残りのＫＯＯＩ酸化膜１０４およびエ
ッチングされたＫＯＯＩ酸化膜１２２を除去する。この
ゲート酸化前のエッチングステップは、１０：１のＨＦ
に１．７分間浸漬することにより行なわれてもよい。結
果としてできる構造は図６に示され、Ｐウェル活性領域
表面１４２に重なる酸化膜がないことを表し、先のアニ
ールするステップの間に達成されたドライブインによ
る、先の活性化されないリンの注入物層１２０よりも深
くて広いＮ＋領域１４０の形成をさらに示す。
層１２０を基板１００内に再分布させ、それによってリ
ンの表面濃度を下げ、かつリンの注入物を活性化させ
て、それによりＮ＋領域を形成する。次に、短い酸化物
のエッチングによって、ゲート酸化に備えてＰウェル活
性領域の表面から残りのＫＯＯＩ酸化膜１０４およびエ
ッチングされたＫＯＯＩ酸化膜１２２を除去する。この
ゲート酸化前のエッチングステップは、１０：１のＨＦ
に１．７分間浸漬することにより行なわれてもよい。結
果としてできる構造は図６に示され、Ｐウェル活性領域
表面１４２に重なる酸化膜がないことを表し、先のアニ
ールするステップの間に達成されたドライブインによ
る、先の活性化されないリンの注入物層１２０よりも深
くて広いＮ＋領域１４０の形成をさらに示す。
【００１３】それに代わるプロセスシーケンスでは、Ｋ
ＯＯＩ酸化膜１０４はアニール動作の後ではなく前に完
全に除去される。図４を参照すると、リンの注入物１０
８が露出したＫＯＯＩ酸化膜を介して基板１００に注入
された後、フォトレジスト層１０６が除去される。次
に、ＫＯＯＩ酸化膜１０４は、１０：１のＨＦを用いて
アニール前のエッチングによって除去され、表面はＲＣ
Ａ洗浄工程によってアニールに備える。この結果、ＫＯ
ＯＩ酸化膜１０４およびエッチングされたＫＯＯＩ酸化
膜１２２の両方がアニール前のエッチングによって除去
されているので存在しないことを除いては、図５に類似
する構造となる。リンの注入物層１２０は、リンの注入
物１０８のドーズ量が多いために生じる。次にアニール
動作が行なわれ、上述のようにリン注入物層１２０を基
板１００内に再分布させ、それによってリンの表面濃度
を下げ、かつ上述のようにリンの注入物を活性化させ
て、それによりＰウェル活性領域においてＮ+ 領域を形
成する。次に、短い酸化膜のエッチングによって、ゲー
ト酸化に備えて高温のアニール動作の間に形成されたか
もしれないいかなる残りの酸化膜をもＰウェル活性領域
１１０の表面から除去する。このゲート酸化前のエッチ
ングステップは、１０：１のＨＦに１．７分間浸漬する
ことにより行なわれる。結果としてできる構造は図６に
示され、Ｐウェル活性領域表面１４２に重なる酸化膜が
ないことを表わし、先のアニールするステップの間に達
成されたドライブインによる、先の活性化されないリン
の注入物層１２０よりも深くて広いＮ+ 領域１４０の形
成をさらに示す。
ＯＯＩ酸化膜１０４はアニール動作の後ではなく前に完
全に除去される。図４を参照すると、リンの注入物１０
８が露出したＫＯＯＩ酸化膜を介して基板１００に注入
された後、フォトレジスト層１０６が除去される。次
に、ＫＯＯＩ酸化膜１０４は、１０：１のＨＦを用いて
アニール前のエッチングによって除去され、表面はＲＣ
Ａ洗浄工程によってアニールに備える。この結果、ＫＯ
ＯＩ酸化膜１０４およびエッチングされたＫＯＯＩ酸化
膜１２２の両方がアニール前のエッチングによって除去
されているので存在しないことを除いては、図５に類似
する構造となる。リンの注入物層１２０は、リンの注入
物１０８のドーズ量が多いために生じる。次にアニール
動作が行なわれ、上述のようにリン注入物層１２０を基
板１００内に再分布させ、それによってリンの表面濃度
を下げ、かつ上述のようにリンの注入物を活性化させ
て、それによりＰウェル活性領域においてＮ+ 領域を形
成する。次に、短い酸化膜のエッチングによって、ゲー
ト酸化に備えて高温のアニール動作の間に形成されたか
もしれないいかなる残りの酸化膜をもＰウェル活性領域
１１０の表面から除去する。このゲート酸化前のエッチ
ングステップは、１０：１のＨＦに１．７分間浸漬する
ことにより行なわれる。結果としてできる構造は図６に
示され、Ｐウェル活性領域表面１４２に重なる酸化膜が
ないことを表わし、先のアニールするステップの間に達
成されたドライブインによる、先の活性化されないリン
の注入物層１２０よりも深くて広いＮ+ 領域１４０の形
成をさらに示す。
【００１４】プロセスシーケンスを続けると、次にＰウ
ェル活性領域１１０上にゲート酸化膜が形成される。こ
れは好ましくはドライ酸化雰囲気で成長させ、その結果
図７の構造となる。ゲート酸化膜１６０の厚さは約２２
５Åである。好ましくは、ゲート酸化サイクルの終了時
に、高温を施しながら酸化炉内の周囲のガスを不活性の
（たとえばアルゴン）アニールする雰囲気に変えること
によってその場所でのアニールが行なわれる。好ましい
アニール条件は、１９９３年１０月６日に出願された、
マーク・アイ・ガードナー（Mark I. Gardner)およびヘ
ンリー・ジム・フルフォード・ジュニア(Henry Jim Ful
ford, Jr. ）を発明者とし、「高品質の酸化膜を成長さ
せるための方法」と題される同一譲受人に譲受された同
時係属中の日本出願特願平５−２５０６４２に説明さ
れ、この出願はその内容がここに引用により援用され
る。次にＶTI注入物１６２がウエハ全体に注入され、Ｐ
ウェルで後に製造されるべきＭＯＳトランジスタの公称
しきい値を設定する。これはＰウェル領域およびＮウェ
ル領域（図示せず）の両方にフォトレジストでマスクし
ないで施される（すなわち「ブランケット注入」）低濃
度のホウ素の注入物である。別個のＶTP注入物（図示せ
ず）がＮウェル領域（図示せず）に注入され、Ｎウェル
で後に製造されるべきＰチャネルＭＯＳトランジスタの
しきい値を調整する。これを達成するために、フォトレ
ジスト層が設けられ、Ｎウェルを露出しながらＰウェル
を覆うように規定され、Ｎウェルへの注入が行なわれ、
Ｐウェルに重なるフォトレジストが除去される。
ェル活性領域１１０上にゲート酸化膜が形成される。こ
れは好ましくはドライ酸化雰囲気で成長させ、その結果
図７の構造となる。ゲート酸化膜１６０の厚さは約２２
５Åである。好ましくは、ゲート酸化サイクルの終了時
に、高温を施しながら酸化炉内の周囲のガスを不活性の
（たとえばアルゴン）アニールする雰囲気に変えること
によってその場所でのアニールが行なわれる。好ましい
アニール条件は、１９９３年１０月６日に出願された、
マーク・アイ・ガードナー（Mark I. Gardner)およびヘ
ンリー・ジム・フルフォード・ジュニア(Henry Jim Ful
ford, Jr. ）を発明者とし、「高品質の酸化膜を成長さ
せるための方法」と題される同一譲受人に譲受された同
時係属中の日本出願特願平５−２５０６４２に説明さ
れ、この出願はその内容がここに引用により援用され
る。次にＶTI注入物１６２がウエハ全体に注入され、Ｐ
ウェルで後に製造されるべきＭＯＳトランジスタの公称
しきい値を設定する。これはＰウェル領域およびＮウェ
ル領域（図示せず）の両方にフォトレジストでマスクし
ないで施される（すなわち「ブランケット注入」）低濃
度のホウ素の注入物である。別個のＶTP注入物（図示せ
ず）がＮウェル領域（図示せず）に注入され、Ｎウェル
で後に製造されるべきＰチャネルＭＯＳトランジスタの
しきい値を調整する。これを達成するために、フォトレ
ジスト層が設けられ、Ｎウェルを露出しながらＰウェル
を覆うように規定され、Ｎウェルへの注入が行なわれ、
Ｐウェルに重なるフォトレジストが除去される。
【００１５】フォトレジスト層が施され、Ｎ＋領域１４
０上のゲート酸化膜１６０の一部を露出するように規定
され、露出されたゲート酸化膜を除去するエッチングス
テップがそれに続く。このトンネル開口エッチングは好
ましくは、０．２分間６：１の緩衝液で処理された酸化
物エッチャントに浸漬することからなり、２２５Åのゲ
ート酸化膜を除去してＮ＋領域１４０上の基板１００の
表面を露出する。結果としてできる構造は図８に示さ
れ、トンネル開口エッチングによって露出されたＮ＋表
面１８４を示す。フォトレジスト層１８２はトンネル開
口を規定し、Ｎ＋領域１４０に重ならないゲート酸化膜
１６０の残りを保護する。まだ活性化されていないＶTI
注入物層１８０がゲート酸化膜１６０の下に示される。
ＶTI注入物層１８０は、高濃度にドープされたＮ＋領域
１４０のドーピング密度がＶTI注入物層１８０よりもか
なり大きいために、Ｎ＋領域１４０に延在するようには
示されていない。
０上のゲート酸化膜１６０の一部を露出するように規定
され、露出されたゲート酸化膜を除去するエッチングス
テップがそれに続く。このトンネル開口エッチングは好
ましくは、０．２分間６：１の緩衝液で処理された酸化
物エッチャントに浸漬することからなり、２２５Åのゲ
ート酸化膜を除去してＮ＋領域１４０上の基板１００の
表面を露出する。結果としてできる構造は図８に示さ
れ、トンネル開口エッチングによって露出されたＮ＋表
面１８４を示す。フォトレジスト層１８２はトンネル開
口を規定し、Ｎ＋領域１４０に重ならないゲート酸化膜
１６０の残りを保護する。まだ活性化されていないＶTI
注入物層１８０がゲート酸化膜１６０の下に示される。
ＶTI注入物層１８０は、高濃度にドープされたＮ＋領域
１４０のドーピング密度がＶTI注入物層１８０よりもか
なり大きいために、Ｎ＋領域１４０に延在するようには
示されていない。
【００１６】次にフォトレジスト層１８２が除去され、
さらにエッチング動作が行なわれてゲート酸化膜１６０
の厚さを２２５Åから約１４０Åに減じる。これは５
０：１のＨＦに５０秒間浸漬することにより達成され、
図９に示される構造となる。エッチングされたゲート酸
化膜２００は約１４０Åの厚さである。この５０秒間の
浸漬はまた、ゲート酸化膜１６０のエッチングの後にＮ
＋表面１８４上に形成されたいかなる自然酸化膜をも除
去する役割も果たす。
さらにエッチング動作が行なわれてゲート酸化膜１６０
の厚さを２２５Åから約１４０Åに減じる。これは５
０：１のＨＦに５０秒間浸漬することにより達成され、
図９に示される構造となる。エッチングされたゲート酸
化膜２００は約１４０Åの厚さである。この５０秒間の
浸漬はまた、ゲート酸化膜１６０のエッチングの後にＮ
＋表面１８４上に形成されたいかなる自然酸化膜をも除
去する役割も果たす。
【００１７】最後に、酸化ステップで、Ｎ＋領域１４０
上のＮ＋表面１８４から酸化膜を成長させ、かつ既存の
エッチングされたゲート酸化膜２００の厚さを増す。図
１０を参照すると、トンネル酸化膜２２０は公称８７Å
の厚さであり、一方再酸化されたゲート酸化膜２２２は
ここでは公称１８０Åの厚さである。活性化されていな
かったＶTI注入物層１８０はトンネル酸化ステップによ
って活性化されており、結果としてＶTI層２２４とな
る。
上のＮ＋表面１８４から酸化膜を成長させ、かつ既存の
エッチングされたゲート酸化膜２００の厚さを増す。図
１０を参照すると、トンネル酸化膜２２０は公称８７Å
の厚さであり、一方再酸化されたゲート酸化膜２２２は
ここでは公称１８０Åの厚さである。活性化されていな
かったＶTI注入物層１８０はトンネル酸化ステップによ
って活性化されており、結果としてＶTI層２２４とな
る。
【００１８】このステップに続き、ポリシリコン層が堆
積され、ドープされ、種々の周知のプロセスのうちのい
ずれかに従って、トランジスタ、金属配線および他の特
徴を形成するように規定される。特に、ポリシリコンは
トンネル酸化膜２２０上に堆積されて、トンネル酸化膜
２２０にわたる電界が十分に高ければ、トンネル酸化膜
２２０を介して電流を流すＥＥＰＲＯＭセルに有用な構
造を形成する。酸化膜の質は、ポリシリコン層が有用な
構造にパターン化された直後に測定され得る。
積され、ドープされ、種々の周知のプロセスのうちのい
ずれかに従って、トランジスタ、金属配線および他の特
徴を形成するように規定される。特に、ポリシリコンは
トンネル酸化膜２２０上に堆積されて、トンネル酸化膜
２２０にわたる電界が十分に高ければ、トンネル酸化膜
２２０を介して電流を流すＥＥＰＲＯＭセルに有用な構
造を形成する。酸化膜の質は、ポリシリコン層が有用な
構造にパターン化された直後に測定され得る。
【００１９】発明者らは、上述の３回のエッチング動作
の長さを最小にすると、後で成長するトンネル酸化膜の
品質が向上することを見出した。さらに、アニール前の
エッチングステップが完全に省かれると、トンネル酸化
膜の品質は大きく向上する。トンネル酸化膜の品質に対
する量的効果を調べるために、図４−１０の処理工程を
用いて製造されたウエハを用いて研究が行なわれた。ゲ
ート酸化膜を成長させるために用いた酸化サイクルの概
要は、以下の表１に説明される。
の長さを最小にすると、後で成長するトンネル酸化膜の
品質が向上することを見出した。さらに、アニール前の
エッチングステップが完全に省かれると、トンネル酸化
膜の品質は大きく向上する。トンネル酸化膜の品質に対
する量的効果を調べるために、図４−１０の処理工程を
用いて製造されたウエハを用いて研究が行なわれた。ゲ
ート酸化膜を成長させるために用いた酸化サイクルの概
要は、以下の表１に説明される。
【００２０】
【表１】
【００２１】示されるように、ゲート酸化は３段階の酸
化サイクルとして進み、ＨＣｌゲッタリングが第１およ
び第２段階の間、ならびに第２および第３段階の間に行
なわれる。この手順は、存在し得るいかなる移動しやす
いイオン電荷をもゲッタリングする十分高いＨＣｌ濃度
をゲート酸化膜の本体内に与えながら、ＨＣｌをシリコ
ンおよびポリシリコンのインタフェースの両方に近づけ
ない。ＨＣｌがシリコンまたはポリシリコンのインタフ
ェースのいずれに接触しても、そのインタフェースの表
面を劣化し、同様にその表面に接触するいずれの酸化物
をも劣化する。酸化の第３段階の後、好ましくはその場
でのゲート酸化膜のアニールが行なわれ、その後傾斜降
温が起こる。上述のように、好ましいアニール条件はガ
ードナー（Gardner)らによる先に引用した出願に説明さ
れる。
化サイクルとして進み、ＨＣｌゲッタリングが第１およ
び第２段階の間、ならびに第２および第３段階の間に行
なわれる。この手順は、存在し得るいかなる移動しやす
いイオン電荷をもゲッタリングする十分高いＨＣｌ濃度
をゲート酸化膜の本体内に与えながら、ＨＣｌをシリコ
ンおよびポリシリコンのインタフェースの両方に近づけ
ない。ＨＣｌがシリコンまたはポリシリコンのインタフ
ェースのいずれに接触しても、そのインタフェースの表
面を劣化し、同様にその表面に接触するいずれの酸化物
をも劣化する。酸化の第３段階の後、好ましくはその場
でのゲート酸化膜のアニールが行なわれ、その後傾斜降
温が起こる。上述のように、好ましいアニール条件はガ
ードナー（Gardner)らによる先に引用した出願に説明さ
れる。
【００２２】この研究は、アニール前のエッチング、ゲ
ート酸化後のエッチング、およびトンネル開口エッチン
グの、トンネル酸化膜の品質に対する効果を調べた。異
なるエッチング時間のマトリックスが種々のウエハの操
業に用いられ、トンネル酸化膜の品質に関して測定され
た。アニール前のエッチングは、１０：１のＨＦで０．
２分間のエッチング、またはすべて省かれた。用いられ
たゲート酸化前のエッチング時間は、１０：１のＨＦで
１．７分間または１．３分間で、トンネル開口のエッチ
ングは、６：１の緩衝液で処理された酸化物エッチャン
トにおいて０．４、０．３、および０．２分間と様々で
あった。エッチング時間を扱うこれらの実験では、ゲー
ト酸化膜はその場でアニールされなかった。図１１は、
３回のゲート酸化サイクルの終結時のアルゴンでの「０
分」アニールを示し、それに続いて３０分間８００°に
傾斜降温する。
ート酸化後のエッチング、およびトンネル開口エッチン
グの、トンネル酸化膜の品質に対する効果を調べた。異
なるエッチング時間のマトリックスが種々のウエハの操
業に用いられ、トンネル酸化膜の品質に関して測定され
た。アニール前のエッチングは、１０：１のＨＦで０．
２分間のエッチング、またはすべて省かれた。用いられ
たゲート酸化前のエッチング時間は、１０：１のＨＦで
１．７分間または１．３分間で、トンネル開口のエッチ
ングは、６：１の緩衝液で処理された酸化物エッチャン
トにおいて０．４、０．３、および０．２分間と様々で
あった。エッチング時間を扱うこれらの実験では、ゲー
ト酸化膜はその場でアニールされなかった。図１１は、
３回のゲート酸化サイクルの終結時のアルゴンでの「０
分」アニールを示し、それに続いて３０分間８００°に
傾斜降温する。
【００２３】Ｐウェル活性領域表面から成長したトンネ
ル酸化膜の品質に対する３回のエッチングステップの効
果を定めるために、エッジＱＢＤおよび表面ＱＢＤの両
方の測定がトンネル酸化膜を用いる構造上で行なわれ
た。ＱＢＤ（「電荷−降伏」（“charge-to-breakdown
”））は酸化物層の時間依存降伏特性の尺度である。
これは被テスト酸化物に定電流を流す（ファウラー−ノ
ルドハイムトンネル（Fowler-Nordheim tunneling)を介
して導通する）ことによって測定され、酸化物が電気的
に降伏する時間を記録する。降伏は酸化物内の電荷のト
ラップによって起こり、それによって酸化物にかかる電
界を、酸化物がもはや誘導電圧に耐えられなくなるまで
徐々に上昇させる。より高い品質の酸化物がある時間に
トラップする電荷はより少ないので、したがって降伏す
るにはより長くかかるであろう。強制電流に測定された
降伏にかかる時間を乗じた数学的積は、降伏に先立って
酸化物を通る全電荷に対応する電荷値を与える。より高
いＱＢＤ値はより高い質の酸化物を反映している。
ル酸化膜の品質に対する３回のエッチングステップの効
果を定めるために、エッジＱＢＤおよび表面ＱＢＤの両
方の測定がトンネル酸化膜を用いる構造上で行なわれ
た。ＱＢＤ（「電荷−降伏」（“charge-to-breakdown
”））は酸化物層の時間依存降伏特性の尺度である。
これは被テスト酸化物に定電流を流す（ファウラー−ノ
ルドハイムトンネル（Fowler-Nordheim tunneling)を介
して導通する）ことによって測定され、酸化物が電気的
に降伏する時間を記録する。降伏は酸化物内の電荷のト
ラップによって起こり、それによって酸化物にかかる電
界を、酸化物がもはや誘導電圧に耐えられなくなるまで
徐々に上昇させる。より高い品質の酸化物がある時間に
トラップする電荷はより少ないので、したがって降伏す
るにはより長くかかるであろう。強制電流に測定された
降伏にかかる時間を乗じた数学的積は、降伏に先立って
酸化物を通る全電荷に対応する電荷値を与える。より高
いＱＢＤ値はより高い質の酸化物を反映している。
【００２４】研究されたＱＢＤテスト構造は、ゲート酸
化膜領域において３７０のトンネル開口カットを含むあ
る構造（ＳＵＲＦＡＣＥ ＱＢＤ構造）を含んだ。すべ
てのトンネル開口カットはゲート酸化膜の大きな領域内
にあるので、ＬＯＣＯＳエッジは各々１．２×１．２μ
ｍ2 である３７０の個々のトンネル開口カットには達し
ないであろう。これにより、ＳＵＲＦＡＣＥ ＱＢＤ構
造は酸化物の品質に対して表面の品質のみが有する影響
力を調べるにあたって非常に価値あるものとなる。
化膜領域において３７０のトンネル開口カットを含むあ
る構造（ＳＵＲＦＡＣＥ ＱＢＤ構造）を含んだ。すべ
てのトンネル開口カットはゲート酸化膜の大きな領域内
にあるので、ＬＯＣＯＳエッジは各々１．２×１．２μ
ｍ2 である３７０の個々のトンネル開口カットには達し
ないであろう。これにより、ＳＵＲＦＡＣＥ ＱＢＤ構
造は酸化物の品質に対して表面の品質のみが有する影響
力を調べるにあたって非常に価値あるものとなる。
【００２５】第２のＱＢＤ構造は、ＬＯＣＯＳエッジお
よび表面を合わせての影響を調べるために用いられた
（ＢＵＬＫ構造）。ＢＵＬＫ構造は、ＬＯＣＯＳエッジ
に囲まれる６２．５×１００μｍ2 のトンネル酸化膜の
領域からなる。２つの異なる構造を用いることによっ
て、酸化物の質が表面またはＬＯＣＯＳエッジによって
より改良されたかどうかを見分けることができる。
よび表面を合わせての影響を調べるために用いられた
（ＢＵＬＫ構造）。ＢＵＬＫ構造は、ＬＯＣＯＳエッジ
に囲まれる６２．５×１００μｍ2 のトンネル酸化膜の
領域からなる。２つの異なる構造を用いることによっ
て、酸化物の質が表面またはＬＯＣＯＳエッジによって
より改良されたかどうかを見分けることができる。
【００２６】ＢＵＬＫ構造は、何らかのエッジ効果に対
するトンネル酸化膜ＱＢＤの依存を定めるために用いら
れた。種々のプロセスのスプリットからの測定結果は、
図１１にプロットされる。ゲート酸化前のエッチング時
間は、すべてのデータ点に関して１．７分間で保持され
た。プロットされたカーブは、トンネル開口エッチング
時間（０．４〜０．２分間）およびアニール前のエッチ
ング（０．２分間または省略）の両方の関数として、測
定されたＢＵＬＫ ＱＢＤを示す。認められるように、
ＱＢＤは５．３ｃｏｕｌ／ｃｍ2 （データ点３００）か
ら９．４６ｃｏｕｌ／ｃｍ2 （データ点３０１）まで増
加した。透過形電子顕微鏡（ＴＥＭ）を用いて、これら
の２つのデータ点に対応するサンプルに対して分析が行
なわれ、バーズビークの後退量を測定した。データ点３
０１に対応するサンプルは、データ点３００に対応する
サンプルよりもバーズビークの後退量が１２００Å下回
った。さらに、ＴＥＭ分析はまた、ＫＯＯＩ酸化、ゲー
ト酸化、およびトンネル酸化によって引き起こされる、
活性領域のエッジでの３つの別個の酸化物段差を明らか
にした。エッチング時間を短くした結果、後退量と各酸
化物段差の間の相対的な距離との両方が減少した。これ
らの結果は、バーズビークの後退現象はゲート酸化膜に
関して制御するために重要なパラメータであることを意
味している。
するトンネル酸化膜ＱＢＤの依存を定めるために用いら
れた。種々のプロセスのスプリットからの測定結果は、
図１１にプロットされる。ゲート酸化前のエッチング時
間は、すべてのデータ点に関して１．７分間で保持され
た。プロットされたカーブは、トンネル開口エッチング
時間（０．４〜０．２分間）およびアニール前のエッチ
ング（０．２分間または省略）の両方の関数として、測
定されたＢＵＬＫ ＱＢＤを示す。認められるように、
ＱＢＤは５．３ｃｏｕｌ／ｃｍ2 （データ点３００）か
ら９．４６ｃｏｕｌ／ｃｍ2 （データ点３０１）まで増
加した。透過形電子顕微鏡（ＴＥＭ）を用いて、これら
の２つのデータ点に対応するサンプルに対して分析が行
なわれ、バーズビークの後退量を測定した。データ点３
０１に対応するサンプルは、データ点３００に対応する
サンプルよりもバーズビークの後退量が１２００Å下回
った。さらに、ＴＥＭ分析はまた、ＫＯＯＩ酸化、ゲー
ト酸化、およびトンネル酸化によって引き起こされる、
活性領域のエッジでの３つの別個の酸化物段差を明らか
にした。エッチング時間を短くした結果、後退量と各酸
化物段差の間の相対的な距離との両方が減少した。これ
らの結果は、バーズビークの後退現象はゲート酸化膜に
関して制御するために重要なパラメータであることを意
味している。
【００２７】バーズビークの後退現象は、酸化膜が活性
領域から除去されるときに起こり、これは活性領域から
のフィールド酸化膜のエッジの後退を起こし、さらにフ
ィールド酸化膜自体を薄くする。図１は、薄い酸化膜１
２（点線で示される）の除去の直後にＬＯＣＯＳプロセ
スによって基板１０上に形成される活性領域１１の部分
を示す。フィールド酸化膜１４は活性領域１１を規定
し、薄い酸化膜１２を除去するのと同じエッチングによ
って前の上表面１５をエッチングしてできた上表面１６
を有する。用いられたエッチャントによる二酸化シリコ
ンのエッチング速度が酸化膜の厚さに対して不感性なの
で、除去される酸化膜の量はエッチング時間の関数であ
る。典型的な実用においては、フィールド酸化膜１４は
薄い酸化膜１２の厚さを僅かに超える量だけ薄くされ、
薄い酸化膜１２を完全に除去することを確実にするため
に公称オーバエッチングを見込んでいる。図２を参照す
ると、後続の酸化サイクルで活性領域１１上に薄い酸化
膜２０を形成し、一方フィールド酸化膜１４の厚さを前
の上表面１６から上表面２２まで増す。酸化膜の成長速
度は酸化膜の厚さに依存する。その結果、薄い酸化膜２
０の厚さは、前の上表面１６から上表面２２へのフィー
ルド酸化膜１４の増加分よりも大きく、フィールド酸化
膜のエッジが活性領域１１の平坦な領域から後退されて
窪み２４ができる。
領域から除去されるときに起こり、これは活性領域から
のフィールド酸化膜のエッジの後退を起こし、さらにフ
ィールド酸化膜自体を薄くする。図１は、薄い酸化膜１
２（点線で示される）の除去の直後にＬＯＣＯＳプロセ
スによって基板１０上に形成される活性領域１１の部分
を示す。フィールド酸化膜１４は活性領域１１を規定
し、薄い酸化膜１２を除去するのと同じエッチングによ
って前の上表面１５をエッチングしてできた上表面１６
を有する。用いられたエッチャントによる二酸化シリコ
ンのエッチング速度が酸化膜の厚さに対して不感性なの
で、除去される酸化膜の量はエッチング時間の関数であ
る。典型的な実用においては、フィールド酸化膜１４は
薄い酸化膜１２の厚さを僅かに超える量だけ薄くされ、
薄い酸化膜１２を完全に除去することを確実にするため
に公称オーバエッチングを見込んでいる。図２を参照す
ると、後続の酸化サイクルで活性領域１１上に薄い酸化
膜２０を形成し、一方フィールド酸化膜１４の厚さを前
の上表面１６から上表面２２まで増す。酸化膜の成長速
度は酸化膜の厚さに依存する。その結果、薄い酸化膜２
０の厚さは、前の上表面１６から上表面２２へのフィー
ルド酸化膜１４の増加分よりも大きく、フィールド酸化
膜のエッジが活性領域１１の平坦な領域から後退されて
窪み２４ができる。
【００２８】図３を参照すると、ポリシリコン層３０が
次に堆積されると、活性領域の大部分の上では実質的に
平坦な薄い酸化膜の構造が形成されるのだが、活性領域
のエッジにある薄い酸化膜のこの窪み２４は半導体表面
とポリシリコン層３０との間の薄い酸化膜の構造の湾曲
した領域を形成する。半導体表面におけるフィールド酸
化膜のエッジで、処理フローで起こる各酸化膜除去およ
び再成長のサイクルに関して別個の段差部が設けられ
る。図３からわかるように、フィールド酸化膜１４の最
終的な厚さは、酸化膜のエッチングおよび再成長のサイ
クルの結果、減じられる。フィールド酸化膜１４の上表
面２２は、エッチング／再成長のサイクルの前に存在し
た前の上表面１５よりも下である。理解しやすくするた
めに、この効果の大きさは図１−３において大きく誇張
されている。プロセスの説明のほとんどではこれは滅多
に強調されない。
次に堆積されると、活性領域の大部分の上では実質的に
平坦な薄い酸化膜の構造が形成されるのだが、活性領域
のエッジにある薄い酸化膜のこの窪み２４は半導体表面
とポリシリコン層３０との間の薄い酸化膜の構造の湾曲
した領域を形成する。半導体表面におけるフィールド酸
化膜のエッジで、処理フローで起こる各酸化膜除去およ
び再成長のサイクルに関して別個の段差部が設けられ
る。図３からわかるように、フィールド酸化膜１４の最
終的な厚さは、酸化膜のエッチングおよび再成長のサイ
クルの結果、減じられる。フィールド酸化膜１４の上表
面２２は、エッチング／再成長のサイクルの前に存在し
た前の上表面１５よりも下である。理解しやすくするた
めに、この効果の大きさは図１−３において大きく誇張
されている。プロセスの説明のほとんどではこれは滅多
に強調されない。
【００２９】薄い活性領域の酸化膜を過度にエッチング
すると、フィールド酸化膜の不必要かつ不所望な後退お
よび薄化が起こる。このような影響によって、隣接する
活性領域間の分離がより難しくなり、少なくともより多
くの面積を消費することが既知である。対照的に、オー
バエッチングによるフィールド酸化膜の後退によって起
こる、後で成長する酸化膜の品質に対する影響は、これ
まで認められていなかった。
すると、フィールド酸化膜の不必要かつ不所望な後退お
よび薄化が起こる。このような影響によって、隣接する
活性領域間の分離がより難しくなり、少なくともより多
くの面積を消費することが既知である。対照的に、オー
バエッチングによるフィールド酸化膜の後退によって起
こる、後で成長する酸化膜の品質に対する影響は、これ
まで認められていなかった。
【００３０】ＥＥＰＲＯＭプロセス技術のための「トン
ネル」酸化膜の形成にはプロセスの複雑さに関して数々
の付加的な要件が伴い、特に、活性領域および後に再成
長する酸化膜上で酸化膜が除去される回数が増すかもし
れない。トンネル酸化膜下に必要な高濃度のＮ+ 領域を
受ける領域を規定するために、付加的な酸化膜のエッチ
ングが必要かもしれない。トンネル酸化膜が形成される
べき活性領域の区域を規定するために、第２の付加的な
エッチングが必要かもしれない。トンネル酸化膜が高濃
度にドープされたＮ+ 領域上に形成されること、および
（ＥＥＰＲＯＭにおいて電流が意図的にトンネル酸化膜
を介して通るのであれば）トンネル酸化膜はＦＥＴに用
いられる従来のゲート酸化膜よりもさらに高品質でなく
てはならないことを同時に要求するのは、トンネル構造
を形成するために活性領域上でさらに多くのエッチング
／再成長動作が必要であることと明らかに矛盾する。
ネル」酸化膜の形成にはプロセスの複雑さに関して数々
の付加的な要件が伴い、特に、活性領域および後に再成
長する酸化膜上で酸化膜が除去される回数が増すかもし
れない。トンネル酸化膜下に必要な高濃度のＮ+ 領域を
受ける領域を規定するために、付加的な酸化膜のエッチ
ングが必要かもしれない。トンネル酸化膜が形成される
べき活性領域の区域を規定するために、第２の付加的な
エッチングが必要かもしれない。トンネル酸化膜が高濃
度にドープされたＮ+ 領域上に形成されること、および
（ＥＥＰＲＯＭにおいて電流が意図的にトンネル酸化膜
を介して通るのであれば）トンネル酸化膜はＦＥＴに用
いられる従来のゲート酸化膜よりもさらに高品質でなく
てはならないことを同時に要求するのは、トンネル構造
を形成するために活性領域上でさらに多くのエッチング
／再成長動作が必要であることと明らかに矛盾する。
【００３１】ＳＵＲＦＡＣＥ ＱＢＤ構造は、何らかの
表面効果に対するトンネル酸化膜ＱＢＤの依存を定める
ために用いられた。種々のプロセススプリットからの測
定結果は、図１２にプロットされる。ゲート酸化前のエ
ッチング時間は、すべてのデータ点について１．３分間
に保持された。プロットされたカーブは、トンネル開口
エッチング時間（０．４ないし０．２分間）およびアニ
ール前のエッチング（０．２分間または省略）の両方の
関数として、測定されたＳＵＲＦＡＣＥ ＱＢＤを示
す。認められるように、ＳＵＲＦＡＣＥ ＱＢＤは５．
３ｃｏｕｌ／ｃｍ 2 （データ点４００）から１２．８ｃ
ｏｕｌ／ｃｍ2 （データ点４０１）まで増加した。これ
は１４２％の向上である。
表面効果に対するトンネル酸化膜ＱＢＤの依存を定める
ために用いられた。種々のプロセススプリットからの測
定結果は、図１２にプロットされる。ゲート酸化前のエ
ッチング時間は、すべてのデータ点について１．３分間
に保持された。プロットされたカーブは、トンネル開口
エッチング時間（０．４ないし０．２分間）およびアニ
ール前のエッチング（０．２分間または省略）の両方の
関数として、測定されたＳＵＲＦＡＣＥ ＱＢＤを示
す。認められるように、ＳＵＲＦＡＣＥ ＱＢＤは５．
３ｃｏｕｌ／ｃｍ 2 （データ点４００）から１２．８ｃ
ｏｕｌ／ｃｍ2 （データ点４０１）まで増加した。これ
は１４２％の向上である。
【００３２】ＳＵＲＦＡＣＥ ＱＢＤはフィールド酸化
膜のエッジに重ならないトンネル開口のみを含むので、
この向上はＫＯＯＩエッジ効果によるものではあり得な
い。図１２からわかるように、アニール前のエッチング
を行なった場合とアニール前のエッチングを省略した場
合との測定されたＳＵＲＦＡＣＥ ＱＢＤの違いは、比
較的小さく、図１１のＢＵＬＫ ＱＢＤのデータのよう
に大きくはない。フィールドエッジが露出されていない
ので、ＳＵＲＦＡＣＥ ＱＢＤ測定は表面の粗さにのみ
影響されるはずである。原子力顕微鏡（Atomic Force M
icroscopy(ＡＦＭ））を用いて表面の粗さを研究し、２
つのサンプルを用いて０．４分間と０．２分間とのトン
ネル開口エッチング時間を比較した（図１３参照）。Ａ
ＦＭ技術でシリコン表面の３次元の等高プロットを生成
し、ここで高さのばらつきは色の勾配によって表示され
る。短い方の０．２分間のトンネル開口エッチング時間
で、量的および質的向上が示された。トンネル開口エッ
チング時間が０．４分間から０．２分間に減少すると、
測定されたＲＭＳ表面の粗さは１．７９Åから１．０８
Åに減少した。目視での分析でも、図１３に示されるよ
うに遙かに滑らかな表面が認められた。
膜のエッジに重ならないトンネル開口のみを含むので、
この向上はＫＯＯＩエッジ効果によるものではあり得な
い。図１２からわかるように、アニール前のエッチング
を行なった場合とアニール前のエッチングを省略した場
合との測定されたＳＵＲＦＡＣＥ ＱＢＤの違いは、比
較的小さく、図１１のＢＵＬＫ ＱＢＤのデータのよう
に大きくはない。フィールドエッジが露出されていない
ので、ＳＵＲＦＡＣＥ ＱＢＤ測定は表面の粗さにのみ
影響されるはずである。原子力顕微鏡（Atomic Force M
icroscopy(ＡＦＭ））を用いて表面の粗さを研究し、２
つのサンプルを用いて０．４分間と０．２分間とのトン
ネル開口エッチング時間を比較した（図１３参照）。Ａ
ＦＭ技術でシリコン表面の３次元の等高プロットを生成
し、ここで高さのばらつきは色の勾配によって表示され
る。短い方の０．２分間のトンネル開口エッチング時間
で、量的および質的向上が示された。トンネル開口エッ
チング時間が０．４分間から０．２分間に減少すると、
測定されたＲＭＳ表面の粗さは１．７９Åから１．０８
Åに減少した。目視での分析でも、図１３に示されるよ
うに遙かに滑らかな表面が認められた。
【００３３】ＢＵＬＫ ＱＢＤパラメータは、プロセス
における３つのエッチング時間すべての１次関数である
ことが認められた。エッチング時間における線形入力変
数が用いられたときに、ＢＵＬＫ ＱＢＤのモデリング
は非常にうまくいった（ｒ2＝０．９４）。その結果以
下の式となった。
における３つのエッチング時間すべての１次関数である
ことが認められた。エッチング時間における線形入力変
数が用いられたときに、ＢＵＬＫ ＱＢＤのモデリング
は非常にうまくいった（ｒ2＝０．９４）。その結果以
下の式となった。
【００３４】
【数１】
【００３５】この式を用いて、３つのエッチング時間の
いずれの組合せから生じるＢＵＬＫＱＢＤも予測でき
る。図１４はこの式に従うＢＵＬＫ ＱＢＤのプロット
を示し、アニール前のエッチングおよびトンネル開口エ
ッチング時間が変化し、ゲート前の酸化エッチング時間
は一定で１．３分間と仮定した。
いずれの組合せから生じるＢＵＬＫＱＢＤも予測でき
る。図１４はこの式に従うＢＵＬＫ ＱＢＤのプロット
を示し、アニール前のエッチングおよびトンネル開口エ
ッチング時間が変化し、ゲート前の酸化エッチング時間
は一定で１．３分間と仮定した。
【００３６】上述の説明はＣＭＯＳ技術で製造されたＥ
ＥＰＲＯＭ技術に言及しているが、この開示の教示は薄
い酸化膜を採り入れる他の半導体処理技術に有利に応用
できる。たとえば、非常に薄い酸化膜誘導体で製造され
るコンデンサを必要とするＤＲＡＭプロセスはこれらの
教示から大きく恩恵を受ける。
ＥＰＲＯＭ技術に言及しているが、この開示の教示は薄
い酸化膜を採り入れる他の半導体処理技術に有利に応用
できる。たとえば、非常に薄い酸化膜誘導体で製造され
るコンデンサを必要とするＤＲＡＭプロセスはこれらの
教示から大きく恩恵を受ける。
【００３７】この発明は上述の実施例に関して説明され
たが、この発明はこれらの実施例に必ずしも限定されな
い。たとえば、この発明は何らかの特定のトランジスタ
プロセス技術に必ずしも限定されない。さらに、ある処
理ステップにおいて変更が実施されてもよい。たとえ
ば、ここで説明した以外のエッチング時間の変更でも、
酸化膜の品質が同じように向上するだろう。さらに、こ
の開示の教示は高濃度にドープされたＰ+ 領域上を含む
Ｎウェル表面上に成長させた酸化膜にも容易に応用でき
ると考えられる。したがって、ここで説明される以外の
実施例、変更、および改良は、前掲の特許請求の範囲に
よって規定される発明の範囲から必ずしも除外されな
い。
たが、この発明はこれらの実施例に必ずしも限定されな
い。たとえば、この発明は何らかの特定のトランジスタ
プロセス技術に必ずしも限定されない。さらに、ある処
理ステップにおいて変更が実施されてもよい。たとえ
ば、ここで説明した以外のエッチング時間の変更でも、
酸化膜の品質が同じように向上するだろう。さらに、こ
の開示の教示は高濃度にドープされたＰ+ 領域上を含む
Ｎウェル表面上に成長させた酸化膜にも容易に応用でき
ると考えられる。したがって、ここで説明される以外の
実施例、変更、および改良は、前掲の特許請求の範囲に
よって規定される発明の範囲から必ずしも除外されな
い。
【図１】活性領域の酸化膜の先のエッチングによって起
こる、活性領域からのフィールドエッジ後退を示す断面
図である。
こる、活性領域からのフィールドエッジ後退を示す断面
図である。
【図２】活性領域の酸化膜の先のエッチングによって起
こる、活性領域からのフィールドエッジ後退を示す断面
図である。
こる、活性領域からのフィールドエッジ後退を示す断面
図である。
【図３】活性領域の酸化膜の先のエッチングによって起
こる、活性領域からのフィールドエッジ後退を示す断面
図である。
こる、活性領域からのフィールドエッジ後退を示す断面
図である。
【図４】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル活
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
【図５】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル活
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
【図６】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル活
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
【図７】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル活
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
【図８】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル活
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
【図９】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル活
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
性領域においてゲートおよびトンネル酸化膜を形成する
ための処理工程のシーケンスを示す断面図である。
【図１０】ＣＭＯＳ ＥＥＰＲＯＭプロセスのＰウェル
活性領域においてゲートおよびトンネル酸化膜を形成す
るための処理工程のシーケンスを示す断面図である。
活性領域においてゲートおよびトンネル酸化膜を形成す
るための処理工程のシーケンスを示す断面図である。
【図１１】種々のエッチング条件に関してＢＵＬＫ Ｑ
ＢＤ測定をプロットするチャート図である。
ＢＤ測定をプロットするチャート図である。
【図１２】種々のエッチング条件に関してＳＵＲＦＡＣ
Ｅ ＱＢＤ測定をプロットするチャート図である。
Ｅ ＱＢＤ測定をプロットするチャート図である。
【図１３】２つの異なるエッチング条件を比較する、ト
ンネル酸化に先立つ原子力顕微鏡（ＡＦＭ）によるシリ
コン表面の等高プロットの図である。
ンネル酸化に先立つ原子力顕微鏡（ＡＦＭ）によるシリ
コン表面の等高プロットの図である。
【図１４】アニール前のエッチング時間対トンネル開口
エッチング時間の、ＢＵＬＫ ＱＢＤの実験的に適合さ
れた線形モデルをプロットするチャート図である。
エッチング時間の、ＢＵＬＫ ＱＢＤの実験的に適合さ
れた線形モデルをプロットするチャート図である。
１００ 基板 １０２ Ｐウェルフィールド酸化膜 １４０ Ｎ+ 領域 ２２０ トンネル酸化膜 ２２２ ゲート酸化膜 ２２４ ＶTI層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
フロントページの続き (72)発明者 マーク・アイ・ガードナー アメリカ合衆国、78662 テキサス州、レ ッド・ロック、ハイウェイ・245、ピィ・ オゥ・ボックス・29 (72)発明者 ヘンリー・ジム・フルフォード・ジュニア アメリカ合衆国、78748 テキサス州、オ ースティン、ウッドシャー・ドライブ、 9808 (72)発明者 ジェイ・ジェイ・シートン アメリカ合衆国、78741 テキサス州、オ ースティン、ウィッカーシャム、2207、ナ ンバー・1206
Claims (23)
- 【請求項１】 集積回路製造プロセスにおいて、高濃度
にドープされた領域上の半導体本体の表面上に高品質の
酸化膜を成長させるための方法であって、 第１の酸化膜を介して注入し、半導体本体に注入された
層を形成するステップと、 注入された層上に第１の酸化膜の少なくともある部分を
残して注入された層をアニールして、高濃度にドープさ
れた領域を形成するステップと、 注入された層をアニールした後、残っている第１の酸化
膜を除去して、高濃度にドープされた領域上の半導体本
体の表面を露出するステップと、 高濃度にドープされた領域上の半導体本体の露出した表
面上に高品質の第２の酸化膜を成長させるステップとを
含む、方法。 - 【請求項２】 集積回路製造プロセスにおいて、半導体
本体の表面上に高濃度にドープされた領域を形成し、か
つ高濃度にドープされた領域上の半導体本体の表面上に
高品質の酸化膜を成長させるための方法であって、 表面上に第１の酸化膜を成長させるステップと、 第１の酸化膜を介して注入して、半導体本体に注入され
た層を形成するステップと、 注入された層上に第１の酸化膜の少なくともある部分を
残して注入された層をアニールして、高濃度にドープさ
れた領域を形成するステップと、 注入された層をアニールした後、残っている第１の酸化
膜を除去して、高濃度にドープされた領域上の半導体本
体の表面を露出するステップと、 高濃度にドープされた領域上の半導体本体の露出した表
面上に高品質の第２の酸化膜を成長させるステップとを
含む、方法。 - 【請求項３】 注入するステップの後、アニールするス
テップの前にＲＣＡ洗浄ステップをさらに含む、請求項
２に記載の方法。 - 【請求項４】 高濃度にドープされた領域がＮ+ 領域を
含む、請求項３に記載の方法。 - 【請求項５】 半導体本体がＰウェル領域を含む、請求
項４に記載の方法。 - 【請求項６】 高濃度にドープされた領域がＰ+ 領域を
含む、請求項３に記載の方法。 - 【請求項７】 半導体本体がＮウェル領域を含む、請求
項６に記載の方法。 - 【請求項８】 集積回路製造プロセスにおいて、半導体
本体上に２つの異なる厚さの酸化物層を形成する方法で
あって、薄い方の酸化物層は半導体本体の高濃度にドー
プされた領域上に配置され、 フィールド酸化膜領域によって規定されるエッジを有す
る活性領域を半導体本体に形成するステップと、 活性領域の表面上に第１の酸化膜を成長させるステップ
と、 第１の酸化膜の第１の領域を介して注入して、活性領域
に注入された層を形成するステップと、 注入された層上に第１の酸化膜の少なくともある部分を
残して注入された層をアニールして、高濃度にドープさ
れた領域を形成するステップと、 注入された層をアニールした後、残っている第１の酸化
膜を除去して、活性領域の表面を露出するステップと、 活性領域の露出した表面上に第２の酸化膜を成長させる
ステップと、 第２の酸化膜の第１の領域を除去して、高濃度にドープ
された領域上の活性領域の表面の第１の領域を露出する
ステップとを含み、第２の酸化膜の第２の領域は活性領
域の一部分の上に残り、さらに半導体本体を酸化して、
高濃度にドープされた領域上の活性領域の露出した第１
の表面領域上に第３の高品質の酸化膜を成長させて、第
２の酸化膜の第２の領域を厚くするステップを含む、方
法。 - 【請求項９】 高濃度にドープされた領域が活性領域の
エッジの１つに当接し、第３の酸化膜が活性領域のエッ
ジの１つに当接する、請求項８に記載の方法。 - 【請求項１０】 注入するステップの後、アニールする
ステップの前にＲＣＡ洗浄ステップをさらに含む、請求
項９に記載の方法。 - 【請求項１１】 高濃度にドープされた領域がＮ+ 領域
を含む、請求項１０に記載の方法。 - 【請求項１２】 第１の酸化膜を成長させるステップ
が、第１の酸化膜を約３００Åの厚さに成長させるステ
ップを含み、第１の酸化膜を除去するステップが、１
０：１のＨＦを用いて約１．３分間、第１の酸化膜をエ
ッチングするステップを含む、請求項１１に記載の方
法。 - 【請求項１３】 第２の酸化膜を成長させるステップ
が、第２の酸化膜を約２２５Åの厚さに成長させるステ
ップを含み、第２の酸化膜を除去するステップは、６：
１の緩衝液で処理された酸化物エッチャントを用いて約
０．２分間、第２の酸化膜をエッチングするステップを
含む、請求項１２に記載の方法。 - 【請求項１４】 半導体本体がＰウェル領域を含む、請
求項１３に記載の方法。 - 【請求項１５】 高濃度にドープされた領域がＰ+ 領域
を含む、請求項１０に記載の方法。 - 【請求項１６】 集積回路製造プロセスにおいて、半導
体本体において高濃度にドープされた領域を形成し、か
つ高濃度にドープされた領域上の半導体本体の表面上に
第１の高品質の酸化膜を成長させ、かつ半導体本体の表
面上に第１の高品質の酸化膜よりも厚い第２の高品質の
酸化膜を成長させるための方法であって、 表面上に第１の酸化膜を成長させるステップと、 第１の酸化膜上に第１のフォトレジスト層を堆積するス
テップと、 第１のフォトレジスト層の領域を除去して、第１の酸化
膜の領域を露出し、第１のフォトレジスト層の残ってい
る領域をそのままにしておくステップと、 第１の酸化膜の露出した領域を介して注入して、半導体
本体に注入された層を形成するステップと、 第１のフォトレジスト層の残っている領域を除去するス
テップと、 洗浄の後に第１の酸化膜のある厚さの部分が注入された
層上に残るように第１の酸化膜の表面を洗浄するステッ
プと、 注入された層をアニールして高濃度にドープされた領域
を形成するステップと、 注入された層をアニールした後、第１の酸化膜をエッチ
ングして、高濃度にドープされた領域上の半導体本体の
表面を露出するステップと、 露出した表面上に第２の酸化膜を成長させるステップ
と、 第２の酸化膜上に第２のフォトレジスト層を堆積するス
テップと、 第２のフォトレジスト層の領域を除去して高濃度にドー
プされた領域上の第２の酸化膜の領域を露出し、第２の
フォトレジスト層の残っている領域をそのままにしてお
くステップと、 第２の酸化膜の露出した領域を除去して、高濃度にドー
プされた領域上の半導体本体の表面を露出し、第２の酸
化膜の残っている領域をそのままにしておくステップ
と、 第２のフォトレジスト層の残っている領域を除去して、
第２の酸化膜の残っている領域を露出するステップと、 第２の酸化膜の残っている領域をエッチングしてその厚
さを減じるステップと、 半導体本体の露出した表面上に第１の高品質の酸化膜を
成長させ、一方第２の酸化膜の残っている領域を再酸化
させて第２の高品質の酸化膜を形成するステップとを含
む、方法。 - 【請求項１７】 洗浄ステップがＲＣＡ洗浄ステップを
含む、請求項１６に記載の方法。 - 【請求項１８】 高濃度にドープされた領域がＮ+ 領域
を含む、請求項１７に記載の方法。 - 【請求項１９】 第１の酸化膜を成長させるステップ
が、第１の酸化膜を約３００Åの厚さに成長させるステ
ップを含み、第１の酸化膜をエッチングするステップ
は、１０：１のＨＦを用いて約１．３分間、第１の酸化
膜をエッチングするステップを含む、請求項１８に記載
の方法。 - 【請求項２０】 第２の酸化膜を成長させるステップ
が、第２の酸化膜を約２２５Åの厚さに成長させるステ
ップを含み、第２の酸化膜を除去するステップは、６：
１の緩衝液で処理された酸化物エッチャントを用いて約
０．２分間、第２の酸化膜をエッチングするステップを
含む、請求項１９に記載の方法。 - 【請求項２１】 第２の酸化膜をエッチングするステッ
プが、第２の酸化膜の残っている領域を５０：１のＨＦ
を用いて約５０秒間、エッチングするステップを含む、
請求項２０に記載の方法。 - 【請求項２２】 半導体本体がＰウェル領域を含む、請
求項２１に記載の方法。 - 【請求項２３】 先に形成されてアニールされた高濃度
にドープされた領域上の半導体本体の表面の表面粗さを
最小にして、後に成長する酸化膜の品質を高めるための
方法であって、 半導体本体の表面上に第１の酸化膜を成長させるステッ
プと、 それを介する何らかのイオン注入に先立って第１の酸化
膜をアニールするステップと、 第１の酸化膜を除去して、高濃度にドープされた領域上
の半導体本体の表面を露出し、そのため半導体本体の表
面を約１．０８ÅのＲＭＳ表面粗さにする、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/969,708 US5362685A (en) | 1992-10-29 | 1992-10-29 | Method for achieving a high quality thin oxide in integrated circuit devices |
| US969708 | 1992-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204496A true JPH06204496A (ja) | 1994-07-22 |
Family
ID=25515885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5270835A Pending JPH06204496A (ja) | 1992-10-29 | 1993-10-28 | 高品質の酸化膜を成長させるための方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5362685A (ja) |
| EP (1) | EP0595464A3 (ja) |
| JP (1) | JPH06204496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013172001A (ja) * | 2012-02-21 | 2013-09-02 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5498577A (en) * | 1994-07-26 | 1996-03-12 | Advanced Micro Devices, Inc. | Method for fabricating thin oxides for a semiconductor technology |
| US5949117A (en) * | 1995-12-26 | 1999-09-07 | Micron Technology, Inc. | Highly efficient transistor for fast programming of flash memories |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US6130164A (en) * | 1997-03-26 | 2000-10-10 | Advanced Micro Devices, Inc. | Semiconductor device having gate oxide formed by selective oxide removal and method of manufacture thereof |
| US6051510A (en) * | 1997-05-02 | 2000-04-18 | Advanced Micro Devices, Inc. | Method of using a hard mask to grow dielectrics with varying characteristics |
| US6037224A (en) * | 1997-05-02 | 2000-03-14 | Advanced Micro Devices, Inc. | Method for growing dual oxide thickness using nitrided oxides for oxidation suppression |
| KR100263645B1 (ko) * | 1997-10-17 | 2000-09-01 | 윤종용 | 이중산화막형성방법 |
| WO1999028953A2 (en) * | 1997-11-28 | 1999-06-10 | Arizona Board Of Regents, Acting On Behalf Of Arizona State University | LONG RANGE ORDERED AND EPITAXIAL OXIDES INCLUDING SiO2, ON Si, SixGe1-x, GaAs AND OTHER SEMICONDUCTORS, MATERIAL SYNTHESIS, AND APPLICATIONS THEREOF |
| US6191444B1 (en) * | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
| EP1020920B1 (en) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
| US6250143B1 (en) * | 1999-07-16 | 2001-06-26 | Agere Systems Guardian Corp. | Method of mapping a surface using a probe for stylus nanoprofilometry having a non-circular cross-section |
| US6147008A (en) * | 1999-11-19 | 2000-11-14 | Chartered Semiconductor Manufacturing Ltd. | Creation of multiple gate oxide with high thickness ratio in flash memory process |
| US6362081B1 (en) * | 2000-01-20 | 2002-03-26 | Winbond Electronics Corp. | Method to improve resistance uniformity and repeatability for low energy ion implantation |
| US6461973B1 (en) * | 2000-02-11 | 2002-10-08 | Advanced Micro Devices, Inc. | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects |
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US6569741B2 (en) * | 2000-09-25 | 2003-05-27 | Texas Instruments Incorporated | Hydrogen anneal before gate oxidation |
| US6846714B1 (en) * | 2002-10-03 | 2005-01-25 | Lattice Semiconductor Corporation | Voltage limited EEPROM device and process for fabricating the device |
| FR2905524B1 (fr) * | 2006-09-01 | 2008-12-26 | Commissariat Energie Atomique | Dispositif de type mosfet partiellement deserte comportant un isolant de grille en deux parties et utilisation comme cellule de memoire |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3945856A (en) * | 1974-07-15 | 1976-03-23 | Ibm Corporation | Method of ion implantation through an electrically insulative material |
| US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
| JPS5963763A (ja) * | 1982-10-05 | 1984-04-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4567645A (en) * | 1983-09-16 | 1986-02-04 | International Business Machines Corporation | Method for forming a buried subcollector in a semiconductor substrate by ion implantation |
| JPS61222175A (ja) * | 1985-03-01 | 1986-10-02 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
| US5215934A (en) * | 1989-12-21 | 1993-06-01 | Tzeng Jyh Cherng J | Process for reducing program disturbance in eeprom arrays |
| US5014098A (en) * | 1990-02-26 | 1991-05-07 | Delco Electronic Corporation | CMOS integrated circuit with EEPROM and method of manufacture |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| US5225361A (en) * | 1990-03-08 | 1993-07-06 | Matshshita Electronics Coropration | Non-volatile semiconductor memory device and a method for fabricating the same |
| JPH0770629B2 (ja) * | 1990-03-20 | 1995-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
-
1992
- 1992-10-29 US US07/969,708 patent/US5362685A/en not_active Expired - Lifetime
-
1993
- 1993-09-22 EP EP93307481A patent/EP0595464A3/en not_active Withdrawn
- 1993-10-28 JP JP5270835A patent/JPH06204496A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013172001A (ja) * | 2012-02-21 | 2013-09-02 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5362685A (en) | 1994-11-08 |
| EP0595464A2 (en) | 1994-05-04 |
| EP0595464A3 (en) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898770B2 (ja) | 高品質の酸化膜を成長させるための方法 | |
| US5296411A (en) | Method for achieving an ultra-reliable thin oxide using a nitrogen anneal | |
| JPH06204496A (ja) | 高品質の酸化膜を成長させるための方法 | |
| US5591681A (en) | Method for achieving a highly reliable oxide film | |
| EP0624899B1 (en) | Oxidation of silicon nitride in semiconductor devices | |
| EP0631308B1 (en) | Method of controlling gate oxide thickness in the fabrication of semiconductor devices | |
| EP1051744B1 (en) | Method of forming a semiconductor device | |
| US6136654A (en) | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics | |
| US7245010B2 (en) | System and device including a barrier layer | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| US20030190821A1 (en) | Nitrogen-rich barrier layer and structures formed | |
| JPH08172138A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法ならびに集積回路 | |
| JP2001502115A (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US6297092B1 (en) | Method and structure for an oxide layer overlaying an oxidation-resistant layer | |
| EP1144712A1 (en) | Multiple-thickness gate oxide formed by oxygen implantation | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| US6110780A (en) | Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| JPH06204203A (ja) | 半導体本体の表面から誘電体を除去する方法および半導体本体の表面から酸化物を除去する方法ならびに半導体本体の表面の劣化を回避する方法 | |
| KR100281135B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| JPH11330281A (ja) | バイポ―ラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| US5175129A (en) | Method of fabricating a semiconductor structure having an improved polysilicon layer | |
| JPH08241991A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |