JP3068454B2 - 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 - Google Patents

異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法

Info

Publication number
JP3068454B2
JP3068454B2 JP8054682A JP5468296A JP3068454B2 JP 3068454 B2 JP3068454 B2 JP 3068454B2 JP 8054682 A JP8054682 A JP 8054682A JP 5468296 A JP5468296 A JP 5468296A JP 3068454 B2 JP3068454 B2 JP 3068454B2
Authority
JP
Japan
Prior art keywords
silicon
forming
silicon dioxide
region
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8054682A
Other languages
English (en)
Other versions
JPH08306809A (ja
Inventor
ギディニ ガブリエーラ
クレメンティ チェザレ
Original Assignee
エスジーエス−トムソン マイクロエレクトロニクスソチエタ レスポンサビリタ リミテ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジーエス−トムソン マイクロエレクトロニクスソチエタ レスポンサビリタ リミテ filed Critical エスジーエス−トムソン マイクロエレクトロニクスソチエタ レスポンサビリタ リミテ
Publication of JPH08306809A publication Critical patent/JPH08306809A/ja
Application granted granted Critical
Publication of JP3068454B2 publication Critical patent/JP3068454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の前文に
記載された、単結晶シリコンダイス上にメモリーセルと
周辺回路（ｐｅｒｉｐｈｅｒａｌ ｃｉｒｃｕｉｔｓ）
を有する集積回路を製造するにあたって、その上に、そ
れぞれ絶縁要素と導電性要素を有する構造エレメント
（ｓｔｒｕｃｔｕｒａｌ ｅｌｅｍｅｎｔ）を形成する
方法に関する。
【０００２】
【従来の技術】２つの幾分異なったタイプの部品を有す
る集積回路の典型的な例は、それぞれの複数の制御回
路、即ち、読み取り、書き込み、並びに「フラッシュ」
メモリー及びＥＥＰＲＯＭの場合には、消去回路を備え
た不揮発性メモリー（ＥＰＲＯＭ、ＥＥＰＲＯＭ又は
「フラッシュ」メモリー）である。
【０００３】既知のように、不揮発性メモリーは、その
構造中に、絶縁体によってシリコン表面から分離された
「フローティング」ゲート電極を有する。このフローテ
ィングゲート電極は、通常、薄い、ドープされた多結晶
エレメントによって構成され、前記絶縁体は高温度での
シリコンの酸化（熱酸化）によって製造された二酸化ケ
イ素の薄い層（６〜３５nm）である。
【０００４】メモリーセル及び他のデータ処理回路のマ
トリックスの制御回路は、一般に周辺回路（ｐｅｒｉｐ
ｈｅｒａｌ ｃｉｒｃｕｉｔｓ）として知られており、
これらは、同じシリコンダイス上のメモリーと共に集積
されていてもよく、ＭＯＳＦＥＴトランジスター及びコ
ンデンサーのような部品を含み、これらはメモリーセル
のものに類似した構造エレメントを有する。
【０００５】特に、トランジスター及び周辺回路の各コ
ンデンサーのボディは、シリコン基体で構成され、トラ
ンジスターのゲート電極及び各コンデンサーの他の電極
は、金属の導電性エレメント又はドープされた多結晶シ
リコンによって構成されている。
【０００６】第１のタイプの部品、即ち、メモリーセ
ル、及び第２のタイプの部品、即ち、周辺回路のトラン
ジスター及びコンデンサーは、構造的に類似している
が、それらを全く同じ操作で製造することは必ずしも可
能ではなく、また便利でもない。特に、メモリーセル中
及び周辺回路中の絶縁体として用いられる熱酸化物は、
この２つのタイプの部品の発揮する機能に従って異なっ
た特性を有しなければならない。実際、周辺回路のトラ
ンジスター及びコンデンサーにおいて、絶縁体によって
分離された電極の間の最大電気絶縁は、セル中において
本質的に重要であるが、この酸化物が、書き込みの間及
びセルの何らかの消去の間に起こる過程の間に、劣化す
ることなく、その中での電荷の移動に耐えることができ
ることが重要である。酸化物が急速に劣化すれば、メモ
リーの作動寿命は比較的短くなる。
【０００７】
【発明が解決しようとする課題】本発明の一般的な目的
は、始めに定義したタイプのプロセスを提供することで
あり、これは集積回路の２つの異なったタイプの部品用
に異なった特性の絶縁体を作れるものである。
【０００８】
【課題を解決するための手段】この目的は、請求項１に
おいて定義され一般的に特徴付けられた方法によって達
成される。
【０００９】
【発明の実施の形態】本発明及びそれから得られる利点
を、その幾つかの具体例についての以下の記載によって
更に説明しよう。但し、これらは本発明を限定するもの
ではない。
【００１０】本発明方法を有利に実施して複数のメモリ
ーを有する種々のタイプの集積回路を作ることができ
る。これらメモリーは構造的に相互に大きく異なってい
てもよい。しかしながら、それらを区別するステップは
どんなタイプの集積回路についても本質的に同じであ
る。
【００１１】本発明の１つの方法は、当初のシリコンウ
ェーハー（これは、本発明方法が終わったとき、それぞ
れが集積回路を有する複数のダイスに分割される）を、
メモリーセルにすることを意図した領域と周辺回路の種
々の部品にすることを意図した領域を画定する、それの
加工の初期の段階において、先ず第１に炉中で大気圧下
に酸化性雰囲気（Ｈ2 Ｏ又はＯ2 ／Ｎ2 ）中、二酸化ケ
イ素（ＳｉＯ2 ）の層をシリコンウェーハーの未被覆領
域上に形成するに充分な時間、通常の高温（７５０〜９
５０℃）の酸化処理を行う。この酸化の時間は、回路の
周辺部品に望まれる厚さ（例えば、１０〜４０nm）より
小さい予定の厚さ（例えば、６〜３５nm）の二酸化ケイ
素の層がウェーハーの剥き出しになった領域の全ての上
に形成されるように選ばれる。次いで、前記セル用に作
ることを意図した領域からのみ、下に横たわるシリコン
を剥き出しにするために、フッ化水素酸（ＨＦ）の溶液
中で通常の化学エッチングにより、この層を除く。次い
で、セルの絶縁体に望まれる厚さの二酸化ケイ素の層が
化学エッチングによって剥き出しになった領域上に形成
されるまで、このウェーハーを第２の従来の高温度酸化
ステップで酸化し、次いで、大気圧下、亜酸化窒素（Ｎ
2 Ｏ）中、前記酸化温度に等しいかこれより少し高い温
度（７５０〜１０５０℃）で、５〜６０分窒化処理す
る。
【００１２】これらの酸化及び窒化ステップの後に、周
辺回路の部品を作ることを意図した領域上の二酸化ケイ
素の層の厚さは、ある程度増加し、望みの厚さに達する
であろう。こうして、セル及び周辺回路の部品の絶縁体
用に異なった厚さが得られ、この異なった厚さは２つの
酸化ステップの間の方法のパラメーターの適当な校正に
よって正確に決定することができる。
【００１３】上述の方法は周辺回路の種々の部品用の絶
縁体を作る。この絶縁体は、非窒化二酸化ケイ素で構成
された通常好まれる絶縁体とは、多かれ少なかれ顕著な
程度に相違する。この絶縁体の品質を改善するために、
周辺回路の部品を作ることを意図した領域上に形成され
た窒化された酸化物は完全に除かれ、このウェーハーを
新しい酸化処理に付した。予想されたように、この処理
はセルの絶縁体の良好な品質を変形しなかっただけでな
く、全く予想されなかったことであるが、他の部品用の
良好な絶縁体を与えなかった。この結果の説明は未だ検
討中である。しかしながら、窒化処理は、窒化された酸
化物が除かれた後にも残っているケイ素の酸化された表
面に望ましくない効果を生じることは明らかである。
【００１４】本発明の重要な変形に従えば、シリコンウ
ェーハーの全ての剥き出しになった領域は最初に酸化さ
れ、次いで窒化され、続いて導電性材料のデポジション
を行う。この方法を継続する前に、窒化された酸化物
は、好ましくは化学エッチングにより除かれ、上に横た
わる導電性材料を周辺回路の部品を作ることを意図した
領域から除いた後、ウェーハーを通常の処理による更な
る酸化、及び先のものと全く同じ更なる窒化処理に付す
る。こうして、周辺回路の部品用に、必要ならば、セル
の絶縁体とは異なった厚さの酸化物を作ることが可能な
だけでなく、驚くべきことに、単純な非窒素化熱酸化物
の品質に比肩できる品質の絶縁体を作ることができる。
即ち、最適な品質のメモリーセルだけでなく、従来法で
得られるものと実質的に同じ特性の周辺回路用のトラン
ジスター及びコンデンサーを作りだすことが可能であ
る。実際、周辺回路の誘電体は、熱電子の注入による
「ストレス」に対して比較的大きな抵抗性を有すること
が見出された。
【００１５】不揮発性で、プログラムで制御可能で、消
去可能なメモリー、例えば「フラッシュメモリー」とし
て知られているもの、及びこのメモリーを制御するため
の周辺回路を有する集積回路の製造のための本発明方法
を次に簡単に述べる。ｐ−型単結晶シリコンウェーハー
上で実施されるステップは、次の通りである：
【００１６】−ｎ−型領域（ｎ−ウェル）及びｐ−型領
域（ｐ−タブ）の形成、
【００１７】−ケイ素の選択的酸化の公知の方法により
形成される厚い酸化物（フィールド酸化物）によって相
互に絶縁された複数の活性領域の形成、
【００１８】−活性領域の短時間の熱酸化の後、形成さ
れた酸化物を除去し、活性領域上のケイ素の結晶性表面
特性を再現すること、
【００１９】−熱酸化物を形成した後、上述のステップ
に従って窒化すること、
【００２０】−多結晶シリコン層のデポジションにより
前記メモリーセルのフローティングゲート電極を構成す
ること、
【００２１】−二酸化ケイ素単独により、又は二酸化ケ
イ素及び窒化ケイ素を含む複数の層の連続したものによ
り、構成された絶縁性の所謂「インターポリ（ｉｎｔｅ
ｒｐｏｌｙ）」層を、前記多結晶シリコン層上に形成す
ること、
【００２２】−周辺回路の部品を作ることを意図した領
域から、前記多結晶シリコンの「インターポリ」絶縁
体、及び窒化熱酸化物を除くこと、
【００２３】−周辺回路の部品を作ることを意図した領
域の幾つかから酸化物を完全に除去する中間ステップを
含んでいてもよい１又はそれ以上のオペレーションステ
ップにおいて熱酸化物を形成し、次いで窒化すること、
【００２４】−多結晶シリコンの層及び金属ケイ素化物
の層のデポジション、
【００２５】−メモリーセルのゲート構造体、及び周辺
回路のトランジスターのデフィニション（ｄｅｆｉｎｉ
ｔｉｏｎ）、
【００２６】−インプランテーションによる、メモリー
セルのソース領域及びドレーン領域のドーピング、
【００２７】−絶縁体の層のデポジション、及びドープ
された領域及び電極と接触させるためにその中に窓を開
けること、
【００２８】−金属層のデポジション及びそのデフィニ
ションによりセルと部品の間の必要な相互接続回路を形
成すること、
【００２９】−誘電絶縁層のデポジションを行い、最終
的パッシベーションを行うこと。
【００３０】上述の方法の変形に従えば、周辺回路の部
品を作ることを意図した領域から第１の熱酸化物を除去
したのち、これに続く「再酸化」ステップの間にフロー
ティングゲート電極を作ることを意図した多結晶シリコ
ン上に成長によって、「インターポリ」絶縁体が形成さ
れる。
【００３１】本発明に従った方法による方法によって有
利に製造できる種々の集積回路の内で、特に、それぞれ
読み取り／書き込み回路を有するダイナミックメモリー
（ＤＲＡＭｓ）を含むものに言及する価値がある。
【００３２】この場合、前記プロセスは、「インターポ
リ」絶縁体の形成のステップが除外される点で、上述の
プロセスとは本質的に異なり、多結晶シリコン及び金属
ケイ素化物によって構成される物質の導電性層は、周辺
回路のトランジスターのゲート電極だけでなく、メモリ
ーセルのゲート電極を形成するのに役立つ。
【００３３】更に、本発明の方法は他のＭＯＳ型集積回
路−それがメモリーセルを有しないが、本発明方法によ
って得られる２種の絶縁体の使用から利益を得ることが
できる異なったタイプの部品が存在するものであっても
−の製造に有利に使用することをも意図している。
【００３４】本発明の幾つかの具体例のみを説明した
が、明らかに、同じ発明概念の範囲内で、多数の変形及
び修飾が可能である。例えば、湿式溶液中での化学エッ
チングの代わりに乾燥法（ＲＩＥ）で熱酸化物の除去が
できる。また亜酸化窒素以外の窒素化合物、例えばＮＯ
又はＮＨ3 を恐らく他のガス、例えばＡｒと混合して、
窒化を実施することができよう。
【００３５】更に、薄い酸化物形成プロセス及び窒化プ
ロセスの両方、又は窒化プロセス単独は、ＲＰＴ（急速
熱プロセス（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅ
ｓｓ））炉中で実施できるであろう。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−28380（ＪＰ，Ａ) 特開 平４−199683（ＪＰ，Ａ) 特開 平１−293631（ＪＰ，Ａ) 特開 平８−306809（ＪＰ，Ａ) 特開 平５−335591（ＪＰ，Ａ) 特開 平７−142614（ＪＰ，Ａ) 特開 昭64−45161（ＪＰ，Ａ) 米国特許4859619（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 単結晶シリコンダイスの上にメモリーセ
    ルと周辺回路を有し、前記メモリーセル及び周辺回路が
    前記シリコンダイスと接触する異なった特性の絶縁体を
    有する構造エレメントを有する集積回路を製造する方法
    であって、次の（ａ）〜（ｅ）の工程を含む方法におい
    て： （ａ）メモリーセルにすることを意図した前記ダイスの
    第１の領域及び周辺回路にすることを意図した前記ダイ
    スの第２の領域の上に二酸化ケイ素を形成するための単
    結晶シリコンダイスの酸化性雰囲気中での少なくとも１
    回の高温度処理を含む第１の酸化工程； （ｂ）前記第１及び第２の領域の両方の上の前記二酸化
    ケイ素を窒化するための高温度窒化工程； （ｃ）前記第２の領域（周辺回路）から二酸化ケイ素を
    除去する工程； （ｄ）前記第２の領域上に二酸化ケイ素を形成するため
    の酸化性雰囲気中での少なくとも１回の高温度処理を含
    む再酸化工程；並びに （ｅ）前記第１及び第２の領域の上に導電性材料からな
    る電極を形成する工程； 更に、前記第２の領域上の二酸化ケイ素の窒化のための
    高温度窒化工程を含むことを特徴とする前記方法。
  2. 【請求項２】 前記導電性材料からなる電極の形成が、
    前記第１及び第２の領域の上に形成された二酸化ケイ素
    の上に多結晶シリコンを堆積する方法を含み、更に、前
    記第２の領域から二酸化ケイ素の除去の工程の前に、前
    記第２の領域（周辺回路）から多結晶シリコンを除去す
    る工程を含み、また、多結晶シリコンの堆積の工程を行
    い、次いで前記第１の領域（メモリーセル）及び第２の
    領域（周辺回路）の両方の上に導電性要素を形成するた
    めにその多結晶シリコンを選択的に除去する工程を行
    う、請求項１に記載の方法。
  3. 【請求項３】 前記再酸化工程の後に前記第１の領域か
    ら多結晶シリコンの 上に形成された二酸化ケイ素を除く
    工程を設けてなる、請求項２に記載の方法。
  4. 【請求項４】 前記多結晶シリコンを堆積する工程と多
    結晶シリコンを堆積する前記更なる工程との間に、少な
    くとも１つの絶縁材料の層を形成する、請求項２又は３
    に記載の方法。
  5. 【請求項５】 前記高温度窒化工程が、７５０〜１０５
    ０℃の温度で亜酸化窒素（Ｎ 2 Ｏ）を含む雰囲気中で行
    われる、先行の請求項のいずれかに記載の方法。
JP8054682A 1995-05-10 1996-03-12 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 Expired - Lifetime JP3068454B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT95830189:7 1995-05-10
EP95830189A EP0752717A1 (en) 1995-05-10 1995-05-10 A method of manufacturing a MOS integrated circuit having components with different dielectrics

Publications (2)

Publication Number Publication Date
JPH08306809A JPH08306809A (ja) 1996-11-22
JP3068454B2 true JP3068454B2 (ja) 2000-07-24

Family

ID=8221921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8054682A Expired - Lifetime JP3068454B2 (ja) 1995-05-10 1996-03-12 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法

Country Status (3)

Country Link
US (1) US6114203A (ja)
EP (2) EP1111673A1 (ja)
JP (1) JP3068454B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6346466B1 (en) * 2000-03-30 2002-02-12 Advanced Micro Devices, Inc. Planarization of a polysilicon layer surface by chemical mechanical polish to improve lithography and silicide formation
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7241662B2 (en) * 2002-06-24 2007-07-10 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
US6699755B1 (en) * 2003-03-24 2004-03-02 Powerchip Semiconductor Corp. Method for producing a gate
US8334220B2 (en) * 2007-03-21 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of selectively forming a silicon nitride layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859619A (en) 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154670B1 (en) * 1978-06-14 1991-05-08 Fujitsu Limited Process for producing a semiconductor device having insulating film
US4490900A (en) * 1982-01-29 1985-01-01 Seeq Technology, Inc. Method of fabricating an MOS memory array having electrically-programmable and electrically-erasable storage devices incorporated therein
JPS60502128A (ja) * 1983-08-29 1985-12-05 シ−ク・テクノロジイ・インコ−ポレイテツド 不揮発性ｍｏｓメモリ装置の製造方法
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
US4780424A (en) * 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
JP2602848B2 (ja) * 1987-09-30 1997-04-23 株式会社東芝 半導体装置の製造方法
US4833096A (en) * 1988-01-19 1989-05-23 Atmel Corporation EEPROM fabrication process
JP2509697B2 (ja) * 1989-04-28 1996-06-26 株式会社東芝 半導体装置およびその製造方法
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5432114A (en) * 1994-10-24 1995-07-11 Analog Devices, Inc. Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit
US5502009A (en) * 1995-02-16 1996-03-26 United Microelectronics Corp. Method for fabricating gate oxide layers of different thicknesses
US5550078A (en) * 1995-06-28 1996-08-27 Vanguard International Semiconductor Corp. Reduced mask DRAM process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859619A (en) 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices

Also Published As

Publication number Publication date
EP0752717A1 (en) 1997-01-08
EP1111673A1 (en) 2001-06-27
JPH08306809A (ja) 1996-11-22
US6114203A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
JP3600326B2 (ja) 不揮発性半導体メモリ装置およびその製造方法
US6566281B1 (en) Nitrogen-rich barrier layer and structures formed
US5316981A (en) Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5836772A (en) Interpoly dielectric process
US20060275991A1 (en) Method of manufacturing a semiconductor integrated circuit device
JP3068454B2 (ja) 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法
US5518946A (en) Process for fabricating capacitors in dynamic RAM
JP3199388B2 (ja) 集積回路の製造方法
JPS6364063B2 (ja)
US6207542B1 (en) Method for establishing ultra-thin gate insulator using oxidized nitride film
JP3054422B2 (ja) 半導体装置の製造方法
JP3068270B2 (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
JP3105288B2 (ja) 半導体集積回路装置の製造方法
JP2002016152A (ja) 半導体装置の製造方法
JP2001024169A (ja) 半導体装置およびその製造方法
US6323098B1 (en) Manufacturing method of a semiconductor device
US6399519B1 (en) Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride
JPH08213611A (ja) 半導体装置の製造方法及び半導体装置
JPH0955485A (ja) 半導体装置の製造方法
JPH098152A (ja) 半導体記憶装置の製造方法
JPH0878550A (ja) 浮遊ゲート型不揮発性半導体記憶装置の製造方法
JP3371169B2 (ja) 半導体装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPH06224392A (ja) 半導体装置及び製造方法
JPH0637257A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term