JPH08306809A - 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 - Google Patents

異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法

Info

Publication number
JPH08306809A
JPH08306809A JP8054682A JP5468296A JPH08306809A JP H08306809 A JPH08306809 A JP H08306809A JP 8054682 A JP8054682 A JP 8054682A JP 5468296 A JP5468296 A JP 5468296A JP H08306809 A JPH08306809 A JP H08306809A
Authority
JP
Japan
Prior art keywords
type
silicon dioxide
component
make
high temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8054682A
Other languages
English (en)
Other versions
JP3068454B2 (ja
Inventor
Gabriella Ghidini
ギディニ ガブリエーラ
Cesare Clementi
クレメンティ チェザレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH08306809A publication Critical patent/JPH08306809A/ja
Application granted granted Critical
Publication of JP3068454B2 publication Critical patent/JP3068454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 メモリーセル及びこのメモリーの他の周辺回
路の部品の領域上に薄い熱酸化物を形成す場合に、メモ
リーの作動の間にセルの酸化物を電荷が通過することに
よるこの酸化物の劣化に対する耐久性を本質的に改善す
る。 【解決手段】 上記酸化物の高温度での窒化を行う。こ
の変形として、周辺回路の部品を作るために形成された
領域上に形成された窒化された酸化物を除き、次いで同
様な熱酸化処理を行いその後高温窒化を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、単結晶シリコンダ
イス上に集積回路を製造する方法において、酸化性雰囲
気下での高温度処理によって、第１のタイプの部品を作
ることを意図した領域と、第２のタイプの部品を作るこ
とを意図した領域の上に二酸化ケイ素を形成する方法に
関する。
【０００２】
【従来の技術】２つの幾分異なったタイプの部品を有す
る集積回路の典型的な例は、それぞれの複数の制御回
路、即ち、読み取り、書き込み、並びに「フラッシュ」
メモリー及びＦＥＰＲＯＭの場合には、消去回路を備え
た不揮発性メモリー（ＥＰＲＯＭ、ＥＥＰＲＯＭ又は
「フラッシュ」メモリー）である。
【０００３】既知のように、不揮発性メモリーは、その
構造中に、絶縁体によってシリコン表面から分離された
「フローティング」ゲート電極を有する。このフローテ
ィングゲート電極は、通常、薄い、ドープされた多結晶
エレメントによって構成され、前記絶縁体は高温度での
シリコンの酸化（熱酸化）によって製造された二酸化ケ
イ素の薄い層（６〜３５nm）である。
【０００４】メモリーセル及び他のデータ処理回路のマ
トリックスの制御回路は、一般に周辺回路（ｐｅｒｉｐ
ｈｅｒａｌ ｃｉｒｃｕｉｔｓ）として知られており、
これらは、同じシリコンダイス上のメモリーと共に集積
されていてもよく、ＭＯＳＦＥＴトランジスター及びコ
ンデンサーのような部品を含み、これらはメモリーセル
のものに類似した構造エレメントを有する。
【０００５】特に、トランジスター及び周辺回路の各コ
ンデンサーのボディは、シリコン基体で構成され、トラ
ンジスターのゲート電極及び各コンデンサーの他の電極
は、金属の導電性エレメント又はドープされた多結晶シ
リコンによって構成されている。
【０００６】第１のタイプの部品、即ち、メモリーセ
ル、及び第２のタイプの部品、即ち、周辺回路のトラン
ジスター及びコンデンサーは、構造的に類似している
が、それらを全く同じ操作で製造することは必ずしも可
能ではなく、また便利でもない。特に、メモリーセル中
及び周辺回路中の絶縁体として用いられる熱酸化物は、
この２つのタイプの部品の発揮する機能に従って異なっ
た特性を有しなければならない。実際、周辺回路のトラ
ンジスター及びコンデンサーにおいて、絶縁体によって
分離された電極の間の最大電気絶縁は、セル中において
本質的に重要であるが、この酸化物が、書き込みの間及
びセルからの何らかの消去の間に起こる過程の間に、劣
化することなく、その中での電荷の移動に耐えることが
できることが重要である。結局、酸化物が急速に劣化す
れば、メモリーの作動寿命は比較的短くなる。
【０００７】
【発明が解決しようとする課題】本発明の一般的な目的
は、始めに定義したタイプのプロセスを提供することで
あり、これは集積回路の２つの異なったタイプの部品用
に異なった特性の絶縁体を作れるものである。
【０００８】本発明の特別な目的は、メモリー及び周辺
回路を有し、これらメモリー及び周辺回路の両方が従来
の装置の作動寿命よりも長い作動寿命を有する集積回路
を提供することである。
【０００９】
【課題を解決するための手段】これらの目的は、請求項
１において定義され一般的に特徴付けられた方法によっ
て、及び最後の２つの請求項に定義された集積回路によ
って達成される。
【００１０】
【発明の実施の形態】本発明及びそれから得られる利点
を、その幾つかの具体例についての以下の記載によって
更に説明しよう。但し、これらは本発明を限定するもの
ではない。
【００１１】本発明方法を有利に実施して複数のメモリ
ーを有する種々のタイプの集積回路を作ることができ
る。これらメモリーは構造的に相互に大きく異なってい
てもよい。しかしながら、それらを区別するステップは
どんなタイプの集積回路についても本質的に同じであ
る。
【００１２】本発明の１つの方法は、当初のシリコンウ
ェーハー（これは、本発明方法が終わったとき、それぞ
れが集積回路を有する複数のダイスに分割される）を、
メモリーセルにすることを意図した領域と周辺回路の種
々の部品にすることを意図した領域を画定する、それの
加工の初期の段階において、先ず第１に炉中で大気圧下
に酸化性雰囲気（Ｈ2 Ｏ又はＯ2 ／Ｎ2 ）中、二酸化ケ
イ素（ＳｉＯ2 ）の層をシリコンウェーハーの未被覆領
域上に形成するに充分な時間、通常の高温（７５０〜９
５０℃）の酸化処理を行い、次いで、大気圧下、亜酸化
窒素（Ｎ2 Ｏ）中、前記酸化温度に等しいかこれより少
し高い温度（７５０〜１０５０℃）で、５〜６０分窒化
処理して、望みの厚さ（６〜３５nm）の絶縁体を作る。
【００１３】上述の処理によって形成された二酸化ケイ
素層は、メモリーセルを作るために意図された領域上及
び周辺回路の部品を作るために意図した領域上に止めて
もよいし、これらの領域の一方又は他方から除いてもよ
く、その後窒化し、その後続きの酸化処理によって改質
してもよい。この方法を従来法に従って、完全な集積回
路が形成されるまで続ける。
【００１４】このようにして形成したメモリーセルは絶
縁体として従来法により形成した二酸化ケイ素の層を用
いるセルよりも相当に長い寿命を持っていることが見出
された。
【００１５】本発明方法の変形に従えば、シリコンウェ
ーハーを、回路の周辺部品に望まれる厚さ（例えば、１
０〜４０nm）より小さい予定の厚さ（例えば、６〜３５
nm）の二酸化ケイ素の層がウェーハーの剥き出しになっ
た領域の全ての上に形成されるまで、最初に上述のよう
にして従来の高温度酸化ステップで酸化する。次いで、
前記セル用に作ることを意図した領域からのみ、下に横
たわるシリコンを剥き出しにするために、フッ化水素酸
（ＨＦ）の溶液中で通常の化学エッチングにより、この
層を除く。次いで、セルの絶縁体に望まれる厚さの二酸
化ケイ素の層が化学エッチングによって剥き出しになっ
た領域上に形成されるまで、このウェーハーを第２の従
来の高温度酸化ステップで酸化し、次いで、上に述べた
ような窒化処理を行う。
【００１６】この第２の酸化及び窒化ステップの後に、
他の部品を作ることを意図した領域上に二酸化ケイ素の
層の厚さは、ある程度増加し、望みの厚さに達するであ
ろう。こうして、セル及び他の部品の絶縁体用に異なっ
た厚さが得られ、この異なった厚さは２つの酸化ステッ
プの間の方法のパラメーターの適当な校正によって正確
に決定することができる。
【００１７】上述の方法は周辺回路の種々の部品用の絶
縁体を作る。この絶縁体は、非窒化二酸化ケイ素で構成
された通常好まれる絶縁体とは、多かれ少なかれ顕著な
程度に相違する。この絶縁体の品質を改善するために、
周辺回路の部品を作ることを意図した領域上の窒化され
た酸化物を完全に除くことが試みられ、このウェーハー
を新しい酸化処理に付した。予想されたように、この処
理はセルの絶縁体の良好な品質を変形しなかっただけで
なく、全く予想されなかったことであるが、他の部品用
の良好な絶縁体を与えなかった。この結果の説明は未だ
検討中である。しかしながら、窒化処理は、窒化された
酸化物が除かれた後にも残っているケイ素の酸化された
表面に望ましくない効果を生じることは明らかである。
【００１８】本発明の重要な変形に従えば、シリコンウ
ェーハーの全ての剥き出しになった領域は上記の最初の
具体例のように最初に酸化され、次いで窒化され、続い
て導電性材料のデポジションを行う。この方法を継続す
る前に、窒化された酸化物は、好ましくは化学エッチン
グにより除かれ、上に横たわる導電性材料を周辺回路の
部品を作ることを意図した領域から除いた後、ウェーハ
ーを通常の処理による更なる酸化、及び先のものと全く
同じ更なる窒化処理に付する。こうして、周辺回路の部
品用に、必要ならば、セルの絶縁体とは異なった厚さの
酸化物を作ることが可能なだけでなく、驚くべきこと
に、単純な非窒素化熱酸化物の品質に比肩できる品質の
絶縁体を作ることができる。即ち、最適な品質のメモリ
ーセルだけでなく、従来法で得られるものと実質的に同
じ特性の周辺回路用のトランジスター及びコンデンサー
を作りだすことが可能である。実際、周辺回路の誘電体
は、熱電子の注入による「ストレス」に対して比較的大
きな抵抗性を有することが見出された。
【００１９】不揮発性で、プログラムで制御可能で、消
去可能なメモリー、例えば「フラッシュメモリー」とし
て知られているもの、及びこのメモリーを制御するため
の周辺回路を有する集積回路の製造のための本発明方法
を次に簡単に述べる。ｐ−型単結晶シリコンウェーハー
上で実施されるステップは、次の通りである：
【００２０】−ｎ−型領域（ｎ−ウェル）及びｐ−型領
域（ｐ−タブ）の形成、
【００２１】−ケイ素の選択的酸化の公知の方法により
形成される厚い酸化物（フィールド酸化物）によって相
互に絶縁された複数の活性領域の形成、
【００２２】−活性領域の短時間の熱酸化の後、形成さ
れた酸化物を除去し、活性領域上のケイ素の結晶性表面
特性を再現すること、
【００２３】−熱酸化物を形成した後、上述のステップ
に従って窒化すること、
【００２４】−多結晶シリコン層のデポジションにより
前記メモリーセルのフローティングゲート電極を構成す
ること、
【００２５】−二酸化ケイ素単独により、又は二酸化ケ
イ素及び窒化ケイ素を含む複数の層の連続したものによ
り、構成された絶縁性の所謂「インターポリ（ｉｎｔｅ
ｒｐｏｌｙ）」層を、前記多結晶シリコン層上に形成す
ること、
【００２６】−周辺回路の部品を作ることを意図した領
域から、前記多結晶シリコンの「インターポリ」絶縁
体、及び窒化熱酸化物を除くこと、
【００２７】−周辺回路の部品を作ることを意図した領
域の幾つかから酸化物を完全に除去する中間ステップを
含んでいてもよい１又はそれ以上のオペレーションステ
ップにおいて熱酸化物を形成し、次いで窒化すること、
【００２８】−多結晶シリコンの層及び金属ケイ素化物
の層のデポジション、
【００２９】−メモリーセルのゲート構造体、及び周辺
回路のトランジスターのデフィニション（ｄｅｆｉｎｉ
ｔｉｏｎ）、
【００３０】−インプランテーションによる、メモリー
セルのソース領域及びドレーン領域のドーピング、
【００３１】−絶縁体の層のデポジション、及びドープ
された領域及び電極と接触させるためにその中に窓を開
けること、
【００３２】−金属層のデポジション及びそのデフィニ
ションによりセルと部品の間の必要な相互接続回路を形
成すること、
【００３３】−誘電絶縁層のデポジションを行い、最終
的パッシベーションを行うこと。
【００３４】上述の方法の変形に従えば、周辺回路の部
品を作ることを意図した領域から第１の熱酸化物を除去
したのち、これに続く「再酸化」ステップの間にフロー
ティングゲート電極を作ることを意図した多結晶シリコ
ン上に成長によって、「インターポリ」絶縁体が形成さ
れる。
【００３５】本発明に従った方法による方法によって有
利に製造できる種々の集積回路の内で、特に、それぞれ
読み取り／書き込み回路を有するダイナミックメモリー
（ＤＲＡＭｓ）を含むものに言及する価値がある。
【００３６】この場合、前記プロセスは、「インターポ
リ」絶縁体の形成のステップが除外される点で、上述の
プロセスとは本質的に異なり、多結晶シリコン及び金属
ケイ素化物によって構成される物質の導電性層は、周辺
回路のトランジスターのゲート電極だけでなく、メモリ
ーセルのゲート電極を形成するのに役立つ。
【００３７】更に、本発明の方法は他のＭＯＳ型集積回
路−それがメモリーセルを有しないが、本発明方法によ
って得られる２種の絶縁体の使用から利益を得ることが
できる異なったタイプの部品が存在するものであっても
−の製造に有利に使用することをも意図している。
【００３８】本発明の幾つかの具体例のみを説明した
が、明らかに、同じ発明概念の範囲内で、多数の変形及
び修飾が可能である。例えば、湿式溶液中での化学エッ
チングの代わりに乾燥法（ＲＩＥ）で熱酸化物の除去が
できる。また亜酸化窒素以外の窒素化合物、例えばＮＯ
又はＮＨ3 を恐らく他のガス、例えばＡｒと混合して、
窒化を実施することができよう。
【００３９】更に、錫酸化物形成プロセス及び窒化プロ
セスの両方、又は窒化プロセス単独は、ＲＰＴ（急速熱
プロセス（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓ
ｓ））炉中で実施できるであろう。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 酸化性雰囲気中での高温度処理、及び二
    酸化ケイ素上の導電性物質の形成により、第１のタイプ
    の部品をつくることを意図した領域上と、第２のタイプ
    の部品をつくることを意図した領域上とに二酸化ケイ素
    を形成させた単結晶シリコンダイス上に、前記第１及び
    第２のタイプの回路部品を備えた集積回路を製造する方
    法において、第１のタイプの部品を形成することを意図
    した領域上に二酸化ケイ素を形成した少なくとも後で、
    同じ領域上に導電性物質を形成する前に高温度窒化のス
    テップを行うことを特徴とする前記方法。
  2. 【請求項２】 前記二酸化ケイ素の形成が次のことを含
    む、請求項１に記載の方法：酸化雰囲気中での少なくと
    も１回の高温度処理を含む第１の酸化ステップ、 先のステップにおいて形成された二酸化ケイ素の、第２
    のタイプの部品を作ることを意図した領域から二酸化ケ
    イ素を除去するステップ、並びに第２の酸化ステップ。
  3. 【請求項３】 前記二酸化ケイ素の形成が次のことを含
    む、請求項１に記載の方法：酸化雰囲気中での少なくと
    も１回の高温度処理を含む第１の酸化ステップ、 先のステップの間に形成された二酸化ケイ素の、第２の
    タイプの部品を作ることを意図した領域から二酸化ケイ
    素を除去するステップ、並びに第２の酸化ステップ。
  4. 【請求項４】 前記高温度窒化ステップの後に、次のこ
    とを行う請求項１又は２に記載の方法：第２のタイプの
    部品を作ることを意図した領域から窒化した二酸化ケイ
    素を除去すること、 酸化性雰囲気中で少なくとも１回の高温度処理をするこ
    とを含む再酸化ステップ、及び更なる高温度窒化ステッ
    プ。
  5. 【請求項５】 前記再酸化の後で前記更なる窒化ステッ
    プの前に、次のことを行う、請求項４に記載の方法：少
    なくともいずれかの予定された領域から再酸化ステップ
    によって形成された二酸化ケイ素を除去するステップ、
    及び更なる酸化ステップ。
  6. 【請求項６】 前記導電性物質の形成が、第２のタイプ
    の部品を作ることを意図した領域から窒化された二酸化
    ケイ素を除去する前に、多結晶シリコンのデポジション
    ステップを含み、 後者の除去の前に、少なくとも第２のタイプの同じ部品
    を作ることを意図した領域から多結晶シリコンを除去す
    るステップを行い、 導電性物質のデポジションを行い、その後にそれを選択
    的に除いて、第２のタイプの部品を作ることを意図した
    領域上に電極を形成するステップを設ける、 請求項４又は５の方法。
  7. 【請求項７】 再酸化ステップの後に、第１のタイプの
    部品を作ることを意図した領域から多結晶シリコン上に
    成長した二酸化ケイ素を除去するステップを行う、請求
    項６に記載の方法。
  8. 【請求項８】 前記導電性材料の選択的除去のステップ
    が第１のタイプの部品を作ることを意図した領域上に電
    極を形成することをも含む請求項７に記載の方法。
  9. 【請求項９】 多結晶シリコンのデポジションステップ
    及び導電性物質のデポジションステップの間に、少なく
    とも１つの絶縁材料の層を形成し、そして導電性材料の
    選択的除去のステップが第１のタイプの部品を作ること
    を意図した領域上に電極を形成することをも含む、 請求項６又は７に記載の方法。
  10. 【請求項１０】 前記高温度窒化が、亜酸化窒素（Ｎ2
    Ｏ）を含む雰囲気下、７５０〜１０５０℃の温度で行わ
    れる、先行のの請求項のいずれか１項に記載の方法。
  11. 【請求項１１】 第１のタイプの部品が不揮発性メモリ
    ーセルである、請求項８を除く先行のの請求項のいずれ
    か１項に記載の方法で製造された集積回路。
  12. 【請求項１２】 前記第２のタイプの部品がダイナミッ
    クＲＡＭメモリーセルである、請求項９を除く請求項１
    〜１０のいずれか１項に記載の方法で製造された集積回
    路。
JP8054682A 1995-05-10 1996-03-12 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 Expired - Lifetime JP3068454B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95830189A EP0752717A1 (en) 1995-05-10 1995-05-10 A method of manufacturing a MOS integrated circuit having components with different dielectrics
IT95830189:7 1995-05-10

Publications (2)

Publication Number Publication Date
JPH08306809A true JPH08306809A (ja) 1996-11-22
JP3068454B2 JP3068454B2 (ja) 2000-07-24

Family

ID=8221921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8054682A Expired - Lifetime JP3068454B2 (ja) 1995-05-10 1996-03-12 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法

Country Status (3)

Country Link
US (1) US6114203A (ja)
EP (2) EP1111673A1 (ja)
JP (1) JP3068454B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6346466B1 (en) * 2000-03-30 2002-02-12 Advanced Micro Devices, Inc. Planarization of a polysilicon layer surface by chemical mechanical polish to improve lithography and silicide formation
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7241662B2 (en) * 2002-06-24 2007-07-10 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
US6699755B1 (en) * 2003-03-24 2004-03-02 Powerchip Semiconductor Corp. Method for producing a gate
US8334220B2 (en) * 2007-03-21 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of selectively forming a silicon nitride layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154670B1 (en) * 1978-06-14 1991-05-08 Fujitsu Limited Process for producing a semiconductor device having insulating film
US4490900A (en) * 1982-01-29 1985-01-01 Seeq Technology, Inc. Method of fabricating an MOS memory array having electrically-programmable and electrically-erasable storage devices incorporated therein
EP0160003B1 (en) * 1983-08-29 1990-03-14 Seeq Technology, Incorporated Mos floating gate memory cell and process for fabricating same
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
US4780424A (en) * 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
JP2602848B2 (ja) * 1987-09-30 1997-04-23 株式会社東芝 半導体装置の製造方法
US4833096A (en) * 1988-01-19 1989-05-23 Atmel Corporation EEPROM fabrication process
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
JP2509697B2 (ja) * 1989-04-28 1996-06-26 株式会社東芝 半導体装置およびその製造方法
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5432114A (en) * 1994-10-24 1995-07-11 Analog Devices, Inc. Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit
US5502009A (en) * 1995-02-16 1996-03-26 United Microelectronics Corp. Method for fabricating gate oxide layers of different thicknesses
US5550078A (en) * 1995-06-28 1996-08-27 Vanguard International Semiconductor Corp. Reduced mask DRAM process

Also Published As

Publication number Publication date
EP1111673A1 (en) 2001-06-27
JP3068454B2 (ja) 2000-07-24
EP0752717A1 (en) 1997-01-08
US6114203A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
US5538923A (en) Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5836772A (en) Interpoly dielectric process
US5296411A (en) Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US20060275991A1 (en) Method of manufacturing a semiconductor integrated circuit device
US20060246665A1 (en) Manufacturing process of an interpoly dielectric structure for non-volatile semiconductor integrated memories
US20010049186A1 (en) Method for establishing ultra-thin gate insulator using anneal in ammonia
JP3068454B2 (ja) 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法
JPH06204496A (ja) 高品質の酸化膜を成長させるための方法
JP3199388B2 (ja) 集積回路の製造方法
US6207542B1 (en) Method for establishing ultra-thin gate insulator using oxidized nitride film
JP3054422B2 (ja) 半導体装置の製造方法
KR100655441B1 (ko) 트랩형 비휘발성 메모리 장치의 제조 방법
US6429109B1 (en) Method to form high k dielectric and silicide to reduce poly depletion by using a sacrificial metal between oxide and gate
JP2000049159A (ja) 半導体装置およびその製造方法
US6399519B1 (en) Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride
JPH07297182A (ja) ＳｉＮ系絶縁膜の形成方法
US7524720B2 (en) Method of manufacturing semiconductor device
JP3338915B2 (ja) 半導体装置の製造方法
US20050064109A1 (en) Method of forming an ultrathin nitride/oxide stack as a gate dielectric
US6323098B1 (en) Manufacturing method of a semiconductor device
JPH08213611A (ja) 半導体装置の製造方法及び半導体装置
JPH06296029A (ja) 半導体不揮発性記憶素子とその製造方法
JP3371169B2 (ja) 半導体装置の製造方法
JPH06224442A (ja) 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term