JP2002009282A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002009282A JP2002009282A JP2001004060A JP2001004060A JP2002009282A JP 2002009282 A JP2002009282 A JP 2002009282A JP 2001004060 A JP2001004060 A JP 2001004060A JP 2001004060 A JP2001004060 A JP 2001004060A JP 2002009282 A JP2002009282 A JP 2002009282A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- annealing
- semiconductor substrate
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 46
- 239000012298 atmosphere Substances 0.000 claims description 35
- 239000011261 inert gas Substances 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 21
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 abstract description 25
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 トランジスタのゲート絶縁膜の高温窒化処理
による半導体基板ウェハの歪みを解消し、フォトリソグ
ラフィー工程の合せを高精度に維持する。 【解決手段】 ゲート絶縁膜３に対する窒化処理の後、
半導体基板ウェハ全面にゲート電極膜４（ａ）を形成後
に窒素雰囲気中でのアニールを行う事により、ゲート絶
縁膜への汚染を増やす事なく半導体基板ウェハの歪みを
解消し、窒化処理後のフォトリソグラフィー工程での合
せを高精度のまま維持する事ができる。
による半導体基板ウェハの歪みを解消し、フォトリソグ
ラフィー工程の合せを高精度に維持する。 【解決手段】 ゲート絶縁膜３に対する窒化処理の後、
半導体基板ウェハ全面にゲート電極膜４（ａ）を形成後
に窒素雰囲気中でのアニールを行う事により、ゲート絶
縁膜への汚染を増やす事なく半導体基板ウェハの歪みを
解消し、窒化処理後のフォトリソグラフィー工程での合
せを高精度のまま維持する事ができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特にゲート絶縁膜の信頼性を向上させるた
めの工程を含むＭＯＳトランジスタの製造方法、および
トンネル絶縁膜の信頼性を向上させるための工程を含む
ＥＥＰＲＯＭセルの製造方法に関する。
法に係わり、特にゲート絶縁膜の信頼性を向上させるた
めの工程を含むＭＯＳトランジスタの製造方法、および
トンネル絶縁膜の信頼性を向上させるための工程を含む
ＥＥＰＲＯＭセルの製造方法に関する。
【０００２】
【従来の技術】従来、半導体基板上にＭＯＳトランジス
タを製造する際、ゲート酸化膜の信頼性を向上させるた
めに以下の工程を用いてきた。
タを製造する際、ゲート酸化膜の信頼性を向上させるた
めに以下の工程を用いてきた。
【０００３】まず図７（ａ）に示すように、シリコン半
導体基板３９上に素子分離膜４０と、ゲート絶縁膜４１
を公知の技術により形成する。
導体基板３９上に素子分離膜４０と、ゲート絶縁膜４１
を公知の技術により形成する。
【０００４】次に図７（ｂ）に示すように、公知の技術
によりゲート絶縁膜に対し窒化処理を行う。通常この窒
化処理は高温で短時間に処理され、この工程によりゲー
ト絶縁膜の信頼性が向上する。
によりゲート絶縁膜に対し窒化処理を行う。通常この窒
化処理は高温で短時間に処理され、この工程によりゲー
ト絶縁膜の信頼性が向上する。
【０００５】次に図７（ｃ）に示すように、公知の技術
によりゲート電極膜４２（ａ）を形成する。
によりゲート電極膜４２（ａ）を形成する。
【０００６】引き続き図７（ｄ）に示すように前記ゲー
ト電極膜４２（ａ）をパターニングしエッチング除去に
よりトランジスタのゲート電極膜４２（ｂ）を形成し、
以下公知の技術によりトランジスタのソース／ドレイン
４３、層間絶縁膜４４、コンタクトホール４５、および
メタル配線４６を形成してＭＯＳトランジスタを製造し
ていた。
ト電極膜４２（ａ）をパターニングしエッチング除去に
よりトランジスタのゲート電極膜４２（ｂ）を形成し、
以下公知の技術によりトランジスタのソース／ドレイン
４３、層間絶縁膜４４、コンタクトホール４５、および
メタル配線４６を形成してＭＯＳトランジスタを製造し
ていた。
【０００７】
【発明が解決しようとする課題】従来の製造方法ではゲ
ート絶縁膜形成後の窒化処理が高温短時間処理であるた
め、急峻な温度勾配と酸素の影響により以下に記載する
問題点があった。
ート絶縁膜形成後の窒化処理が高温短時間処理であるた
め、急峻な温度勾配と酸素の影響により以下に記載する
問題点があった。
【０００８】１．シリコン半導体基板ウェハに歪みが発
生し、フォトリソグラフィー工程の合せ精度が著しく劣
化する。
生し、フォトリソグラフィー工程の合せ精度が著しく劣
化する。
【０００９】２．シリコン半導体基板ウェハにスリップ
ラインが発生し、ＩＣのリーク不良等の原因となる。
ラインが発生し、ＩＣのリーク不良等の原因となる。
【００１０】本発明は製造方法を改善して、上記の問題
点を取り除くことを課題とする。
点を取り除くことを課題とする。
【００１１】
【課題を解決するための手段】半導体基板上にＭＯＳト
ランジスタを形成する工程において、ゲート絶縁膜を形
成する工程と、ゲート電極膜をパターニングしエッチン
グ除去する工程との間に、不活性ガスによるアニールを
行うことを手段とする。
ランジスタを形成する工程において、ゲート絶縁膜を形
成する工程と、ゲート電極膜をパターニングしエッチン
グ除去する工程との間に、不活性ガスによるアニールを
行うことを手段とする。
【００１２】ここで、以下に記載する少なくとも１項目
を兼ねる事が望ましい。
を兼ねる事が望ましい。
【００１３】１．不活性ガスがＮ2である。
【００１４】２．不活性ガスによるアニールの温度が９
２５℃以上である。
２５℃以上である。
【００１５】３．ゲート絶縁膜を形成した後、窒素原
子、もしくは酸素原子の少なくとも一方を含むガスの雰
囲気下でＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎ
ｅａｌｉｎｇ）処理する工程を含む。
子、もしくは酸素原子の少なくとも一方を含むガスの雰
囲気下でＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎ
ｅａｌｉｎｇ）処理する工程を含む。
【００１６】４．窒素原子、もしくは酸素原子の少なく
とも一方を含むガスがＮ2Ｏ、あるいはＯ2である。
とも一方を含むガスがＮ2Ｏ、あるいはＯ2である。
【００１７】５．ＲＴＡ処理の温度が１０００℃より高
い。
い。
【００１８】６．半導体基板上全面にゲート電極膜を形
成した後、前記不活性ガスによるアニールを行う。
成した後、前記不活性ガスによるアニールを行う。
【００１９】更に、半導体基板上にＥＥＰＲＯＭセルを
形成する工程において、トンネル絶縁膜を形成する工程
と、フローティングゲート電極膜をパターニングしエッ
チング除去する工程との間に、不活性ガスによるアニー
ルを行うことを手段とする。
形成する工程において、トンネル絶縁膜を形成する工程
と、フローティングゲート電極膜をパターニングしエッ
チング除去する工程との間に、不活性ガスによるアニー
ルを行うことを手段とする。
【００２０】ここで、以下に記載する少なくとも１項目
を兼ねる事が望ましい。
を兼ねる事が望ましい。
【００２１】１．不活性ガスがＮ2である。
【００２２】２．不活性ガスによるアニールの温度が９
２５℃以上である。
２５℃以上である。
【００２３】３．トンネル絶縁膜を形成した後、窒素原
子、もしくは酸素原子の少なくとも一方を含むガスの雰
囲気下でＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎ
ｅａｌｉｎｇ）処理する工程を含む。
子、もしくは酸素原子の少なくとも一方を含むガスの雰
囲気下でＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎ
ｅａｌｉｎｇ）処理する工程を含む。
【００２４】４．半導体基板上全面にフローティングゲ
ート電極膜を形成した後、前記不活性ガスによるアニー
ルを行う。
ート電極膜を形成した後、前記不活性ガスによるアニー
ルを行う。
【００２５】以上に記載した手段をとることにより、本
発明の製造方法では以下に記載する作用を持つ。
発明の製造方法では以下に記載する作用を持つ。
【００２６】１．ゲート絶縁膜への汚染を増やす事な
く、半導体基板ウェハの歪みを解消できる。
く、半導体基板ウェハの歪みを解消できる。
【００２７】２．窒化処理後のフォトリソグラフィー工
程での合せを高精度のまま維持する事ができる。
程での合せを高精度のまま維持する事ができる。
【００２８】更に、半導体基板上にＭＯＳトランジスタ
を形成する工程において、ゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜を形成した後、酸素原子を含むガ
ス雰囲気下で１０００℃以下の熱処理を行うことを手段
とする。
を形成する工程において、ゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜を形成した後、酸素原子を含むガ
ス雰囲気下で１０００℃以下の熱処理を行うことを手段
とする。
【００２９】ここで、以下に記載する少なくとも１項目
を兼ねる事が望ましい。
を兼ねる事が望ましい。
【００３０】１．酸素原子を含むガスがＮ2Ｏである。
【００３１】２．酸素原子を含むガスがＯ2である。
【００３２】３．ゲート絶縁膜を形成する工程と、前記
Ｏ2雰囲気下での熱処理との間に、ＮＨ３雰囲気下での
熱処理を行う。
Ｏ2雰囲気下での熱処理との間に、ＮＨ３雰囲気下での
熱処理を行う。
【００３３】４．１０００℃以下の熱処理がＲＴＡ（Ｒ
ａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）処理
である。
ａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）処理
である。
【００３４】更に、半導体基板上にＥＥＰＲＯＭセルを
形成する工程において、ゲート絶縁膜を形成する工程
と、トンネル絶縁膜を形成する工程と、前記トンネル絶
縁膜を形成した後、酸素原子を含むガス雰囲気下で１０
００℃以下の熱処理を行うことを手段とする。
形成する工程において、ゲート絶縁膜を形成する工程
と、トンネル絶縁膜を形成する工程と、前記トンネル絶
縁膜を形成した後、酸素原子を含むガス雰囲気下で１０
００℃以下の熱処理を行うことを手段とする。
【００３５】ここで、以下に記載する少なくとも１項目
を兼ねる事が望ましい。
を兼ねる事が望ましい。
【００３６】１．酸素原子を含むガスがＮ2Ｏである。
【００３７】２．酸素原子を含むガスがＯ2である。
【００３８】３．ゲート絶縁膜を形成する工程と、前記
Ｏ2雰囲気下での熱処理との間に、ＮＨ３雰囲気下での
熱処理を行う。
Ｏ2雰囲気下での熱処理との間に、ＮＨ３雰囲気下での
熱処理を行う。
【００３９】４．１０００℃以下の熱処理がＲＴＡ（Ｒ
ａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）処理
である。
ａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）処理
である。
【００４０】以上に記載した手段をとることにより、本
発明の製造方法では以下に記載する作用を持つ。
発明の製造方法では以下に記載する作用を持つ。
【００４１】１．半導体基板ウェハの歪みが発生しな
い。
い。
【００４２】２．半導体基板ウェハにスリップラインが
発生しない。
発生しない。
【００４３】３．窒化処理後のフォトリソグラフィー工
程での合せを高精度のまま維持する事ができる。
程での合せを高精度のまま維持する事ができる。
【００４４】
【発明の実施の形態】本発明の第１の実施例を以下に説
明する。
明する。
【００４５】まず図１（ａ）に示すように、シリコン半
導体基板１上に素子分離膜２とを公知の技術により形成
し、ゲート絶縁膜３を例えばシリコン半導体基板の熱酸
化等により３０〜３５０Åの膜厚で形成する。
導体基板１上に素子分離膜２とを公知の技術により形成
し、ゲート絶縁膜３を例えばシリコン半導体基板の熱酸
化等により３０〜３５０Åの膜厚で形成する。
【００４６】次に図１（ｂ）に示すように、ゲート絶縁
膜に対し窒化処理を行う。この工程によりゲート絶縁膜
界面の界面準位、トラップ、結晶の未結合手を窒素が埋
め、ホットエレクトロン耐性等ゲート絶縁膜の信頼性を
向上させる。
膜に対し窒化処理を行う。この工程によりゲート絶縁膜
界面の界面準位、トラップ、結晶の未結合手を窒素が埋
め、ホットエレクトロン耐性等ゲート絶縁膜の信頼性を
向上させる。
【００４７】通常この工程は非常に高温であり、ランプ
アニーラ等によるＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ
−Ａｎｎｅａｌｉｎｇ）により行われ、例えばＮ2Ｏ雰
囲気下で８００〜１１２５℃ １５〜１２０秒の処理、
あるいはＮＨ3雰囲気下で８００〜１１００℃ ５〜９
０秒の処理に続き、Ｏ2雰囲気下で８００〜１１２５℃
１５〜１２０秒の処理等を行う。
アニーラ等によるＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ
−Ａｎｎｅａｌｉｎｇ）により行われ、例えばＮ2Ｏ雰
囲気下で８００〜１１２５℃ １５〜１２０秒の処理、
あるいはＮＨ3雰囲気下で８００〜１１００℃ ５〜９
０秒の処理に続き、Ｏ2雰囲気下で８００〜１１２５℃
１５〜１２０秒の処理等を行う。
【００４８】この前記窒化処理中に酸素の存在によりシ
リコン半導体基板ウェハに歪みが生じ、特に１０００℃
より高い温度での処理でより顕著となる。
リコン半導体基板ウェハに歪みが生じ、特に１０００℃
より高い温度での処理でより顕著となる。
【００４９】次に図１（ｃ）に示すように、ゲート電極
膜４（ａ）を例えば多結晶シリコンにより１０００〜４
０００Å形成する。
膜４（ａ）を例えば多結晶シリコンにより１０００〜４
０００Å形成する。
【００５０】次に図１（ｄ）に示すように、熱酸化炉に
より不活性ガス雰囲気下、例えば窒素雰囲気下で９２５
〜１０２５℃ １０〜３０分、もしくはアルゴン雰囲気
下で９２５〜１０２５℃ １０〜３０分のアニールを行
う。
より不活性ガス雰囲気下、例えば窒素雰囲気下で９２５
〜１０２５℃ １０〜３０分、もしくはアルゴン雰囲気
下で９２５〜１０２５℃ １０〜３０分のアニールを行
う。
【００５１】この前記不活性ガスアニールによりシリコ
ン半導体基板ウェハの歪みを解消することになる。また
本アニールでは不活性ガスを使用するため前記ゲート電
極膜４（ａ）を酸化させてしまう事はない。
ン半導体基板ウェハの歪みを解消することになる。また
本アニールでは不活性ガスを使用するため前記ゲート電
極膜４（ａ）を酸化させてしまう事はない。
【００５２】ここで前述ゲート絶縁膜３の窒化処理後、
前記ゲート電極膜４（ａ）形成前に図１（ｄ）に示した
不活性ガスアニールを行ってもシリコン半導体基板ウェ
ハの歪みを解消する効果を持つ事は言うまでもない。
前記ゲート電極膜４（ａ）形成前に図１（ｄ）に示した
不活性ガスアニールを行ってもシリコン半導体基板ウェ
ハの歪みを解消する効果を持つ事は言うまでもない。
【００５３】しかしゲート絶縁膜の品質を考慮すると、
ゲート絶縁膜表面が露なままアニール等の工程を経る事
はゲート絶縁膜の汚染の機会を増加させる事になるの
で、品質の面からもゲート電極膜４（ａ）を形成後に不
活性ガスアニールを行う事が望ましい。
ゲート絶縁膜表面が露なままアニール等の工程を経る事
はゲート絶縁膜の汚染の機会を増加させる事になるの
で、品質の面からもゲート電極膜４（ａ）を形成後に不
活性ガスアニールを行う事が望ましい。
【００５４】引き続き図１（ｅ）に示すように前記ゲー
ト電極膜４（ａ）をパターニングしエッチング除去によ
りトランジスタのゲート電極膜４（ｂ）を形成し、以下
公知の技術によりトランジスタのソース／ドレイン５、
層間絶縁膜６、コンタクトホール７、およびメタル配線
８を形成してＭＯＳトランジスタを製造する。
ト電極膜４（ａ）をパターニングしエッチング除去によ
りトランジスタのゲート電極膜４（ｂ）を形成し、以下
公知の技術によりトランジスタのソース／ドレイン５、
層間絶縁膜６、コンタクトホール７、およびメタル配線
８を形成してＭＯＳトランジスタを製造する。
【００５５】本発明の第１の実施例をＥＥＰＲＯＭセル
に応用した第２の実施例を以下に説明する。
に応用した第２の実施例を以下に説明する。
【００５６】まず図２（ａ）に示すように、シリコン半
導体基板９上に必要であれば素子分離膜を公知の技術に
より形成し、ゲート絶縁膜１０を例えばシリコン半導体
基板の熱酸化等により２００〜７００Åの膜厚で形成
し、のちにＥＥＰＲＯＭセルのセルトランジスタのドレ
イン部となるトンネルドレイン１１を例えばイオン注入
方等で形成し、公知の技術によりトンネルウィンド部を
形成後トンネル絶縁膜１２を例えば熱酸化により１５〜
１２０Åの膜厚で形成する。
導体基板９上に必要であれば素子分離膜を公知の技術に
より形成し、ゲート絶縁膜１０を例えばシリコン半導体
基板の熱酸化等により２００〜７００Åの膜厚で形成
し、のちにＥＥＰＲＯＭセルのセルトランジスタのドレ
イン部となるトンネルドレイン１１を例えばイオン注入
方等で形成し、公知の技術によりトンネルウィンド部を
形成後トンネル絶縁膜１２を例えば熱酸化により１５〜
１２０Åの膜厚で形成する。
【００５７】次に図２（ｂ）に示すように、トンネル絶
縁膜と同時にゲート絶縁膜に対し窒化処理を行う。この
工程によりトンネル絶縁膜、およびゲート絶縁膜界面の
界面準位、トラップ、結晶の未結合手を窒素が埋め、書
き換えに対する耐性や、ホットエレクトロン耐性等、各
絶縁膜の信頼性を向上させる。
縁膜と同時にゲート絶縁膜に対し窒化処理を行う。この
工程によりトンネル絶縁膜、およびゲート絶縁膜界面の
界面準位、トラップ、結晶の未結合手を窒素が埋め、書
き換えに対する耐性や、ホットエレクトロン耐性等、各
絶縁膜の信頼性を向上させる。
【００５８】通常この工程は非常に高温であり、ランプ
アニーラ等によるＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ
−Ａｎｎｅａｌｉｎｇ）により行われ、例えばＮ2Ｏ雰
囲気下で８００〜１１２５℃ １５〜１２０秒の処理、
あるいはＮＨ3雰囲気下で８００〜１１００℃ ５〜９
０秒の処理に続き、Ｏ2雰囲気下で８００〜１１２５℃
１５〜１２０秒の処理等を行う。
アニーラ等によるＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ
−Ａｎｎｅａｌｉｎｇ）により行われ、例えばＮ2Ｏ雰
囲気下で８００〜１１２５℃ １５〜１２０秒の処理、
あるいはＮＨ3雰囲気下で８００〜１１００℃ ５〜９
０秒の処理に続き、Ｏ2雰囲気下で８００〜１１２５℃
１５〜１２０秒の処理等を行う。
【００５９】この前記窒化処理中に酸素の存在によりシ
リコン半導体基板ウェハに歪みが生じ、特に１０００℃
より高い温度での処理でより顕著となる。
リコン半導体基板ウェハに歪みが生じ、特に１０００℃
より高い温度での処理でより顕著となる。
【００６０】次に図２（ｃ）に示すように、ゲート電極
膜１３（ａ）を例えば多結晶シリコンにより１０００〜
４０００Å形成する。
膜１３（ａ）を例えば多結晶シリコンにより１０００〜
４０００Å形成する。
【００６１】次に図２（ｄ）に示すように、熱酸化炉に
より不活性ガス雰囲気下、例えば窒素雰囲気下で９２５
〜１０２５℃ １０〜３０分、もしくはアルゴン雰囲気
下で９２５〜１０２５℃ １０〜３０分のアニールを行
う。
より不活性ガス雰囲気下、例えば窒素雰囲気下で９２５
〜１０２５℃ １０〜３０分、もしくはアルゴン雰囲気
下で９２５〜１０２５℃ １０〜３０分のアニールを行
う。
【００６２】この前記不活性ガスアニールによりシリコ
ン半導体基板ウェハの歪みを解消することになる。また
本アニールでは不活性ガスを使用するため前記ゲート電
極膜４（ａ）を酸化させてしまう事はない。
ン半導体基板ウェハの歪みを解消することになる。また
本アニールでは不活性ガスを使用するため前記ゲート電
極膜４（ａ）を酸化させてしまう事はない。
【００６３】ここで前述の窒化処理後、前記ゲート電極
膜１３（ａ）形成前に図２（ｄ）に示した不活性ガスア
ニールを行ってもシリコン半導体基板ウェハの歪みを解
消する効果を持つ事は言うまでもない。
膜１３（ａ）形成前に図２（ｄ）に示した不活性ガスア
ニールを行ってもシリコン半導体基板ウェハの歪みを解
消する効果を持つ事は言うまでもない。
【００６４】しかしトンネル絶縁膜、およびゲート絶縁
膜の品質を考慮すると、絶縁膜表面が露なままアニール
等の工程を経る事は各絶縁膜の汚染の機会を増加させる
事になるので、品質の面からもゲート電極膜４（ａ）を
形成後に不活性ガスアニールを行う事が望ましい。
膜の品質を考慮すると、絶縁膜表面が露なままアニール
等の工程を経る事は各絶縁膜の汚染の機会を増加させる
事になるので、品質の面からもゲート電極膜４（ａ）を
形成後に不活性ガスアニールを行う事が望ましい。
【００６５】引き続き図２（ｅ）に示すように前記ゲー
ト電極膜１３（ａ）をパターニングしエッチング除去に
よりＥＥＰＲＯＭセルのセレクトゲート電極膜１３
（ｂ）、およびフローティングゲート電極膜１３（ｃ）
を形成し、以下公知の技術によりＥＥＰＲＯＭセルのソ
ース／ドレイン１４を形成し、前記フローティングゲー
ト電極１３（ｃ）上に形成されたゲート電極膜間絶縁膜
１５を介して、例えば多結晶シリコンによりコントロー
ルゲート電極膜１６を形成し、層間絶縁膜１７、コンタ
クトホール１８、およびメタル配線１９を形成してＥＥ
ＰＲＯＭセルを製造する。
ト電極膜１３（ａ）をパターニングしエッチング除去に
よりＥＥＰＲＯＭセルのセレクトゲート電極膜１３
（ｂ）、およびフローティングゲート電極膜１３（ｃ）
を形成し、以下公知の技術によりＥＥＰＲＯＭセルのソ
ース／ドレイン１４を形成し、前記フローティングゲー
ト電極１３（ｃ）上に形成されたゲート電極膜間絶縁膜
１５を介して、例えば多結晶シリコンによりコントロー
ルゲート電極膜１６を形成し、層間絶縁膜１７、コンタ
クトホール１８、およびメタル配線１９を形成してＥＥ
ＰＲＯＭセルを製造する。
【００６６】ここでＥＥＰＲＯＭセルの構造が１層のみ
の多結晶シリコンによる場合でも、本発明を適用すれば
全く同様の効果が得られることは言うまでもない。
の多結晶シリコンによる場合でも、本発明を適用すれば
全く同様の効果が得られることは言うまでもない。
【００６７】本発明によりシリコン半導体基板ウェハの
歪みが解消されている一例を以下に示す。
歪みが解消されている一例を以下に示す。
【００６８】本発明の第２の実施例におけるゲート電極
膜１３（ａ）のパターニング時のシリコン半導体基板ウ
ェハ面内合わせずれ量の最大値を図３（ａ）に、前記ウ
ェハ面内の合わせずれ量の標準偏差を図３（ｂ）に示し
てある。
膜１３（ａ）のパターニング時のシリコン半導体基板ウ
ェハ面内合わせずれ量の最大値を図３（ａ）に、前記ウ
ェハ面内の合わせずれ量の標準偏差を図３（ｂ）に示し
てある。
【００６９】ゲート絶縁膜の窒化にはＮＨ3とＯ2の処理
を施したものである。図より明らかなように、前記窒化
処理ののち窒素雰囲気下でのアニールを行う事により、
前記窒素アニールを行わない場合に比べて、著しく合せ
ずれ量が改善されている。
を施したものである。図より明らかなように、前記窒化
処理ののち窒素雰囲気下でのアニールを行う事により、
前記窒素アニールを行わない場合に比べて、著しく合せ
ずれ量が改善されている。
【００７０】本発明の第３の実施例を以下に説明する。
【００７１】まず図４（ａ）に示すように、シリコン半
導体基板２０上に素子分離膜２１とを公知の技術により
形成し、ゲート絶縁膜２２を例えばシリコン半導体基板
の熱酸化等により３０〜３５０Åの膜厚で形成する。
導体基板２０上に素子分離膜２１とを公知の技術により
形成し、ゲート絶縁膜２２を例えばシリコン半導体基板
の熱酸化等により３０〜３５０Åの膜厚で形成する。
【００７２】次に図４（ｂ）に示すように、ゲート絶縁
膜に対し窒化処理を行う。この工程によりゲート絶縁膜
界面の界面準位、トラップ、結晶の未結合手を窒素が埋
め、ホットエレクトロン耐性等ゲート絶縁膜の信頼性を
向上させる。
膜に対し窒化処理を行う。この工程によりゲート絶縁膜
界面の界面準位、トラップ、結晶の未結合手を窒素が埋
め、ホットエレクトロン耐性等ゲート絶縁膜の信頼性を
向上させる。
【００７３】この工程はランプアニーラ等によるＲＴＡ
（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）
により行われ、例えばＮ2Ｏ雰囲気下で８００〜１００
０℃１５〜１２０秒の処理、あるいはＮＨ3雰囲気下で
８００〜１１００℃ ５〜９０秒の処理に続き、Ｏ2雰
囲気下で８００〜１０００℃ １５〜１２０秒の処理を
行う。
（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）
により行われ、例えばＮ2Ｏ雰囲気下で８００〜１００
０℃１５〜１２０秒の処理、あるいはＮＨ3雰囲気下で
８００〜１１００℃ ５〜９０秒の処理に続き、Ｏ2雰
囲気下で８００〜１０００℃ １５〜１２０秒の処理を
行う。
【００７４】ここで酸素を含むガス雰囲気下での処理温
度が１０００℃以下であるため、この窒化処理によるシ
リコン半導体基板ウェハに歪みやスリップラインは発生
しない。
度が１０００℃以下であるため、この窒化処理によるシ
リコン半導体基板ウェハに歪みやスリップラインは発生
しない。
【００７５】次に図４（ｃ）に示すように、ゲート電極
膜２３（ａ）を例えば多結晶シリコンにより１０００〜
４０００Å形成する。
膜２３（ａ）を例えば多結晶シリコンにより１０００〜
４０００Å形成する。
【００７６】引き続き図４（ｄ）に示すように前記ゲー
ト電極膜２３（ａ）をパターニングしエッチング除去に
よりトランジスタのゲート電極膜２３（ｂ）を形成し、
以下公知の技術によりトランジスタのソース／ドレイン
２４、層間絶縁膜２５、コンタクトホール２６、および
メタル配線２７を形成してＭＯＳトランジスタを製造す
る。
ト電極膜２３（ａ）をパターニングしエッチング除去に
よりトランジスタのゲート電極膜２３（ｂ）を形成し、
以下公知の技術によりトランジスタのソース／ドレイン
２４、層間絶縁膜２５、コンタクトホール２６、および
メタル配線２７を形成してＭＯＳトランジスタを製造す
る。
【００７７】本発明の第３の実施例をＥＥＰＲＯＭセル
に応用した第４の実施例を以下に説明する。
に応用した第４の実施例を以下に説明する。
【００７８】まず図５（ａ）に示すように、シリコン半
導体基板２８上に必要であれば素子分離膜を公知の技術
により形成し、ゲート絶縁膜２９を例えばシリコン半導
体基板の熱酸化等により２００〜７００Åの膜厚で形成
し、のちにＥＥＰＲＯＭセルのセルトランジスタのドレ
イン部となるトンネルドレイン３０を例えばイオン注入
方等で形成し、公知の技術によりトンネルウィンド部を
形成後トンネル絶縁膜３１を例えば熱酸化により１５〜
１２０Åの膜厚で形成する。
導体基板２８上に必要であれば素子分離膜を公知の技術
により形成し、ゲート絶縁膜２９を例えばシリコン半導
体基板の熱酸化等により２００〜７００Åの膜厚で形成
し、のちにＥＥＰＲＯＭセルのセルトランジスタのドレ
イン部となるトンネルドレイン３０を例えばイオン注入
方等で形成し、公知の技術によりトンネルウィンド部を
形成後トンネル絶縁膜３１を例えば熱酸化により１５〜
１２０Åの膜厚で形成する。
【００７９】次に図５（ｂ）に示すように、トンネル絶
縁膜と同時にゲート絶縁膜に対し窒化処理を行う。この
工程によりトンネル絶縁膜、およびゲート絶縁膜界面の
界面準位、トラップ、結晶の未結合手を窒素が埋め、書
き換えに対する耐性や、ホットエレクトロン耐性等、各
絶縁膜の信頼性を向上させる。
縁膜と同時にゲート絶縁膜に対し窒化処理を行う。この
工程によりトンネル絶縁膜、およびゲート絶縁膜界面の
界面準位、トラップ、結晶の未結合手を窒素が埋め、書
き換えに対する耐性や、ホットエレクトロン耐性等、各
絶縁膜の信頼性を向上させる。
【００８０】この工程はランプアニーラ等によるＲＴＡ
（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）
により行われ、例えばＮ2Ｏ雰囲気下で８００〜１００
０℃１５〜１２０秒の処理、あるいはＮＨ3雰囲気下で
８００〜１１００℃ ５〜９０秒の処理に続き、Ｏ2雰
囲気下で８００〜１０００℃ １５〜１２０秒の処理を
行う。
（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）
により行われ、例えばＮ2Ｏ雰囲気下で８００〜１００
０℃１５〜１２０秒の処理、あるいはＮＨ3雰囲気下で
８００〜１１００℃ ５〜９０秒の処理に続き、Ｏ2雰
囲気下で８００〜１０００℃ １５〜１２０秒の処理を
行う。
【００８１】ここで酸素を含むガス雰囲気下での処理温
度が１０００℃以下であるため、この窒化処理によるシ
リコン半導体基板ウェハに歪みやスリップラインは発生
しない。
度が１０００℃以下であるため、この窒化処理によるシ
リコン半導体基板ウェハに歪みやスリップラインは発生
しない。
【００８２】次に図５（ｃ）に示すように、ゲート電極
膜３２（ａ）を例えば多結晶シリコンにより１０００〜
４０００Å形成する。
膜３２（ａ）を例えば多結晶シリコンにより１０００〜
４０００Å形成する。
【００８３】引き続き図５（ｅ）に示すように前記ゲー
ト電極膜３２（ａ）をパターニングしエッチング除去に
よりＥＥＰＲＯＭセルのセレクトゲート電極膜３２
（ｂ）、およびフローティングゲート電極膜３２（ｃ）
を形成し、以下公知の技術によりＥＥＰＲＯＭセルのソ
ース／ドレイン３３を形成し、前記フローティングゲー
ト電極３２（ｃ）上に形成されたゲート電極膜間絶縁膜
３４を介して、例えば多結晶シリコンによりコントロー
ルゲート電極膜３５を形成し、層間絶縁膜３６、コンタ
クトホール３７、およびメタル配線３８を形成してＥＥ
ＰＲＯＭセルを製造する。
ト電極膜３２（ａ）をパターニングしエッチング除去に
よりＥＥＰＲＯＭセルのセレクトゲート電極膜３２
（ｂ）、およびフローティングゲート電極膜３２（ｃ）
を形成し、以下公知の技術によりＥＥＰＲＯＭセルのソ
ース／ドレイン３３を形成し、前記フローティングゲー
ト電極３２（ｃ）上に形成されたゲート電極膜間絶縁膜
３４を介して、例えば多結晶シリコンによりコントロー
ルゲート電極膜３５を形成し、層間絶縁膜３６、コンタ
クトホール３７、およびメタル配線３８を形成してＥＥ
ＰＲＯＭセルを製造する。
【００８４】ここでＥＥＰＲＯＭセルの構造が１層のみ
の多結晶シリコンによる場合でも、本発明を適用すれば
全く同様の効果が得られることは言うまでもない。
の多結晶シリコンによる場合でも、本発明を適用すれば
全く同様の効果が得られることは言うまでもない。
【００８５】本発明によりシリコン半導体基板ウェハの
歪みが抑制されている一例を以下に示す。
歪みが抑制されている一例を以下に示す。
【００８６】本発明の第５の実施例におけるゲート電極
膜３２（ａ）のパターニング時のシリコン半導体基板ウ
ェハ面内合わせずれ量の最大値を図６（ａ）に、前記ウ
ェハ面内の合わせずれ量の標準偏差を図６（ｂ）に示し
てある。
膜３２（ａ）のパターニング時のシリコン半導体基板ウ
ェハ面内合わせずれ量の最大値を図６（ａ）に、前記ウ
ェハ面内の合わせずれ量の標準偏差を図６（ｂ）に示し
てある。
【００８７】ゲート絶縁膜の窒化にはＮＨ3処理（ＲＴ
Ｎ）とＯ2処理（ＲＴＯ）の処理を各処理時間は一定の
まま施したものである。図より明らかなように、前記窒
化処理のうちＯ2雰囲気下でのＲＴＯを１０００℃とす
ることで合せずれ量が著しく改善され、窒化処理を施さ
ない場合と同じレベルになっている。
Ｎ）とＯ2処理（ＲＴＯ）の処理を各処理時間は一定の
まま施したものである。図より明らかなように、前記窒
化処理のうちＯ2雰囲気下でのＲＴＯを１０００℃とす
ることで合せずれ量が著しく改善され、窒化処理を施さ
ない場合と同じレベルになっている。
【００８８】
【発明の効果】本発明は以上説明したように、窒化処理
後に行う不活性ガス雰囲気化でのアニールによる半導体
基板ウェハの歪みの解消により、また窒化処理における
酸素を含むガス雰囲気下での処理温度を１０００℃以下
とし、半導体基板ウェハのスリップラインの発生抑制
や、歪みの抑制によりフォトリソグラフィー工程の合せ
を高精度のまま維持できるため、以下に記載する効果を
持つ。
後に行う不活性ガス雰囲気化でのアニールによる半導体
基板ウェハの歪みの解消により、また窒化処理における
酸素を含むガス雰囲気下での処理温度を１０００℃以下
とし、半導体基板ウェハのスリップラインの発生抑制
や、歪みの抑制によりフォトリソグラフィー工程の合せ
を高精度のまま維持できるため、以下に記載する効果を
持つ。
【００８９】１．合せマージンを必要最小限に見積もっ
た設計規格により、ＩＣの高集積化が図れる。
た設計規格により、ＩＣの高集積化が図れる。
【００９０】２．製造歩留まりを高く安定させる事がで
きる。
きる。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第２の実施例の説明図である。
【図３】本発明の第２の実施例における合せずれ量の説
明図である。
明図である。
【図４】本発明の第３の実施例の説明図である。
【図５】本発明の第４の実施例の説明図である。
【図６】本発明の第４の実施例における合せずれ量の説
明図である。
明図である。
【図７】従来の技術の説明図である。
１、９、２０、２８、３９ シリコン半導体基板 ２、２１、４０ 素子分離膜 ３、１０、２２、２９、４１ ゲート絶縁膜 ４（ａ）、４（ｂ）、１３（ａ）、２３（ａ）、２３
（ｂ）、３２（ａ）、４２（ａ）、４２（ｂ） ゲート
電極膜 ５、１４、２４、３３、４３ ソース、ドレイン ６、１７、２５、３６、４４ 層間絶縁膜 ７、１８、２６、３７、４５ コンタクトホール ８、１９、２７、３８、４６ メタル配線膜 １１、３０ トンネルドレイン １２、３１ トンネル絶縁膜 １３（ｂ）、３２（ｂ） セレクトゲート電極 １３（ｃ）、３２（ｃ） フローティングゲート電極 １５、３４ ゲート電極膜間絶縁膜
（ｂ）、３２（ａ）、４２（ａ）、４２（ｂ） ゲート
電極膜 ５、１４、２４、３３、４３ ソース、ドレイン ６、１７、２５、３６、４４ 層間絶縁膜 ７、１８、２６、３７、４５ コンタクトホール ８、１９、２７、３８、４６ メタル配線膜 １１、３０ トンネルドレイン １２、３１ トンネル絶縁膜 １３（ｂ）、３２（ｂ） セレクトゲート電極 １３（ｃ）、３２（ｃ） フローティングゲート電極 １５、３４ ゲート電極膜間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 Ｆターム(参考） 5F001 AA09 AB08 AD41 AF07 AF25 AG30 5F040 DA17 DC01 EC07 EK01 FC00 5F058 BA04 BD04 BD10 BF62 BH01 BH03 BH04 5F083 EP02 EP23 EP32 GA06 JA32 PR12 PR33 PR34
Claims (22)
- 【請求項１】 半導体基板上にＭＯＳトランジスタを形
成する工程において、ゲート絶縁膜を形成する工程と、
ゲート電極膜をパターニングしエッチング除去する工程
との間に、不活性ガスによるアニールを行う工程を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記不活性ガスがＮ2であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記不活性ガスによるアニールの温度が
９２５℃以上であることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項４】 前記ゲート絶縁膜を形成した後、窒素原
子、もしくは酸素原子の少なくとも一方を含むガスの雰
囲気下でＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎ
ｅａｌｉｎｇ）処理する工程を含むことを特徴とする請
求項２記載の半導体装置の製造方法。 - 【請求項５】 前記ガスがＮ2Ｏ、あるいはＯ2であるこ
とを特徴とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記ＲＴＡ処理の温度が１０００℃より
高いことを特徴とする請求項５記載の半導体装置の製造
方法。 - 【請求項７】 前記半導体基板上全面にゲート電極膜を
形成した後、前記不活性ガスによるアニールを行うこと
を特徴とする請求項４記載の半導体装置の製造方法。 - 【請求項８】 半導体基板上にＥＥＰＲＯＭセルを形成
する工程において、トンネル絶縁膜を形成する工程と、
フローティングゲート電極膜をパターニングしエッチン
グ除去する工程との間に、不活性ガスによるアニールを
行う工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項９】 前記不活性ガスがＮ2であることを特徴
とする請求項８記載の半導体装置の製造方法。 - 【請求項１０】 前記不活性ガスによるアニールの温度
が９２５℃以上であることを特徴とする請求項８記載の
半導体装置の製造方法。 - 【請求項１１】 前記トンネル絶縁膜を形成した後、窒
素原子、もしくは酸素原子の少なくとも一方を含むガス
の雰囲気下でＲＴＡ（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａ
ｎｎｅａｌｉｎｇ）処理する工程を含むことを特徴とす
る請求項９記載の半導体装置の製造方法。 - 【請求項１２】 前記半導体基板上全面にフローティン
グゲート電極膜を形成した後、前記不活性ガスによるア
ニールを行うことを特徴とする請求項１１記載の半導体
装置の製造方法。 - 【請求項１３】 半導体基板上にＭＯＳトランジスタを
形成する工程において、ゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜を形成した後、酸素原子を含むガ
ス雰囲気下で１０００℃以下の熱処理を行う工程とを含
む事を特徴とする半導体装置の製造方法。 - 【請求項１４】 前記酸素原子を含むガスがＮ2Ｏであ
ることを特徴とする請求項１３記載の半導体装置の製造
方法。 - 【請求項１５】 前記酸素原子を含むガスがＯ2である
ことを特徴とする請求項１３記載の半導体装置の製造方
法。 - 【請求項１６】 前記ゲート絶縁膜を形成する工程と、
前記Ｏ2雰囲気下での熱処理との間に、ＮＨ３雰囲気下
での熱処理を行う工程を含むことを特徴とする請求項１
５記載の半導体装置の製造方法。 - 【請求項１７】 前記１０００℃以下の熱処理がＲＴＡ
（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）
処理であることを特徴とする請求項１３記載の半導体装
置の製造方法。 - 【請求項１８】 半導体基板上にＥＥＰＲＯＭセルを形
成する工程において、ゲート絶縁膜を形成する工程と、
トンネル絶縁膜を形成する工程と、前記トンネル絶縁膜
を形成した後、酸素原子を含むガス雰囲気下で１０００
℃以下の熱処理を行う工程とを含む事を特徴とする半導
体装置の製造方法。 - 【請求項１９】 前記酸素原子を含むガスがＮ2Ｏであ
ることを特徴とする請求項１８記載の半導体装置の製造
方法。 - 【請求項２０】 前記酸素原子を含むガスがＯ2である
ことを特徴とする請求項１８記載の半導体装置の製造方
法。 - 【請求項２１】 前記ゲート絶縁膜を形成する工程と、
前記Ｏ2雰囲気下での熱処理との間に、ＮＨ３雰囲気下
での熱処理を行う工程を含むことを特徴とする請求項２
０記載の半導体装置の製造方法。 - 【請求項２２】 前記１０００℃以下の熱処理がＲＴＡ
（Ｒａｐｉｄ−Ｔｈｅｒｍａｌ−Ａｎｎｅａｌｉｎｇ）
処理であることを特徴とする請求項１８記載の半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004060A JP2002009282A (ja) | 2000-04-19 | 2001-01-11 | 半導体装置の製造方法 |
| US09/808,071 US6680244B2 (en) | 2000-04-19 | 2001-03-14 | Method for manufacturing semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000117969 | 2000-04-19 | ||
| JP2000-117965 | 2000-04-19 | ||
| JP2000117965 | 2000-04-19 | ||
| JP2000-117969 | 2000-04-19 | ||
| JP2001004060A JP2002009282A (ja) | 2000-04-19 | 2001-01-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009282A true JP2002009282A (ja) | 2002-01-11 |
Family
ID=27343140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004060A Pending JP2002009282A (ja) | 2000-04-19 | 2001-01-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6680244B2 (ja) |
| JP (1) | JP2002009282A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024678A (ja) * | 2004-07-07 | 2006-01-26 | Nec Electronics Corp | 半導体装置の製造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218934A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04133428A (ja) * | 1990-09-26 | 1992-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04196587A (ja) * | 1990-11-28 | 1992-07-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0745606A (ja) * | 1993-07-28 | 1995-02-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH07135208A (ja) * | 1993-11-10 | 1995-05-23 | Sony Corp | 絶縁膜の形成方法 |
| JPH0851205A (ja) * | 1994-08-08 | 1996-02-20 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH08116053A (ja) * | 1994-10-13 | 1996-05-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH09139437A (ja) * | 1995-11-03 | 1997-05-27 | Motorola Inc | 窒化酸化物誘電体層を有する半導体素子の製造方法 |
| WO2000011708A1 (en) * | 1998-08-19 | 2000-03-02 | Advanced Micro Devices, Inc. | Semiconductor device having oxide-nitride gate insulating layer and method of manufacture thereof |
| JP2000114395A (ja) * | 1998-10-09 | 2000-04-21 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4140548A (en) * | 1978-05-19 | 1979-02-20 | Maruman Integrated Circuits Inc. | MOS Semiconductor process utilizing a two-layer oxide forming technique |
| KR920007450B1 (ko) * | 1987-07-31 | 1992-09-01 | 마쯔시다덴기산교 가부시기가이샤 | 반도체장치 및 그 제조방법 |
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5362685A (en) * | 1992-10-29 | 1994-11-08 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide in integrated circuit devices |
| US5296411A (en) * | 1993-04-28 | 1994-03-22 | Advanced Micro Devices, Inc. | Method for achieving an ultra-reliable thin oxide using a nitrogen anneal |
| US5591681A (en) * | 1994-06-03 | 1997-01-07 | Advanced Micro Devices, Inc. | Method for achieving a highly reliable oxide film |
| KR20000018524A (ko) * | 1998-09-02 | 2000-04-06 | 김영환 | 비휘발성 메모리 소자 및 그의 제조방법 |
| US6190973B1 (en) * | 1998-12-18 | 2001-02-20 | Zilog Inc. | Method of fabricating a high quality thin oxide |
-
2001
- 2001-01-11 JP JP2001004060A patent/JP2002009282A/ja active Pending
- 2001-03-14 US US09/808,071 patent/US6680244B2/en not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218934A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04133428A (ja) * | 1990-09-26 | 1992-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04196587A (ja) * | 1990-11-28 | 1992-07-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0745606A (ja) * | 1993-07-28 | 1995-02-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH07135208A (ja) * | 1993-11-10 | 1995-05-23 | Sony Corp | 絶縁膜の形成方法 |
| JPH0851205A (ja) * | 1994-08-08 | 1996-02-20 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH08116053A (ja) * | 1994-10-13 | 1996-05-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH09139437A (ja) * | 1995-11-03 | 1997-05-27 | Motorola Inc | 窒化酸化物誘電体層を有する半導体素子の製造方法 |
| WO2000011708A1 (en) * | 1998-08-19 | 2000-03-02 | Advanced Micro Devices, Inc. | Semiconductor device having oxide-nitride gate insulating layer and method of manufacture thereof |
| JP2000114395A (ja) * | 1998-10-09 | 2000-04-21 | Sony Corp | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024678A (ja) * | 2004-07-07 | 2006-01-26 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP4594664B2 (ja) * | 2004-07-07 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010034098A1 (en) | 2001-10-25 |
| US6680244B2 (en) | 2004-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JP3432359B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002009282A (ja) | 半導体装置の製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JPS58132951A (ja) | 二珪化チタンの形成方法 | |
| JP2630296B2 (ja) | 半導体装置の製造方法 | |
| JP2002270813A (ja) | 半導体装置の製造方法 | |
| KR100338106B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JP4909503B2 (ja) | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 | |
| JPH05109736A (ja) | 半導体装置の製造方法 | |
| JPH06181219A (ja) | 半導体装置の製造方法 | |
| JPH10125807A (ja) | ゲート酸化膜の形成方法及び半導体記憶装置の製造方法 | |
| JPH0434926A (ja) | 半導体装置の製造方法 | |
| JP2003258131A (ja) | 半導体装置の製造方法 | |
| JPH0448657A (ja) | 半導体装置およびその製造方法 | |
| JPH03227069A (ja) | 半導体記憶装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS63169743A (ja) | 半導体装置の製造方法 | |
| JPH053172A (ja) | 半導体装置及びその製造方法 | |
| JPH07283323A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |