JPH0434926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0434926A JPH0434926A JP14084090A JP14084090A JPH0434926A JP H0434926 A JPH0434926 A JP H0434926A JP 14084090 A JP14084090 A JP 14084090A JP 14084090 A JP14084090 A JP 14084090A JP H0434926 A JPH0434926 A JP H0434926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor device
- ti5iz
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 abstract description 86
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 8
- 239000007789 gas Substances 0.000 abstract description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229910008484 TiSi Inorganic materials 0.000 abstract description 3
- 229910021529 ammonia Inorganic materials 0.000 abstract description 3
- 150000002500 ions Chemical group 0.000 abstract description 3
- 239000011259 mixed solution Substances 0.000 abstract description 3
- 229910008479 TiSi2 Inorganic materials 0.000 abstract description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 abstract 1
- 230000002269 spontaneous effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910003087 TiOx Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 241000190020 Zelkova serrata Species 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本願の発明は、シリコン基体の表面部にシリサイド層を
形成する半導体装置の製造方法に関するものである。
形成する半導体装置の製造方法に関するものである。
請求項1の発明は、上記の様な半導体装置の製造方法に
おいて、シリサイド層の形成をシリコン化合物膜を介し
て行うと共に、この形成を希ガス雰囲気中での熱処理で
行うことによって、シリコン基体の表面部が所望の抵抗
値を有しており且つ微細な半導体装置を製造することが
できる様にしたものである。
おいて、シリサイド層の形成をシリコン化合物膜を介し
て行うと共に、この形成を希ガス雰囲気中での熱処理で
行うことによって、シリコン基体の表面部が所望の抵抗
値を有しており且つ微細な半導体装置を製造することが
できる様にしたものである。
請求項2の発明は、上記の様な半導体装置の製造方法に
おいて、シリサイド層の形成をシリコン化合物膜を介し
て行うと共に、シリサイド層にエネルギ線を照射するこ
とによって、シリコン基体の表面部が低い抵抗値を有し
ており且つ微細な半導体装置を製造することができる様
にしたものである。
おいて、シリサイド層の形成をシリコン化合物膜を介し
て行うと共に、シリサイド層にエネルギ線を照射するこ
とによって、シリコン基体の表面部が低い抵抗値を有し
ており且つ微細な半導体装置を製造することができる様
にしたものである。
MOS)ランジスタ等の微細化に伴い、短チヤネル効果
等を軽減するために、浅い接合の形成が必要とされてい
る。しかし浅い拡散層では、シート抵抗及びコンタクト
抵抗が著しく高くなる。このため、拡散層の表面にシリ
サイド層を裏打ちする構造が採用されている。
等を軽減するために、浅い接合の形成が必要とされてい
る。しかし浅い拡散層では、シート抵抗及びコンタクト
抵抗が著しく高くなる。このため、拡散層の表面にシリ
サイド層を裏打ちする構造が採用されている。
第5図は、この様な半導体装置の製造方法の従来例を示
している。即ち、第5A図に示す様に、Si基体11に
素子分離用のSiO□膜12とチャネルストッパ13と
を形成し、素子形成領域14に拡散層15を形成する。
している。即ち、第5A図に示す様に、Si基体11に
素子分離用のSiO□膜12とチャネルストッパ13と
を形成し、素子形成領域14に拡散層15を形成する。
そして、拡散層15上の自然酸化膜を希釈フッ酸等で完
全に除去した後、第5B図に示す様に例えばTi膜16
を全面に堆積させる。
全に除去した後、第5B図に示す様に例えばTi膜16
を全面に堆積させる。
その後、熱処理によってTi膜16とSi基体11とを
反応させ、SiO□膜12上に残存している未反応のT
i膜16を除去して、拡散層15上にのみ自己整合的に
Ti5iz層を形成する。
反応させ、SiO□膜12上に残存している未反応のT
i膜16を除去して、拡散層15上にのみ自己整合的に
Ti5iz層を形成する。
一方、上述の様に拡散層15の低抵抗化のみならず、ア
ロイスパイクを防止するために、金属配線とSi基体1
1との反応防止層としてもシリサイド層が用いられてい
る。
ロイスパイクを防止するために、金属配線とSi基体1
1との反応防止層としてもシリサイド層が用いられてい
る。
そして、レーザアニール等による熱処理によってシリサ
イド層を大粒径化させ、上述の反応防止効果を向上させ
ることが考えられている。
イド層を大粒径化させ、上述の反応防止効果を向上させ
ることが考えられている。
なお、Si基体の表面部にシリサイド層を形成する技術
としては、例えば本願の出願人による特願平1−175
105号がある。
としては、例えば本願の出願人による特願平1−175
105号がある。
ところが、第5B図の様に堆積させたTi膜16をシリ
サイド化させるための熱処理をAr等の希ガス雰囲気中
で行うと、Si基体11中からTi膜16中へSiが拡
散し易く、第6図に示す様にSiO□膜12の側部にも
Ti5iz層17が形成される。
サイド化させるための熱処理をAr等の希ガス雰囲気中
で行うと、Si基体11中からTi膜16中へSiが拡
散し易く、第6図に示す様にSiO□膜12の側部にも
Ti5iz層17が形成される。
Ti5iz層17が第6図の様に形成されると、SiO
□膜12上の他の配線の短絡を生しる危険性があるので
、半導体装置を十分には微細化させることができない。
□膜12上の他の配線の短絡を生しる危険性があるので
、半導体装置を十分には微細化させることができない。
これに対して、上述の熱処理をN2やNH,等の雰囲気
中で行うと、SiO□膜12上のTi膜16はチノ化す
る。このため、SiO□膜12上へはSiが拡散せず、
Ti5iz層17もSiO□膜12上には形成されない
。
中で行うと、SiO□膜12上のTi膜16はチノ化す
る。このため、SiO□膜12上へはSiが拡散せず、
Ti5iz層17もSiO□膜12上には形成されない
。
しかし今度は、第7A図に示す様に、拡散層15上のT
i5iz層17上にTiN膜18が形成される。
i5iz層17上にTiN膜18が形成される。
このTiN膜18は、アンモニアと過酸化水素水との混
合溶液等で5i(h膜12上の未反応のTi1i16を
エツチングする時に、第7B図に示す様に同時にエツチ
ングされる。
合溶液等で5i(h膜12上の未反応のTi1i16を
エツチングする時に、第7B図に示す様に同時にエツチ
ングされる。
このため、最終的に形成されるTi5iz層17の厚さ
の制御が容易でなく、シート抵抗やコンタクト抵抗が所
望の値を有している半導体装置を容易には製造すること
ができない。
の制御が容易でなく、シート抵抗やコンタクト抵抗が所
望の値を有している半導体装置を容易には製造すること
ができない。
一方、Ti5iz層17を大粒径化させるための既述の
レーザアニール等を行う前は、このTi5iz層17は
微細結晶である。このため、レーザアニル時にSi基体
11中のSiがTi5iz層17の粒界を拡散し、この
拡散したSiがTi5iz層17の表面に凝集する。
レーザアニール等を行う前は、このTi5iz層17は
微細結晶である。このため、レーザアニル時にSi基体
11中のSiがTi5iz層17の粒界を拡散し、この
拡散したSiがTi5iz層17の表面に凝集する。
この様にSiがTi5iz層17の表面に凝集すると、
このTi5iz層17の抵抗が高くなる。このため、シ
ート抵抗やコンタクト抵抗が十分に低い半導体装置を製
造することができない。
このTi5iz層17の抵抗が高くなる。このため、シ
ート抵抗やコンタクト抵抗が十分に低い半導体装置を製
造することができない。
請求項1の半導体装置の製造方法は、シリコン基体11
上にシリコン化合物膜21を形成し、このシリコン化合
物膜21上に金属膜16を形成し、希ガス雰囲気中で熱
処理を行うことにより、前記シリコン化合物膜21を介
して前記金属膜16と前記シリコン基体11とを反応さ
せて、このシリコン基体11の表面部にシリサイド層1
7を形成している。
上にシリコン化合物膜21を形成し、このシリコン化合
物膜21上に金属膜16を形成し、希ガス雰囲気中で熱
処理を行うことにより、前記シリコン化合物膜21を介
して前記金属膜16と前記シリコン基体11とを反応さ
せて、このシリコン基体11の表面部にシリサイド層1
7を形成している。
請求項20半導体装置の製造方法は、シリコン基体11
上にシリコン化合物膜21を形成し、このシリコン化合
物膜2工上に金属膜16を形成し、熱処理を行うことに
より、前記シリコン化合物膜21を介して前記金属膜1
6と前記シリコン基体11とを反応させて、このシリコ
ン基体110表面部にシリサイド層17を形成し、この
シリサイドN17にエネルギ線25を照射している。
上にシリコン化合物膜21を形成し、このシリコン化合
物膜2工上に金属膜16を形成し、熱処理を行うことに
より、前記シリコン化合物膜21を介して前記金属膜1
6と前記シリコン基体11とを反応させて、このシリコ
ン基体110表面部にシリサイド層17を形成し、この
シリサイドN17にエネルギ線25を照射している。
請求項1及び2の何れの半導体装置の製造方法でも、金
属膜16とシリコン基体11との反応をシリコン化合物
膜21を介して行っているので、この反応がシリコン化
合物膜21によって抑制される。従って、金属膜16と
シリコン基体11との接触領域以外の領域、例えば素子
分離領域12にシリサイド層17が形成されるのを防止
することができる。
属膜16とシリコン基体11との反応をシリコン化合物
膜21を介して行っているので、この反応がシリコン化
合物膜21によって抑制される。従って、金属膜16と
シリコン基体11との接触領域以外の領域、例えば素子
分離領域12にシリサイド層17が形成されるのを防止
することができる。
しかも、請求項1の半導体装置の製造方法では、シリサ
イド層17を形成するための熱処理を希ガス雰囲気中で
行っているので、金属膜16と雰囲気との化合物膜18
が形成されるのを防止することができる。
イド層17を形成するための熱処理を希ガス雰囲気中で
行っているので、金属膜16と雰囲気との化合物膜18
が形成されるのを防止することができる。
また、請求項2の半導体装置の製造方法では、金属膜1
6とシリコン基体11との反応をシリコン化合物11に
21を介して行っているので、シリコン化合物膜21を
介さないで行う場合に比べて、シリサイド層17の粒径
が大きい。従って、更に大粒径化を行うためのエネルギ
線25の照射時に、シリサイド層17の粒界をシリコン
が拡散しにくい。
6とシリコン基体11との反応をシリコン化合物11に
21を介して行っているので、シリコン化合物膜21を
介さないで行う場合に比べて、シリサイド層17の粒径
が大きい。従って、更に大粒径化を行うためのエネルギ
線25の照射時に、シリサイド層17の粒界をシリコン
が拡散しにくい。
また、シリサイド層17を形成するための熱処理時等に
このシリサイド層17上に金属酸化膜が形成されても、
エネルギ線25の照射によってこの金属酸化膜が還元さ
れる。
このシリサイド層17上に金属酸化膜が形成されても、
エネルギ線25の照射によってこの金属酸化膜が還元さ
れる。
以下、本願の発明の第1及び第2実施例を、第1図〜第
4図を参照しながら説明する。
4図を参照しながら説明する。
第1図が、第1実施例を示している。この第1実施例で
は、素子形成領域14の形成までを第5図等に示した従
来例と同様に行い、更に図外の領域においてMOSトラ
ンジスタのゲート電極及びLDD構造用の側壁スペーサ
の形成までを行う。
は、素子形成領域14の形成までを第5図等に示した従
来例と同様に行い、更に図外の領域においてMOSトラ
ンジスタのゲート電極及びLDD構造用の側壁スペーサ
の形成までを行う。
そして、素子形成領域14上の自然酸化膜を希釈フッ酸
等で完全に除去した後、多結晶Si膜を堆積させこの多
結晶Si膜を酸化することによって、第1A図に示す様
に、素子形成領域14上にも厚さが100人程8の5i
02膜21を形成する。
等で完全に除去した後、多結晶Si膜を堆積させこの多
結晶Si膜を酸化することによって、第1A図に示す様
に、素子形成領域14上にも厚さが100人程8の5i
02膜21を形成する。
なお、MOS)ランジスタのソース・ドレイン領域を形
成するための不純物のイオン注入時に、多結晶Si膜か
ら成るゲート電極におけるチャネリングを防止するため
に、ゲート電極を酸化する。
成するための不純物のイオン注入時に、多結晶Si膜か
ら成るゲート電極におけるチャネリングを防止するため
に、ゲート電極を酸化する。
そして、この酸化によって形成するSiO2膜の厚さが
100人程8のあるので、SiO□膜21膜形1するた
めの酸化をゲート電極の酸化と同時に行う。
100人程8のあるので、SiO□膜21膜形1するた
めの酸化をゲート電極の酸化と同時に行う。
また、SiO□膜21膜形1に先立って上述の様に自然
酸化膜を除去しているのは、自然酸化膜は厚さが不均一
であり、素子形成領域14上のSiO□膜の厚さを均一
にするためである。
酸化膜を除去しているのは、自然酸化膜は厚さが不均一
であり、素子形成領域14上のSiO□膜の厚さを均一
にするためである。
その後、MOSトランジスタのソース・ドレイン領域を
形成するための不純物のイオン注入によって、素子形成
領域14へも5i(h膜21を通して不純物をイオン注
入し、拡散層15を形成する。
形成するための不純物のイオン注入によって、素子形成
領域14へも5i(h膜21を通して不純物をイオン注
入し、拡散層15を形成する。
次に、第1B図に示す様に、SiO,膜21を10〜5
0人程度、程度ば50人程度の厚さで残す様に、コ(7
) S 10□膜21を希釈フッ酸によってエツチング
する。
0人程度、程度ば50人程度の厚さで残す様に、コ(7
) S 10□膜21を希釈フッ酸によってエツチング
する。
なお、この様にSiO□膜21膜形1を一旦100程度
度にしその後に50人程度に薄(するのは、最初から薄
い5in2膜21を形成しようとしても膜厚の制御性が
良くないからである。
度にしその後に50人程度に薄(するのは、最初から薄
い5in2膜21を形成しようとしても膜厚の制御性が
良くないからである。
次に、第1C図に示す様にTi膜16を全面に堆積させ
、Ar等の希ガス雰囲気中で650″C程度の温度のラ
ンプアニールを行う。すると、Si基体11のStがS
iO□膜21中21中してTi膜16と反応し、まずT
iSi層(図示せず)が形成される。
、Ar等の希ガス雰囲気中で650″C程度の温度のラ
ンプアニールを行う。すると、Si基体11のStがS
iO□膜21中21中してTi膜16と反応し、まずT
iSi層(図示せず)が形成される。
その後、アンモニアと過酸化水素水との混合溶液等で、
SiO□膜12上に残存している未反応のTi膜16を
選択的にエツチングする。
SiO□膜12上に残存している未反応のTi膜16を
選択的にエツチングする。
そして今度は、900°C程度の温度のランプアニール
を行い、TiSi層をTi5iz層17にして、第1D
図に示す様にこのTi5iz層17を拡散層15上にの
み自己整合的に形成する。
を行い、TiSi層をTi5iz層17にして、第1D
図に示す様にこのTi5iz層17を拡散層15上にの
み自己整合的に形成する。
なお、上述の様にランプアニールを2段階の温度で行う
のは、当初から900°Cの温度でランプアニールを行
うと、SiO□膜12上のTi膜16も5iOt膜12
と反応してシリサイド化し、Ti5iz層17を拡散層
15上にのみ形成することができないからである。
のは、当初から900°Cの温度でランプアニールを行
うと、SiO□膜12上のTi膜16も5iOt膜12
と反応してシリサイド化し、Ti5iz層17を拡散層
15上にのみ形成することができないからである。
その後は、通常の工程によって、第1E図に示す様に、
層間絶縁膜としてSin、膜22を堆積させ、Ti5i
z層17に達するコンタクト孔23をSiO□膜22膜
間2し、A2配線24を形成する。
層間絶縁膜としてSin、膜22を堆積させ、Ti5i
z層17に達するコンタクト孔23をSiO□膜22膜
間2し、A2配線24を形成する。
以上の様な第1実施例では、Ti膜16とSi基体11
との反応をSin、膜21を介して行っているので、こ
の時の雰囲気がAr等の希ガスであるにも拘らず、この
反応がSiO□膜21膜上1て抑制される。
との反応をSin、膜21を介して行っているので、こ
の時の雰囲気がAr等の希ガスであるにも拘らず、この
反応がSiO□膜21膜上1て抑制される。
従って、第6図に示した様にSi基体11中の側部にも
Ti5iz層17が形成されるのを防止することかでき
る。
Ti5iz層17が形成されるのを防止することかでき
る。
なお、SiO□膜21膜上1が当初の100人のままで
あれば、このSiO□膜21中21中が拡散せず、Ti
5iz層17は形成されない。
あれば、このSiO□膜21中21中が拡散せず、Ti
5iz層17は形成されない。
また、Ti5iz層17を形成する時の雰囲気が上述の
様にAr等の希ガスであるので、第7A図に示した様に
TiSi、層17上にTiN膜18が形成されるのを防
止することもできる。
様にAr等の希ガスであるので、第7A図に示した様に
TiSi、層17上にTiN膜18が形成されるのを防
止することもできる。
第2図は、第2実施例を示している。この第2実施例の
第2A図〜第2C図の工程は第1実施例の第1A図〜第
1D図の工程に対応しており、ランプアニール時の雰囲
気がN2であることを除いて、Ti51g層17の形成
までは第1実施例と同様に行う。
第2A図〜第2C図の工程は第1実施例の第1A図〜第
1D図の工程に対応しており、ランプアニール時の雰囲
気がN2であることを除いて、Ti51g層17の形成
までは第1実施例と同様に行う。
この第2実施例では、その後、第2C図に示す欅に、波
長308 nmのXeC1エキシマレーザ光25を、1
000〜2200mJ/afl程度の強度でTi5iz
層17に照射する。この結果、jiSiz層17が層粒
7化して、このTi5iz層17のアロイスパイク防止
効果が向上する。
長308 nmのXeC1エキシマレーザ光25を、1
000〜2200mJ/afl程度の強度でTi5iz
層17に照射する。この結果、jiSiz層17が層粒
7化して、このTi5iz層17のアロイスパイク防止
効果が向上する。
ところで、この第2実施例では、レーザ光25を照射す
る前のTi5iz層17は、5i02膜2Iを介したシ
リサイド化によって形成しており、SiO□膜21膜上
1ない場合に比べて元々粒径が大きい。
る前のTi5iz層17は、5i02膜2Iを介したシ
リサイド化によって形成しており、SiO□膜21膜上
1ない場合に比べて元々粒径が大きい。
従って、レーザ光25の照射による大粒径化時に、Si
基体11中のSiがTi5iz層17の粒界を拡散しに
くい。
基体11中のSiがTi5iz層17の粒界を拡散しに
くい。
しかも、Ti5iz層17上にTiOx膜(図示せず)
が形成されていても、エキシマレーザ光25の照射によ
ってTiOx膜が還元される。
が形成されていても、エキシマレーザ光25の照射によ
ってTiOx膜が還元される。
更に、シワサイド層を高温に保持すると、一般に、その
相変化に伴ってシート抵抗が増大する。
相変化に伴ってシート抵抗が増大する。
しかし、エキシマレーザ光25によるアニールは、シリ
サイド層の表面しかアニールせず、しかも非常に短時間
であるので、シリサイド層に相変化が生じない。従って
、エキシマレーザ光25によるアニールでは、Ti5i
z層17のシート抵抗が増大しない。
サイド層の表面しかアニールせず、しかも非常に短時間
であるので、シリサイド層に相変化が生じない。従って
、エキシマレーザ光25によるアニールでは、Ti5i
z層17のシート抵抗が増大しない。
第3A図及び第4A図は、この第2実施例にょるTiS
i2層17のシート抵抗及び直径が1.2μmのコンタ
クト孔のコンタクト抵抗を示している。
i2層17のシート抵抗及び直径が1.2μmのコンタ
クト孔のコンタクト抵抗を示している。
一方、第3B図及び第4B図は、SiO□膜21膜上1
ずに形成したTi5iz層17にエキシマレーザ光25
を照射した場合のシート抵抗及びコンタクト抵抗を示し
ている。
ずに形成したTi5iz層17にエキシマレーザ光25
を照射した場合のシート抵抗及びコンタクト抵抗を示し
ている。
これらの第3図及び算4図の比較からも明らかな様に、
この第2実施例によるTi5iz層17は抵抗が低い。
この第2実施例によるTi5iz層17は抵抗が低い。
また、上述の様にTi5iz層17の粒界をSiが拡散
しにくいので、Ti5iz層17の表面に凝集したSi
がその後の熱処理で再成長するということも少なく、従
ってこの第2実施例による半導体装置は耐熱性が高い。
しにくいので、Ti5iz層17の表面に凝集したSi
がその後の熱処理で再成長するということも少なく、従
ってこの第2実施例による半導体装置は耐熱性が高い。
請求項1及び2の何れの半導体装置の製造方法でも、素
子分離領域等にシリサイド層が形成されるのを防止する
ことができるので、シリコン基体の表面部にのみ高い選
択性でシリサイド層を形成することができ、微細な半導
体装置を製造することができる。
子分離領域等にシリサイド層が形成されるのを防止する
ことができるので、シリコン基体の表面部にのみ高い選
択性でシリサイド層を形成することができ、微細な半導
体装置を製造することができる。
しかも、請求項1の半導体装置の製造方法では、金属膜
と雰囲気との化合物膜が形成されるのを防止することが
できるので、シリサイド層の膜厚を正確に制御すること
ができ、シリコン基体の表面部が所望の抵抗値を有して
いる半導体装置を製造することができる。
と雰囲気との化合物膜が形成されるのを防止することが
できるので、シリサイド層の膜厚を正確に制御すること
ができ、シリコン基体の表面部が所望の抵抗値を有して
いる半導体装置を製造することができる。
また、請求項2の半導体装置の製造方法では、エネルギ
線の照射時にシリサイド層の粒界をシリコンが拡散しに
くく、シリサイド層上の金属酸化膜も還元されるので、
シリサイド層を低抵抗化することができ、シリコン基体
の表面部が低い抵抗値を有している半導体装置を製造す
ることができる。
線の照射時にシリサイド層の粒界をシリコンが拡散しに
くく、シリサイド層上の金属酸化膜も還元されるので、
シリサイド層を低抵抗化することができ、シリコン基体
の表面部が低い抵抗値を有している半導体装置を製造す
ることができる。
夫々シート抵抗及びコンタクト抵抗を示すグラフ、第3
B図及び第4B図は本願の発明の従来例で製造したシリ
サイド層の夫々シート抵抗及びコンタクト抵抗を示すグ
ラフである。
B図及び第4B図は本願の発明の従来例で製造したシリ
サイド層の夫々シート抵抗及びコンタクト抵抗を示すグ
ラフである。
第5図〜第7図は本願の発明の従来例を順次に示す側断
面図である。
面図である。
なお、図面に用いられた符号において、11・−−−−
−−−・・−・−・−・Si基体16−−−−−−−・
・−・−・・−−−−T i膜17−・・−・−・・−
−−−−−−・−・TiSi2層21−・−・・・−−
−−−−−−−−・SiO□膜25−−−−−−−−−
−−−−−−X e C1エキシマレーザ光である。
−−−・・−・−・−・Si基体16−−−−−−−・
・−・−・・−−−−T i膜17−・・−・−・・−
−−−−−−・−・TiSi2層21−・−・・・−−
−−−−−−−−・SiO□膜25−−−−−−−−−
−−−−−−X e C1エキシマレーザ光である。
Claims (1)
- 【特許請求の範囲】 1、シリコン基体上にシリコン化合物膜を形成し、 このシリコン化合物膜上に金属膜を形成し、希ガス雰囲
気中で熱処理を行うことにより、前記シリコン化合物膜
を介して前記金属膜と前記シリコン基体とを反応させて
、このシリコン基体の表面部にシリサイド層を形成する
半導体装置の製造方法。 2、シリコン基体上にシリコン化合物膜を形成し、 このシリコン化合物膜上に金属膜を形成し、熱処理を行
うことにより、前記シリコン化合物膜を介して前記金属
膜と前記シリコン基体とを反応させて、このシリコン基
体の表面部にシリサイド層を形成し、 このシリサイド層にエネルギ線を照射する半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14084090A JP2926897B2 (ja) | 1990-05-30 | 1990-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14084090A JP2926897B2 (ja) | 1990-05-30 | 1990-05-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0434926A true JPH0434926A (ja) | 1992-02-05 |
JP2926897B2 JP2926897B2 (ja) | 1999-07-28 |
Family
ID=15277940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14084090A Expired - Fee Related JP2926897B2 (ja) | 1990-05-30 | 1990-05-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2926897B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5665647A (en) * | 1995-03-08 | 1997-09-09 | Nec Corporation | Making metal silicide using oxide film |
JP2001358089A (ja) * | 2001-05-10 | 2001-12-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
KR100339873B1 (ko) * | 1998-02-23 | 2002-09-18 | 미쓰비시덴키 가부시키가이샤 | 반도체장치및그제조방법 |
-
1990
- 1990-05-30 JP JP14084090A patent/JP2926897B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5665647A (en) * | 1995-03-08 | 1997-09-09 | Nec Corporation | Making metal silicide using oxide film |
KR100339873B1 (ko) * | 1998-02-23 | 2002-09-18 | 미쓰비시덴키 가부시키가이샤 | 반도체장치및그제조방법 |
US6586345B1 (en) | 1998-02-23 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device wiring layer having an oxide layer between the polysilicon and silicide layers |
JP2001358089A (ja) * | 2001-05-10 | 2001-12-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2926897B2 (ja) | 1999-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2857006B2 (ja) | Mos集積回路上の自己整列珪化コバルト | |
US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
US6429124B1 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
JP2002016246A (ja) | Mos型半導体トランジスタの製造方法 | |
JP2930042B2 (ja) | 半導体装置の製造方法 | |
JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH10335265A (ja) | 半導体装置の製造方法 | |
JPH0434926A (ja) | 半導体装置の製造方法 | |
JP3336604B2 (ja) | 半導体装置の製造方法 | |
US6764948B2 (en) | Method of manufacturing a semiconductor device and the semiconductor device manufactured by the method | |
JPH023244A (ja) | 半導体装置の製造方法 | |
JP3185235B2 (ja) | 半導体装置の製造方法 | |
KR100200184B1 (ko) | 반도체 장치의 제조방법 | |
JP2910064B2 (ja) | 半導体装置の製造方法 | |
JP2758444B2 (ja) | 半導体装置の製造方法 | |
JPH06310666A (ja) | デュアルゲート構造cmos型半導体装置の製造方法 | |
JPH08288241A (ja) | 半導体装置およびその製造方法 | |
JPH0536632A (ja) | 半導体装置の製造方法 | |
JP2001185506A (ja) | 半導体装置の製造方法 | |
JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
JPH05190566A (ja) | 半導体装置の製造方法 | |
JPH113872A (ja) | 半導体装置の製造方法 | |
JP2785734B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |