JP2001358089A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001358089A JP2001358089A JP2001140273A JP2001140273A JP2001358089A JP 2001358089 A JP2001358089 A JP 2001358089A JP 2001140273 A JP2001140273 A JP 2001140273A JP 2001140273 A JP2001140273 A JP 2001140273A JP 2001358089 A JP2001358089 A JP 2001358089A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- impurity diffusion
- oxide film
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 Ｓｉ基板にダメージを与えることがなくな
り、高融点金属シリサイド（Ｔｉシリサイド）／Ｓｉ界
面の制御性をよくし、接合リークを低減し、浅い接合形
成を可能にし、シリサイド膜の熱的安定性を向上させ得
る半導体装置の製造方法を提供する。 【解決手段】 シリコン基板の不純物拡散層上に高融点
金属シリサイド膜を有する半導体装置の製造方法におい
て、アクティブ領域と素子分離領域４２とを有する半導
体基板４１を用意する工程と、前記アクティブ領域に不
純物拡散層４３を形成する工程と、前記不純物拡散層４
３形成工程において前記不純物拡散層４３上に自然酸化
膜４４が形成された場合、前記自然酸化膜４４を除去す
る工程と、前記不純物拡散層４３上に洗浄酸化膜４４ａ
を形成する工程と、前記洗浄酸化膜４４ａ上に高融点金
属膜（Ｔｉ）４５を形成する工程と、熱処理によって、
前記高融点金属膜（Ｔｉ）４５を高融点金属シリサイド
膜（Ｔｉシリサイド膜）４６に変化させる工程とを有す
る。
り、高融点金属シリサイド（Ｔｉシリサイド）／Ｓｉ界
面の制御性をよくし、接合リークを低減し、浅い接合形
成を可能にし、シリサイド膜の熱的安定性を向上させ得
る半導体装置の製造方法を提供する。 【解決手段】 シリコン基板の不純物拡散層上に高融点
金属シリサイド膜を有する半導体装置の製造方法におい
て、アクティブ領域と素子分離領域４２とを有する半導
体基板４１を用意する工程と、前記アクティブ領域に不
純物拡散層４３を形成する工程と、前記不純物拡散層４
３形成工程において前記不純物拡散層４３上に自然酸化
膜４４が形成された場合、前記自然酸化膜４４を除去す
る工程と、前記不純物拡散層４３上に洗浄酸化膜４４ａ
を形成する工程と、前記洗浄酸化膜４４ａ上に高融点金
属膜（Ｔｉ）４５を形成する工程と、熱処理によって、
前記高融点金属膜（Ｔｉ）４５を高融点金属シリサイド
膜（Ｔｉシリサイド膜）４６に変化させる工程とを有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、不純物拡散層表面上に
シリサイド層を有するサリサイド構造の半導体装置の製
造方法に関するものである。
シリサイド層を有するサリサイド構造の半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】従来技術のシリコン（Ｓｉ）を主成分と
する半導体装置において、不純物拡散層表面に沿った方
向の電気的抵抗（シート抵抗）は、半導体素子の微細化
に伴い高抵抗化してきた。
する半導体装置において、不純物拡散層表面に沿った方
向の電気的抵抗（シート抵抗）は、半導体素子の微細化
に伴い高抵抗化してきた。
【０００３】このシート抵抗を低抵抗化するには、不純
物拡散層表面上にＴｉとＳｉの化合物であるＴｉシリサ
イド（ＴｉＳｉ2 ）膜を形成することにより可能とな
る。
物拡散層表面上にＴｉとＳｉの化合物であるＴｉシリサ
イド（ＴｉＳｉ2 ）膜を形成することにより可能とな
る。
【０００４】この構造を有する半導体装置の応用例とし
て、不純物拡散層領域及びゲート領域上にＴｉシリサイ
ド膜を自己整合的に形成したサリサイド構造が挙げられ
る。
て、不純物拡散層領域及びゲート領域上にＴｉシリサイ
ド膜を自己整合的に形成したサリサイド構造が挙げられ
る。
【０００５】その第１の先行技術である半導体装置の製
造方法について図２を用いて説明する。
造方法について図２を用いて説明する。
【０００６】（１）まず、図２（ａ）に示すように、半
導体基板１に絶縁膜２による素子分離領域を形成し、ア
クティブ領域にゲート３を形成し、更に不純物を拡散さ
せた拡散層領域４を形成する。
導体基板１に絶縁膜２による素子分離領域を形成し、ア
クティブ領域にゲート３を形成し、更に不純物を拡散さ
せた拡散層領域４を形成する。
【０００７】（２）次に、図２（ｂ）に示すように、半
導体基板１の表面全体にＴｉ金属膜５を形成する。
導体基板１の表面全体にＴｉ金属膜５を形成する。
【０００８】（３）この後、この半導体基板１を、Ｎ2
ガス中でハロゲンランプによる短時間熱処理を２段階に
分けて行う。
ガス中でハロゲンランプによる短時間熱処理を２段階に
分けて行う。
【０００９】これは、自己整合的に不純物拡散層領域４
に、Ｔｉシリサイド膜６を形成するという目的上、所定
の領域以外の部分への、Ｔｉシリサイド膜６の生成を防
止するために用いられる熱処理法である。
に、Ｔｉシリサイド膜６を形成するという目的上、所定
の領域以外の部分への、Ｔｉシリサイド膜６の生成を防
止するために用いられる熱処理法である。
【００１０】この方法により、Ｔｉ膜を１回目に７２５
℃で３０秒の熱処理を施し、不純物拡散層領域４及びゲ
ート３以外の絶縁膜上に残っている未反応ＴｉとＴｉＮ
を、アンモニア過水に２５分浸すことにより除去し、図
２（ｃ）に示すように、Ｔｉシリサイド膜６を不純物拡
散層領域４上に残す。
℃で３０秒の熱処理を施し、不純物拡散層領域４及びゲ
ート３以外の絶縁膜上に残っている未反応ＴｉとＴｉＮ
を、アンモニア過水に２５分浸すことにより除去し、図
２（ｃ）に示すように、Ｔｉシリサイド膜６を不純物拡
散層領域４上に残す。
【００１１】その後、２回目の熱処理を８２５℃で３０
秒施すことにより、１回目の熱処理で形成されたＴｉシ
リサイド膜６を安定な膜にする。
秒施すことにより、１回目の熱処理で形成されたＴｉシ
リサイド膜６を安定な膜にする。
【００１２】また、上記したＳｉを主成分とする半導体
装置において、不純物拡散層表面に沿った方向の電気的
抵抗（シート抵抗）を低減するためには、低抵抗なＴｉ
シリサイド膜を、不純物拡散層表面に形成した構造が有
効である。
装置において、不純物拡散層表面に沿った方向の電気的
抵抗（シート抵抗）を低減するためには、低抵抗なＴｉ
シリサイド膜を、不純物拡散層表面に形成した構造が有
効である。
【００１３】次に、その第２の先行技術である半導体装
置の製造方法について図３を用いて説明する。
置の製造方法について図３を用いて説明する。
【００１４】（１）まず、図３（ａ）に示すように、Ｓ
ｉを主成分とする半導体基板１１に絶縁膜１２による素
子分離領域を形成する。
ｉを主成分とする半導体基板１１に絶縁膜１２による素
子分離領域を形成する。
【００１５】（２）次に、図３（ｂ）に示すように、素
子分離領域以外の部分に不純物を拡散させた不純物拡散
層領域１３を形成した後、半導体基板１１の表面全体に
Ｔｉ金属膜を形成する。この際に、不純物拡散層領域１
３において、ＴｉとＳｉの反応の妨げとなる自然酸化膜
１４の除去を目的として、図３（ｃ）に示すように、Ａ
ｒイオンで半導体基板１１表面を逆スパッタし、自然酸
化膜１４を除去し、図３（ｄ）に示すように、Ｔｉ１５
を形成する。
子分離領域以外の部分に不純物を拡散させた不純物拡散
層領域１３を形成した後、半導体基板１１の表面全体に
Ｔｉ金属膜を形成する。この際に、不純物拡散層領域１
３において、ＴｉとＳｉの反応の妨げとなる自然酸化膜
１４の除去を目的として、図３（ｃ）に示すように、Ａ
ｒイオンで半導体基板１１表面を逆スパッタし、自然酸
化膜１４を除去し、図３（ｄ）に示すように、Ｔｉ１５
を形成する。
【００１６】その後、この半導体基板１１をＮ2 ガス中
で短時間の熱処理することにより、不純物拡散層上のＳ
ｉとＴｉ１５を反応させ、Ｔｉシリサイド膜を形成し、
それ以外の素子分離絶縁膜上のＴｉ１５はシリサイド化
せず、未反応のままか、又は、Ｎ2 と反応し、ＴｉＮを
形成する。
で短時間の熱処理することにより、不純物拡散層上のＳ
ｉとＴｉ１５を反応させ、Ｔｉシリサイド膜を形成し、
それ以外の素子分離絶縁膜上のＴｉ１５はシリサイド化
せず、未反応のままか、又は、Ｎ2 と反応し、ＴｉＮを
形成する。
【００１７】この後、図３（ｅ）に示すように、絶縁膜
１２上の未反応Ｔｉ１５とＴｉＮをアンモニア過水で選
択エッチングし、Ｔｉシリサイド膜１６のみ残すように
する。
１２上の未反応Ｔｉ１５とＴｉＮをアンモニア過水で選
択エッチングし、Ｔｉシリサイド膜１６のみ残すように
する。
【００１８】次いで、Ｔｉシリサイド膜１６をより安定
なものにするため、短時間での熱処理を加えるものであ
った。
なものにするため、短時間での熱処理を加えるものであ
った。
【００１９】
【発明が解決しようとする課題】しかしながら、上記の
第１の先行技術では、アクティブ領域にソース／ドレイ
ン領域を形成した後に、Ｔｉシリサイド膜を自己整合的
に形成するが、シリサイド形成時にＳｉの拡散により、
シリサイド化が促進され、ＴｉＳｉ2 ／Ｓｉ界面近傍の
不純物が吸い上げられ、また、ＴｉＳｉ2 ／Ｓｉ界面に
Ｔｉの化合物が形成され、Ｔｉシリサイド化が抑制さ
れ、その結果、抵抗が上昇する。
第１の先行技術では、アクティブ領域にソース／ドレイ
ン領域を形成した後に、Ｔｉシリサイド膜を自己整合的
に形成するが、シリサイド形成時にＳｉの拡散により、
シリサイド化が促進され、ＴｉＳｉ2 ／Ｓｉ界面近傍の
不純物が吸い上げられ、また、ＴｉＳｉ2 ／Ｓｉ界面に
Ｔｉの化合物が形成され、Ｔｉシリサイド化が抑制さ
れ、その結果、抵抗が上昇する。
【００２０】その場合、不純物の吸い上げは、ＴｉＳｉ
2 ／Ｓｉ界面近傍の不純物濃度低下をもたらし、オーミ
ックなコンタクトをとることが難しくなる。
2 ／Ｓｉ界面近傍の不純物濃度低下をもたらし、オーミ
ックなコンタクトをとることが難しくなる。
【００２１】また、ＬＤＤ構造においては、ｎ- 層の不
純物濃度低下により、ゲート−ソース間耐圧が悪くな
る。また、不純物濃度低下は、ＴｉＳｉ2 ／Ｓｉ界面へ
の空乏層幅の増大を招き、界面近傍にシリサイド形成時
のＳｉ拡散により発生したＳｉ空孔等の欠陥が、空乏層
内に導入され、接合リーク電流増大の原因になる。
純物濃度低下により、ゲート−ソース間耐圧が悪くな
る。また、不純物濃度低下は、ＴｉＳｉ2 ／Ｓｉ界面へ
の空乏層幅の増大を招き、界面近傍にシリサイド形成時
のＳｉ拡散により発生したＳｉ空孔等の欠陥が、空乏層
内に導入され、接合リーク電流増大の原因になる。
【００２２】これに加え、サリサイド構造はＨＦ処理が
できない難点がある。
できない難点がある。
【００２３】すなわち、ＭＯＳ素子製造プロセスとの互
換性を考えたときに、ＨＦ処理が洗浄工程にはかかせな
いので、ＨＦ処理が可能となることが望ましいが、Ｔｉ
シリサイドはＨＦに容易に溶けるので、ＨＦ処理の入る
洗浄ができない問題点がある。
換性を考えたときに、ＨＦ処理が洗浄工程にはかかせな
いので、ＨＦ処理が可能となることが望ましいが、Ｔｉ
シリサイドはＨＦに容易に溶けるので、ＨＦ処理の入る
洗浄ができない問題点がある。
【００２４】また、ＴｉＳｉ2 は酸化されやすく、自然
酸化膜又は後工程の熱処理により、形成された酸化膜
を、Ｔｉシリサイド表面に形成し易く、オーミックなコ
ンタクトがとり難い。
酸化膜又は後工程の熱処理により、形成された酸化膜
を、Ｔｉシリサイド表面に形成し易く、オーミックなコ
ンタクトがとり難い。
【００２５】更に、ＴｉＳｉ2 の耐熱性は悪く、高温熱
処理を伴うＭＯＳ素子製造プロセスにおいては抵抗上昇
を招く。これは上部層間膜からくるストレスの影響によ
ると報告されている。
処理を伴うＭＯＳ素子製造プロセスにおいては抵抗上昇
を招く。これは上部層間膜からくるストレスの影響によ
ると報告されている。
【００２６】その他に、先にソース／ドレイン領域を形
成すると、後工程に続く熱処理により、接合が深くなる
という問題点と、形成した不純物拡散層上にＴｉシリサ
イド膜を形成すると、ＴｉＳｉ2 ／Ｓｉ界面の形状が凹
凸になり、場所により接合深さｘｊが変わり、浅い接合
形成が困難となる問題点があった。
成すると、後工程に続く熱処理により、接合が深くなる
という問題点と、形成した不純物拡散層上にＴｉシリサ
イド膜を形成すると、ＴｉＳｉ2 ／Ｓｉ界面の形状が凹
凸になり、場所により接合深さｘｊが変わり、浅い接合
形成が困難となる問題点があった。
【００２７】また、上記の第２の先行技術では、Ｔｉシ
リサイド膜を形成する際に、Ｓｉ基板表面に形成された
自然酸化膜を、Ａｒイオンで逆スパッタするために、半
導体基板に酸素がノックオンされたり、Ａｒ粒子が打ち
込まれ、ダメージを与える。更に、自然酸化膜が除去し
きれないので、その上にＴｉを堆積し、熱処理を行う
と、Ｔｉシリサイド／Ｓｉ界面が凹凸になり、かつ反応
が不均一となる。
リサイド膜を形成する際に、Ｓｉ基板表面に形成された
自然酸化膜を、Ａｒイオンで逆スパッタするために、半
導体基板に酸素がノックオンされたり、Ａｒ粒子が打ち
込まれ、ダメージを与える。更に、自然酸化膜が除去し
きれないので、その上にＴｉを堆積し、熱処理を行う
と、Ｔｉシリサイド／Ｓｉ界面が凹凸になり、かつ反応
が不均一となる。
【００２８】このような界面の形状の結果、図４に示す
ように、接合深さｘｊが場所によって、ｘｊ1 ，ｘｊ2
と異なり、接合リーク増大の原因となる。これにより浅
い接合の安定形成が困難となる。
ように、接合深さｘｊが場所によって、ｘｊ1 ，ｘｊ2
と異なり、接合リーク増大の原因となる。これにより浅
い接合の安定形成が困難となる。
【００２９】また、不均一な反応の結果、シリサイド形
成後の熱処理に対するシリサイド膜の安定性が悪くな
り、シリサイド膜の凝集という現象が起き易くなり、シ
ート抵抗の上昇という問題点が生じる。凝集は、Ｔｉシ
リサイド膜の膜厚が薄いほど起き易いため、Ｔｉシリサ
イド膜の薄膜化が問題である。
成後の熱処理に対するシリサイド膜の安定性が悪くな
り、シリサイド膜の凝集という現象が起き易くなり、シ
ート抵抗の上昇という問題点が生じる。凝集は、Ｔｉシ
リサイド膜の膜厚が薄いほど起き易いため、Ｔｉシリサ
イド膜の薄膜化が問題である。
【００３０】本発明は、反応型でシリサイドを用いたサ
リサイド構造の半導体装置の製造方法において、Ｓｉ基
板にダメージを与えることがなくなり、高融点金属シリ
サイド（Ｔｉシリサイド）／Ｓｉ界面の制御性をよく
し、接合リークを低減し、浅い接合形成を可能にし、シ
リサイド膜の熱的安定性を向上させ得る半導体装置の製
造方法を提供することを目的とする。
リサイド構造の半導体装置の製造方法において、Ｓｉ基
板にダメージを与えることがなくなり、高融点金属シリ
サイド（Ｔｉシリサイド）／Ｓｉ界面の制御性をよく
し、接合リークを低減し、浅い接合形成を可能にし、シ
リサイド膜の熱的安定性を向上させ得る半導体装置の製
造方法を提供することを目的とする。
【００３１】より具体的には、ＴｉＳｉ2 ／Ｓｉ界面の
不純物濃度低下と、化合物形成、接合リーク増大、ＨＦ
処理ができないという問題点及びＴｉシリサイドの耐熱
性の不良や、浅い接合形成が困難であるという問題点を
除去するために、Ｔｉシリサイド膜上に多結晶Ｓｉを堆
積し、多結晶Ｓｉ膜内に不純物をイオン注入し、熱処理
によって拡散させ、ソース／ドレイン領域を形成するこ
とにより、ＴｉＳｉ2／Ｓｉ界面の濃度低下を防ぎ、メ
タルとのオーミックコンタクトをとり、しかもＴｉＳｉ
2 を均一に形成し、ゲート−ソース間の耐圧劣化を防
ぎ、接合リーク電流の増大を防ぎ、ＨＦの入った洗浄を
可能にすると共に、ＴｉＳｉ2 の耐熱性を向上させ、浅
い接合の安定形成を行い得る半導体装置の製造方法を提
供する。
不純物濃度低下と、化合物形成、接合リーク増大、ＨＦ
処理ができないという問題点及びＴｉシリサイドの耐熱
性の不良や、浅い接合形成が困難であるという問題点を
除去するために、Ｔｉシリサイド膜上に多結晶Ｓｉを堆
積し、多結晶Ｓｉ膜内に不純物をイオン注入し、熱処理
によって拡散させ、ソース／ドレイン領域を形成するこ
とにより、ＴｉＳｉ2／Ｓｉ界面の濃度低下を防ぎ、メ
タルとのオーミックコンタクトをとり、しかもＴｉＳｉ
2 を均一に形成し、ゲート−ソース間の耐圧劣化を防
ぎ、接合リーク電流の増大を防ぎ、ＨＦの入った洗浄を
可能にすると共に、ＴｉＳｉ2 の耐熱性を向上させ、浅
い接合の安定形成を行い得る半導体装置の製造方法を提
供する。
【００３２】また、以上述べたＴｉシリサイド／Ｓｉ界
面の形状からくる接合リーク増大という問題点と、浅い
接合形成が困難であるという問題点と、熱的安定性の問
題点を解決しようとするもので、Ｓｉを主成分とする半
導体装置において、不純物拡散層表面にＴｉシリサイド
膜を形成する工程において、Ｓｉ基板上にダメージを与
えることがなくなり、Ｔｉシリサイド／Ｓｉ界面の制御
性をよくし、接合リークを低減し、浅い接合形成を可能
にし、シリサイド膜の熱的安定性をよくする。
面の形状からくる接合リーク増大という問題点と、浅い
接合形成が困難であるという問題点と、熱的安定性の問
題点を解決しようとするもので、Ｓｉを主成分とする半
導体装置において、不純物拡散層表面にＴｉシリサイド
膜を形成する工程において、Ｓｉ基板上にダメージを与
えることがなくなり、Ｔｉシリサイド／Ｓｉ界面の制御
性をよくし、接合リークを低減し、浅い接合形成を可能
にし、シリサイド膜の熱的安定性をよくする。
【００３３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕シリコン基板の不純物拡散層上に高融点金属シリ
サイド膜を有する半導体装置の製造方法において、アク
ティブ領域と素子分離領域とを有する半導体基板を用意
する工程と、前記アクティブ領域に不純物拡散層を形成
する工程と、前記不純物拡散層形成工程において前記不
純物拡散層上に自然酸化膜が形成された場合、前記自然
酸化膜を除去する工程と、前記不純物拡散層上に洗浄酸
化膜を形成する工程と、前記洗浄酸化膜上に高融点金属
膜を形成する工程と、熱処理によって、前記高融点金属
膜を高融点金属シリサイド膜に変化させる工程を設ける
ようにしたものである。
成するために、 〔１〕シリコン基板の不純物拡散層上に高融点金属シリ
サイド膜を有する半導体装置の製造方法において、アク
ティブ領域と素子分離領域とを有する半導体基板を用意
する工程と、前記アクティブ領域に不純物拡散層を形成
する工程と、前記不純物拡散層形成工程において前記不
純物拡散層上に自然酸化膜が形成された場合、前記自然
酸化膜を除去する工程と、前記不純物拡散層上に洗浄酸
化膜を形成する工程と、前記洗浄酸化膜上に高融点金属
膜を形成する工程と、熱処理によって、前記高融点金属
膜を高融点金属シリサイド膜に変化させる工程を設ける
ようにしたものである。
【００３４】〔２〕上記〔１〕記載の半導体装置の製造
方法において、前記高融点金属はＴｉであることを特徴
とする。
方法において、前記高融点金属はＴｉであることを特徴
とする。
【００３５】〔３〕上記〔１〕記載の半導体装置の製造
方法において、前記自然酸化膜の除去は、洗浄とＨＦ処
理によることを特徴とする。
方法において、前記自然酸化膜の除去は、洗浄とＨＦ処
理によることを特徴とする。
【００３６】〔４〕上記〔１〕記載の半導体装置の製造
方法において、前記洗浄酸化膜の形成は、硫酸過水、塩
酸過水、ＨＦ過水、又はアンモニア過水の薬品によるこ
とを特徴とする。
方法において、前記洗浄酸化膜の形成は、硫酸過水、塩
酸過水、ＨＦ過水、又はアンモニア過水の薬品によるこ
とを特徴とする。
【００３７】〔５〕上記〔１〕記載の半導体装置の製造
方法において、前記洗浄酸化膜の形成は、Ｏ3 純水によ
ることを特徴とする。
方法において、前記洗浄酸化膜の形成は、Ｏ3 純水によ
ることを特徴とする。
【００３８】
【作用】本発明によれば、アクティブ領域に不純物拡散
層を形成し、該不純物拡散層上に形成された自然酸化膜
を除去した後、洗浄酸化膜を形成する。更に、該洗浄酸
化膜上に高融点金属（Ｔｉ）膜を形成し、熱処理を行い
前記高融点金属（Ｔｉ）膜の高融点金属シリサイド（Ｔ
ｉＳｉ2 ）膜を形成する。
層を形成し、該不純物拡散層上に形成された自然酸化膜
を除去した後、洗浄酸化膜を形成する。更に、該洗浄酸
化膜上に高融点金属（Ｔｉ）膜を形成し、熱処理を行い
前記高融点金属（Ｔｉ）膜の高融点金属シリサイド（Ｔ
ｉＳｉ2 ）膜を形成する。
【００３９】したがって、高融点金属シリサイド（Ｔｉ
Ｓｉ2 ）膜にかかる応力が緩和され、高融点金属シリサ
イド（ＴｉＳｉ2 ）膜の熱的安定性が得られる。
Ｓｉ2 ）膜にかかる応力が緩和され、高融点金属シリサ
イド（ＴｉＳｉ2 ）膜の熱的安定性が得られる。
【００４０】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００４１】図１は本発明の第１の実施例によるサリサ
イド構造の半導体装置の製造工程断面図である。
イド構造の半導体装置の製造工程断面図である。
【００４２】（１）まず、図１（ａ）に示すように、Ｓ
ｉ基板４１上に、素子分離をするためのフィールド酸化
（ＳｉＯ2 ）膜４２より成る素子分離領域を形成し、こ
の素子分離領域以外のアクティブ領域に従来技術と同様
に不純物拡散層４３を形成する。この時不純物拡散層４
３上に自然酸化膜４４が形成される。
ｉ基板４１上に、素子分離をするためのフィールド酸化
（ＳｉＯ2 ）膜４２より成る素子分離領域を形成し、こ
の素子分離領域以外のアクティブ領域に従来技術と同様
に不純物拡散層４３を形成する。この時不純物拡散層４
３上に自然酸化膜４４が形成される。
【００４３】（２）次いで、不純物拡散層４３上に形成
された自然酸化膜４４を除去するために、通常の洗浄、
例えば、硫酸過水（Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ＝
１：１：４）により、基板４１表面を洗浄し、５％ＨＦ
溶液中に３０秒つけて、不純物拡散層４３表面上の自然
酸化膜４４を除去し、更に、硫酸過水に１０分つけて、
図１（ｂ）に示すように、洗浄酸化膜４４ａを不純物拡
散層領域に１０Å程度成長させる。
された自然酸化膜４４を除去するために、通常の洗浄、
例えば、硫酸過水（Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ＝
１：１：４）により、基板４１表面を洗浄し、５％ＨＦ
溶液中に３０秒つけて、不純物拡散層４３表面上の自然
酸化膜４４を除去し、更に、硫酸過水に１０分つけて、
図１（ｂ）に示すように、洗浄酸化膜４４ａを不純物拡
散層領域に１０Å程度成長させる。
【００４４】（３）次いで、図１（ｃ）に示すように、
基板４１上にＴｉ膜４５を１００〜１０００Åスパッタ
する。
基板４１上にＴｉ膜４５を１００〜１０００Åスパッタ
する。
【００４５】（４）次に、Ｔｉシリサイド化熱処理の１
回目をハロゲンランプにより、６００〜７００℃で３０
秒の短時間熱処理で行い、不純物拡散層４３領域以外に
残った未反応ＴｉとＴｉＮを、アンモニア過水に２５分
間つけて除去した後、図１（ｄ）に示すように、不純物
拡散層領域４３上のＴｉシリサイド膜４６を安定にする
ための２回目の熱処理をハロゲンランプにより７００〜
９００℃で３０秒の短時間熱処理を行う。
回目をハロゲンランプにより、６００〜７００℃で３０
秒の短時間熱処理で行い、不純物拡散層４３領域以外に
残った未反応ＴｉとＴｉＮを、アンモニア過水に２５分
間つけて除去した後、図１（ｄ）に示すように、不純物
拡散層領域４３上のＴｉシリサイド膜４６を安定にする
ための２回目の熱処理をハロゲンランプにより７００〜
９００℃で３０秒の短時間熱処理を行う。
【００４６】この時、従来法で形成した場合と異なり、
洗浄酸化膜４４ａは均一に形成されるので、Ｔｉシリサ
イド膜４６を一様に形成することができ、接合の深さが
場所に依存することなく一定となり、接合リークを低減
できる。また、Ｔｉシリサイド膜４６自身も熱に対する
安定性が得られる。
洗浄酸化膜４４ａは均一に形成されるので、Ｔｉシリサ
イド膜４６を一様に形成することができ、接合の深さが
場所に依存することなく一定となり、接合リークを低減
できる。また、Ｔｉシリサイド膜４６自身も熱に対する
安定性が得られる。
【００４７】上記実施例においては、自然酸化膜の除去
及び洗浄酸化膜の形成には、薬品、つまり、硫酸過水を
用いているが、洗浄酸化膜の形成にはＯ3 純水を用いる
ことができる。
及び洗浄酸化膜の形成には、薬品、つまり、硫酸過水を
用いているが、洗浄酸化膜の形成にはＯ3 純水を用いる
ことができる。
【００４８】このように、Ｏ3 純水を使用した場合の方
が、洗浄酸化膜の質が良く、薬品を使用しないので、Ｔ
ＡＴ（ターンアラウンドタイム）、つまり工程に要する
時間の短縮とコストの低減の効果が期待できる。
が、洗浄酸化膜の質が良く、薬品を使用しないので、Ｔ
ＡＴ（ターンアラウンドタイム）、つまり工程に要する
時間の短縮とコストの低減の効果が期待できる。
【００４９】次に、本発明の第２の実施例について図５
を用いて説明する。
を用いて説明する。
【００５０】（１）まず、図５（ａ）に示すように、Ｓ
ｉ基板５１上に素子分離をするためのフィールド酸化膜
５２より成る素子分離領域を形成し、この素子分離領域
以外のアクティブ領域にはゲート酸化（ＳｉＯ2 ）膜５
３ａ、ゲート電極５３ｂ、サイドウォール（ＳｉＯ
2 膜）５３ｃからなるゲート５３を形成した後、不純物
拡散層（ソース・ドレイン）５４を形成する。なお、５
５は自然酸化膜である。
ｉ基板５１上に素子分離をするためのフィールド酸化膜
５２より成る素子分離領域を形成し、この素子分離領域
以外のアクティブ領域にはゲート酸化（ＳｉＯ2 ）膜５
３ａ、ゲート電極５３ｂ、サイドウォール（ＳｉＯ
2 膜）５３ｃからなるゲート５３を形成した後、不純物
拡散層（ソース・ドレイン）５４を形成する。なお、５
５は自然酸化膜である。
【００５１】（２）次いで、不純物拡散層５４上に形成
された自然酸化膜５５を除去するために、通常の洗浄、
例えば、硫酸過水（Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ＝
１：１：４）により、基板表面を洗浄し、５％ＨＦ溶液
中に３０秒つけて、不純物拡散層５４表面上の自然酸化
膜５５を除去し、更に、硫酸過水に１０分つけて、図５
（ｂ）に示すように、洗浄酸化（ＳｉＯ2 ）膜５６を、
不純物拡散層５４上及びゲート電極５３ｂ上に１０Å程
度成長させる。
された自然酸化膜５５を除去するために、通常の洗浄、
例えば、硫酸過水（Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ＝
１：１：４）により、基板表面を洗浄し、５％ＨＦ溶液
中に３０秒つけて、不純物拡散層５４表面上の自然酸化
膜５５を除去し、更に、硫酸過水に１０分つけて、図５
（ｂ）に示すように、洗浄酸化（ＳｉＯ2 ）膜５６を、
不純物拡散層５４上及びゲート電極５３ｂ上に１０Å程
度成長させる。
【００５２】（３）次に、図５（ｃ）に示すように、基
板上にＴｉ膜５７を１００〜１０００Åスパッタする。
板上にＴｉ膜５７を１００〜１０００Åスパッタする。
【００５３】（４）その後、Ｔｉシリサイド化のための
１回目の熱処理をハロゲンランプにより、６００〜７０
０℃で３０秒の短時間熱処理で行い、不純物拡散層５４
上及びゲート電極５３ｂ以外に残った未反応ＴｉとＴｉ
Ｎをアンモニア過水に２５分間つけて除去した後、図５
（ｄ）に示すように、不純物拡散層５４上及びゲート電
極５３ｂ上のＴｉシリサイド膜５８を安定にするための
２回目の熱処理を、ハロゲンランプにより７００〜９０
０℃で３０秒の短時間熱処理を行う。
１回目の熱処理をハロゲンランプにより、６００〜７０
０℃で３０秒の短時間熱処理で行い、不純物拡散層５４
上及びゲート電極５３ｂ以外に残った未反応ＴｉとＴｉ
Ｎをアンモニア過水に２５分間つけて除去した後、図５
（ｄ）に示すように、不純物拡散層５４上及びゲート電
極５３ｂ上のＴｉシリサイド膜５８を安定にするための
２回目の熱処理を、ハロゲンランプにより７００〜９０
０℃で３０秒の短時間熱処理を行う。
【００５４】この時、従来法で形成した場合と異なり、
洗浄酸化膜５６は均一に形成されるので、Ｔｉシリサイ
ド膜５８を一様に形成することができ、接合の深さが場
所に依存することなく一定となり、接合リークを低減で
きる。また、Ｔｉシリサイド膜５８自身も熱に対する安
定性が得られる。
洗浄酸化膜５６は均一に形成されるので、Ｔｉシリサイ
ド膜５８を一様に形成することができ、接合の深さが場
所に依存することなく一定となり、接合リークを低減で
きる。また、Ｔｉシリサイド膜５８自身も熱に対する安
定性が得られる。
【００５５】なお、上記実施例においては、Ｔｉシリサ
イドのみ示したが、他の高融点金属例えば、Ｗシリサイ
ド、Ｃｏシリサイド、Ｎｉシリサイド、Ｍｏシリサイ
ド，Ｔａシリサイドの場合においても、本発明を適用す
ることができる。
イドのみ示したが、他の高融点金属例えば、Ｗシリサイ
ド、Ｃｏシリサイド、Ｎｉシリサイド、Ｍｏシリサイ
ド，Ｔａシリサイドの場合においても、本発明を適用す
ることができる。
【００５６】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００５７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、従来法により形成した高融点金属シリサイド
（ＴｉＳｉ2 ）と異なり、不純物拡散層上に一様に洗浄
酸化膜が形成され、Ｔｉシリサイド／Ｓｉ基板にダメー
ジを与えることなく平坦にすることができ、かつ、Ｔｉ
シリサイド膜の一様な形成を行うことができる。
よれば、従来法により形成した高融点金属シリサイド
（ＴｉＳｉ2 ）と異なり、不純物拡散層上に一様に洗浄
酸化膜が形成され、Ｔｉシリサイド／Ｓｉ基板にダメー
ジを与えることなく平坦にすることができ、かつ、Ｔｉ
シリサイド膜の一様な形成を行うことができる。
【００５８】したがって、高融点金属シリサイド膜自身
も熱的安定性が得られ、高融点金属シリサイド（Ｔｉシ
リサイド）膜の薄膜化も可能となる。
も熱的安定性が得られ、高融点金属シリサイド（Ｔｉシ
リサイド）膜の薄膜化も可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるサリサイド構造の
半導体装置の製造工程断面図である。
半導体装置の製造工程断面図である。
【図２】従来の第１のサリサイド構造の半導体装置の製
造工程断面図である。
造工程断面図である。
【図３】従来の第２のサリサイド構造の半導体装置の製
造工程断面図である。
造工程断面図である。
【図４】従来の第２のサリサイド構造の半導体装置の問
題点を説明する拡大断面図である。
題点を説明する拡大断面図である。
【図５】本発明の第２の実施例によるサリサイド構造の
半導体装置の製造工程断面図である。
半導体装置の製造工程断面図である。
４１，５１ Ｓｉ基板 ４２，５２ フィールド酸化（ＳｉＯ2 ）膜 ４３，５４ 不純物拡散層 ４４，５５ 自然酸化膜 ４４ａ，５６ 洗浄酸化膜 ４５，５７ Ｔｉ膜 ４６，５８ Ｔｉシリサイド膜 ５３ ゲート ５３ａ ゲート酸化（ＳｉＯ2 ）膜 ５３ｂ ゲート電極 ５３ｃ サイドウォール（ＳｉＯ2 膜）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB20 BB21 BB25 BB26 BB27 BB28 CC01 DD23 DD28 DD37 DD80 DD84 GG09 GG14 HH15 HH16 5F140 AA10 AA13 AA24 AA34 BA01 BF04 BF11 BF18 BG05 BG12 BG30 BG34 BG44 BG45 BG56 BJ01 BJ08 BK23 BK24 BK29 BK34 BK38 BK39 CB01 CF04
Claims (5)
- 【請求項１】 シリコン基板の不純物拡散層上に高融点
金属シリサイド膜を有する半導体装置の製造方法におい
て、（ａ）アクティブ領域と素子分離領域とを有する半
導体基板を用意する工程と、（ｂ）前記アクティブ領域
に不純物拡散層を形成する工程と、（ｃ）前記不純物拡
散層形成工程において前記不純物拡散層上に自然酸化膜
が形成された場合、前記自然酸化膜を除去する工程と、
（ｄ）前記不純物拡散層上に洗浄酸化膜を形成する工程
と、（ｅ）前記洗浄酸化膜上に高融点金属膜を形成する
工程と、（ｆ）熱処理によって、前記高融点金属膜を高
融点金属シリサイド膜に変化させる工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記高融点金属はＴｉであることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記自然酸化膜の除去は、洗浄とＨＦ処
理によることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 前記洗浄酸化膜の形成は、硫酸過水、塩
酸過水、ＨＦ過水、又はアンモニア過水の薬品によるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記洗浄酸化膜の形成は、Ｏ3 純水によ
ることを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140273A JP2001358089A (ja) | 2001-05-10 | 2001-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140273A JP2001358089A (ja) | 2001-05-10 | 2001-05-10 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29480893A Division JP3202850B2 (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358089A true JP2001358089A (ja) | 2001-12-26 |
Family
ID=18986906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001140273A Pending JP2001358089A (ja) | 2001-05-10 | 2001-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425769B1 (ko) * | 2002-04-18 | 2004-04-01 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| JP2005057233A (ja) * | 2003-08-02 | 2005-03-03 | Samsung Electronics Co Ltd | 半導体素子の製造方法及びそれによって製造された半導体素子 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213126A (ja) * | 1989-02-13 | 1990-08-24 | Sony Corp | タングステン膜の選択的形成方法 |
| JPH02260630A (ja) * | 1989-03-31 | 1990-10-23 | Sony Corp | 半導体装置の製造方法 |
| JPH0338823A (ja) * | 1989-07-06 | 1991-02-19 | Sony Corp | 半導体装置の製造方法 |
| JPH0418729A (ja) * | 1990-05-11 | 1992-01-22 | Mitsubishi Materials Corp | シリコンウエーハの酸化膜形成前処理方法及びシリコンウエーハの酸化液 |
| JPH0426120A (ja) * | 1990-05-22 | 1992-01-29 | Nec Corp | 半導体基板の処理方法 |
| JPH0434926A (ja) * | 1990-05-30 | 1992-02-05 | Sony Corp | 半導体装置の製造方法 |
| JPH04113620A (ja) * | 1990-09-03 | 1992-04-15 | Seiko Epson Corp | 半導体基板の洗浄方法 |
| JPH05166752A (ja) * | 1991-12-19 | 1993-07-02 | Sony Corp | チタンシリサイド層の形成方法 |
| JPH05217981A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体部材および半導体装置 |
-
2001
- 2001-05-10 JP JP2001140273A patent/JP2001358089A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213126A (ja) * | 1989-02-13 | 1990-08-24 | Sony Corp | タングステン膜の選択的形成方法 |
| JPH02260630A (ja) * | 1989-03-31 | 1990-10-23 | Sony Corp | 半導体装置の製造方法 |
| JPH0338823A (ja) * | 1989-07-06 | 1991-02-19 | Sony Corp | 半導体装置の製造方法 |
| JPH0418729A (ja) * | 1990-05-11 | 1992-01-22 | Mitsubishi Materials Corp | シリコンウエーハの酸化膜形成前処理方法及びシリコンウエーハの酸化液 |
| JPH0426120A (ja) * | 1990-05-22 | 1992-01-29 | Nec Corp | 半導体基板の処理方法 |
| JPH0434926A (ja) * | 1990-05-30 | 1992-02-05 | Sony Corp | 半導体装置の製造方法 |
| JPH04113620A (ja) * | 1990-09-03 | 1992-04-15 | Seiko Epson Corp | 半導体基板の洗浄方法 |
| JPH05166752A (ja) * | 1991-12-19 | 1993-07-02 | Sony Corp | チタンシリサイド層の形成方法 |
| JPH05217981A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体部材および半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425769B1 (ko) * | 2002-04-18 | 2004-04-01 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| JP2005057233A (ja) * | 2003-08-02 | 2005-03-03 | Samsung Electronics Co Ltd | 半導体素子の製造方法及びそれによって製造された半導体素子 |
| JP4722390B2 (ja) * | 2003-08-02 | 2011-07-13 | 三星電子株式会社 | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6076755B2 (ja) | ゲート酸化物の漏れを抑えたリプレースメントゲートトランジスタ | |
| US20070020925A1 (en) | Method of forming a nickel platinum silicide | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| US20060024896A1 (en) | Method for fabricating metal-oxide-semiconductor transistor with selective epitaxial growth film | |
| US7649263B2 (en) | Semiconductor device | |
| US9399753B2 (en) | Aqua regia and hydrogen peroxide HCL combination to remove Ni and NiPt residues | |
| JP2004140315A (ja) | サリサイド工程を用いる半導体素子の製造方法 | |
| KR100407362B1 (ko) | 실리사이드층 형성 방법 | |
| KR100399492B1 (ko) | 실리콘층상에배선또는전극을가지는반도체장치및그배선또는전극의형성방법 | |
| JP2001358089A (ja) | 半導体装置の製造方法 | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| JP2000315662A (ja) | 半導体装置の製造方法 | |
| KR100685898B1 (ko) | 반도체 소자의 제조방법 | |
| JP3202850B2 (ja) | 半導体装置の製造方法 | |
| US8513117B2 (en) | Process to remove Ni and Pt residues for NiPtSi applications | |
| US7595264B2 (en) | Fabrication method of semiconductor device | |
| KR100433054B1 (ko) | 반도체소자의 제조방법 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| JP3468616B2 (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| KR100510442B1 (ko) | 이중층실리사이드의형성방법및정합실리사이드를구비하는모스트랜지스터 | |
| JP2003197635A (ja) | 半導体装置の製造方法 | |
| JP2004172259A (ja) | 半導体素子の製造方法 | |
| JP2011014567A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05109652A (ja) | 半導体装置の製造方法 | |
| JP2002373901A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041012 |