JPH05109652A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109652A JPH05109652A JP26748191A JP26748191A JPH05109652A JP H05109652 A JPH05109652 A JP H05109652A JP 26748191 A JP26748191 A JP 26748191A JP 26748191 A JP26748191 A JP 26748191A JP H05109652 A JPH05109652 A JP H05109652A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- melting point
- high melting
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】不純物拡散層表面および多結晶シリコンを主成
分とする配線表面に金属シリサイドを自己整合的に形成
する半導体装置の製造方法において、素子分離絶縁膜表
面及びゲート配線側面の側壁絶縁膜表面に高融点金属や
汚染物質、欠陥が残留するのを防ぐ。 【構成】高融点金属とシリサイドを選択エッチングする
工程の後に素子分離絶縁膜表面をエッチング処理する工
程を行うことを特徴とする半導体装置の製造方法。
分とする配線表面に金属シリサイドを自己整合的に形成
する半導体装置の製造方法において、素子分離絶縁膜表
面及びゲート配線側面の側壁絶縁膜表面に高融点金属や
汚染物質、欠陥が残留するのを防ぐ。 【構成】高融点金属とシリサイドを選択エッチングする
工程の後に素子分離絶縁膜表面をエッチング処理する工
程を行うことを特徴とする半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板表面に高融
点金属とシリコンの化合物（以下「金属シリサイド」と
称す）を自己整合的に形成する半導体装置の製造方法に
関する。
点金属とシリコンの化合物（以下「金属シリサイド」と
称す）を自己整合的に形成する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】従来技術における金属シリサイドを自己
整合的に形成する半導体装置の製造方法としては、特開
昭５７−９９７７５で述べられている様な製造方法が用
いられていた。ここで従来技術の半導体装置の製造方法
において高融点金属を加熱処理することによりシリコン
を主成分とする導電層に接している部分のみ金属シリサ
イドを形成する工程において導電層を分離する絶縁膜と
してシリコン酸化膜などのシリコン化合物を用いた場
合、絶縁膜表面部分のシリコンと高融点金属が微量であ
るが反応するため、この後工程である選択エッチングに
より金属シリサイド以外の高融点金属あるいは高融点金
属と不活性ガスの化合物を除去する工程においても絶縁
膜表面に微量であるが高融点金属が残される。このよう
にして分離絶縁膜中、特にＭＩＳトランジスタの製造工
程においてゲート電極側面のサイドウォールスペーサー
である酸化シリコン絶縁膜中に残される高融点金属は論
文「Limitation of Spacer Thickness in Titanium Sal
icide ULSI CMOS Technology (IEEE ELECTRON DEVICE L
ETTERS,VOL.10,No.11,NOVEMBER 1989)」で述べられてい
るようにゲートとソースあるいはドレインとのリーク電
流や耐圧の劣化としてあらわれる。
整合的に形成する半導体装置の製造方法としては、特開
昭５７−９９７７５で述べられている様な製造方法が用
いられていた。ここで従来技術の半導体装置の製造方法
において高融点金属を加熱処理することによりシリコン
を主成分とする導電層に接している部分のみ金属シリサ
イドを形成する工程において導電層を分離する絶縁膜と
してシリコン酸化膜などのシリコン化合物を用いた場
合、絶縁膜表面部分のシリコンと高融点金属が微量であ
るが反応するため、この後工程である選択エッチングに
より金属シリサイド以外の高融点金属あるいは高融点金
属と不活性ガスの化合物を除去する工程においても絶縁
膜表面に微量であるが高融点金属が残される。このよう
にして分離絶縁膜中、特にＭＩＳトランジスタの製造工
程においてゲート電極側面のサイドウォールスペーサー
である酸化シリコン絶縁膜中に残される高融点金属は論
文「Limitation of Spacer Thickness in Titanium Sal
icide ULSI CMOS Technology (IEEE ELECTRON DEVICE L
ETTERS,VOL.10,No.11,NOVEMBER 1989)」で述べられてい
るようにゲートとソースあるいはドレインとのリーク電
流や耐圧の劣化としてあらわれる。
【０００３】
【発明が解決しようとする課題】したがって、前述の従
来技術の半導体装置の製造方法では、金属シリサイドを
導電層表面に自己整合的に形成する工程において素子分
離絶縁膜上やゲート電極脇のサイドウォールスペーサー
絶縁膜表面に微量の高融点金属が残されるため、前述の
従来技術の説明でも述べたように、リーク電流の発生の
原因やＭＩＳ型トランジスタの構造においてはゲート耐
圧の劣化の原因など不良原因となっていた。また半導体
装置を長時間動作させた場合、動作電圧により高融点金
属が微少リーク電流を発生させゲート絶縁膜質を劣化さ
せることによる半導体装置の特性劣化や故障原因になる
などの信頼性上の問題も有していた。
来技術の半導体装置の製造方法では、金属シリサイドを
導電層表面に自己整合的に形成する工程において素子分
離絶縁膜上やゲート電極脇のサイドウォールスペーサー
絶縁膜表面に微量の高融点金属が残されるため、前述の
従来技術の説明でも述べたように、リーク電流の発生の
原因やＭＩＳ型トランジスタの構造においてはゲート耐
圧の劣化の原因など不良原因となっていた。また半導体
装置を長時間動作させた場合、動作電圧により高融点金
属が微少リーク電流を発生させゲート絶縁膜質を劣化さ
せることによる半導体装置の特性劣化や故障原因になる
などの信頼性上の問題も有していた。
【０００４】そこで、本発明はこのような課題を解決し
ようとするもので、その目的とするところは、シリコン
を主成分とする半導体基板表面近傍にシリコン酸化物を
主成分とする素子分離絶縁膜と不純物拡散層および多結
晶シリコンを主成分とする配線が形成され、かつ該不純
物拡散層表面および該配線表面に金属シリサイドを自己
整合的に形成する半導体装置の製造方法において、シリ
コン酸化物を主成分とする絶縁膜中に高融点金属が残留
することを防ぎ半導体装置の特性劣化や故障を防ぐ半導
体装置の製造方法を提供するところにある。
ようとするもので、その目的とするところは、シリコン
を主成分とする半導体基板表面近傍にシリコン酸化物を
主成分とする素子分離絶縁膜と不純物拡散層および多結
晶シリコンを主成分とする配線が形成され、かつ該不純
物拡散層表面および該配線表面に金属シリサイドを自己
整合的に形成する半導体装置の製造方法において、シリ
コン酸化物を主成分とする絶縁膜中に高融点金属が残留
することを防ぎ半導体装置の特性劣化や故障を防ぐ半導
体装置の製造方法を提供するところにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコンを主成分とする半導体基板表面近傍
にシリコン酸化物を主成分とする素子分離絶縁膜と不純
物拡散層および多結晶シリコンを主成分とする配線が形
成され、かつ該不純物拡散層表面および該配線表面に金
属シリサイドを自己整合的に形成する半導体装置の製造
方法において、半導体装置全面に高融点金属膜を形成す
る工程と、不活性ガス雰囲気中で加熱処理し、高融点金
属をシリコンと接している部分のみ金属シリサイドに変
化させる工程と、選択エッチングする工程と、前記素子
分離絶縁膜表面をエッチング処理する工程からなること
を特徴とする。
造方法は、シリコンを主成分とする半導体基板表面近傍
にシリコン酸化物を主成分とする素子分離絶縁膜と不純
物拡散層および多結晶シリコンを主成分とする配線が形
成され、かつ該不純物拡散層表面および該配線表面に金
属シリサイドを自己整合的に形成する半導体装置の製造
方法において、半導体装置全面に高融点金属膜を形成す
る工程と、不活性ガス雰囲気中で加熱処理し、高融点金
属をシリコンと接している部分のみ金属シリサイドに変
化させる工程と、選択エッチングする工程と、前記素子
分離絶縁膜表面をエッチング処理する工程からなること
を特徴とする。
【０００６】
【実施例】図１（ａ）〜図１（ｅ）は本発明の半導体装
置の製造方法を実施例として工程を追って示した半導体
装置の断面図である。以下この図にしたがって本発明を
ＭＩＳ型トランジスタを有する半導体装置の製造工程を
例にとって実施例として説明する。
置の製造方法を実施例として工程を追って示した半導体
装置の断面図である。以下この図にしたがって本発明を
ＭＩＳ型トランジスタを有する半導体装置の製造工程を
例にとって実施例として説明する。
【０００７】図１（ａ）で示すようにシリコンを主成分
とする半導体基板1 上にシリコン酸化物を主成分とする
素子分離絶縁膜2 および不純物拡散層4 、薄いゲート絶
縁膜6 を介して多結晶シリコンを主成分とする配線3 が
形成され、さらに前記の多結晶シリコンを主成分とする
配線3の側面にはシリコン酸化物を主成分とするサイド
ウォールスペーサー5 が形成されている。ＭＩＳ型トラ
ンジスタにおいてサイドウォールスペーサーはゲート電
極とソースまたはドレイン領域の不純物拡散層との電気
的分離の他に微細トランジスタにおける短チャンネル効
果を抑制するためのＬＤＤ（Lightly Doped Drain ）構
造のドレイン形成にも用いる。この半導体基板表面全面
に図１（ｂ）で示すように高融点金属膜7 を形成する。
本実施例としては高融点金属にチタンを用い１００ｎｍ
程度の膜厚で前記のＭＩＳ型半導体装置全面に形成する
ものとする。次に図１（ｃ）で示すように前記の高融点
金属と半導体基板中あるいは配線中に含まれるシリコン
を不活性ガス雰囲気中で反応させることにより、不純物
拡散層および多結晶シリコンを主成分とする配線すなわ
ち半導体装置における電気伝導に寄与する領域の表面に
高融点金属シリサイド8 を形成する。本実施例では窒素
雰囲気中でハロゲンランプによる７００℃３０秒の短時
間の熱処理によりチタン金属を前記の導電層と接してい
るところではチタンシリサイド8 に、それ以外の素子分
離膜およびサイドウォールスペーサー上ではチタン金属
のままかチタン窒化物9 に変化させることにより導電層
表面に自己整合的にチタンシリサイドを形成する方法を
用いる。この熱処理の時、素子分離絶縁膜およびサイド
ウォールスペーサー表面部分でもシリコン酸化物を主成
分とする絶縁膜中のシリコンとチタンが反応して微量で
はあるがチタンシリサイド10が形成されてしまう。特に
前記の不純物拡散層を形成する際イオン注入などにより
絶縁膜中に形成されたシリコン原子と酸素原子の結合が
切れた状態のシリコン酸化膜表面では高融点金属と反応
して高融点金属シリサイドを形成しやすい状態となって
いる。この半導体基板表面のシリサイド以外の高融点金
属あるいは高融点金属の窒化物を選択エッチングにより
除去する。本実施例としてはアンモニア水と過酸化水素
水の混合液中で処理することによりチタンシリサイド8
はそのまま残し他のチタン窒化物やチタンを選択的にエ
ッチングする方法を用いる。この結果図１（ｄ）に示す
ように不純物拡散層表面および配線表面にチタンシリサ
イド8 を形成することができる。ところが前記の選択エ
ッチングでは素子分離絶縁膜表面やサイドウォールスペ
ーサー表面に微量形成されたチタンシリサイド10も除去
されずに残る。この後シリコン酸化膜をエッチングによ
り除去する工程を行なう。本実施例としては、フロン系
ガスのプラズマ中で約１００ｎｍシリコン酸化膜をエッ
チングする条件を用いることにより図１（ｅ）のように
シリコン酸化物を主成分とする素子分離絶縁膜およびサ
イドウォールスペーサー絶縁膜の表面をエッチングして
いる。このエッチングによりシリコンを主成分とする絶
縁膜中の表面部分に形成された微量の高融点金属シリサ
イド10も同時に除去される。またＭＩＳ型半導体装置の
製造過程でよく用いられる不純物のイオン注入の過程で
これら絶縁膜表面に欠陥が発生したり、重金属などの汚
染物質が侵入する事もあるがこの絶縁膜表面のエッチン
グによりこの部分も除去される。このエッチングにより
不純物拡散層4 表面および配線3 表面には金属シリサイ
ド8 が形成されそれ以外のシリコン酸化物を主成分とす
る素子分離膜2 および配線側面のサイドウォールスペー
サー絶縁膜5 には高融点金属や汚染物質、欠陥は含まれ
ていない。
とする半導体基板1 上にシリコン酸化物を主成分とする
素子分離絶縁膜2 および不純物拡散層4 、薄いゲート絶
縁膜6 を介して多結晶シリコンを主成分とする配線3 が
形成され、さらに前記の多結晶シリコンを主成分とする
配線3の側面にはシリコン酸化物を主成分とするサイド
ウォールスペーサー5 が形成されている。ＭＩＳ型トラ
ンジスタにおいてサイドウォールスペーサーはゲート電
極とソースまたはドレイン領域の不純物拡散層との電気
的分離の他に微細トランジスタにおける短チャンネル効
果を抑制するためのＬＤＤ（Lightly Doped Drain ）構
造のドレイン形成にも用いる。この半導体基板表面全面
に図１（ｂ）で示すように高融点金属膜7 を形成する。
本実施例としては高融点金属にチタンを用い１００ｎｍ
程度の膜厚で前記のＭＩＳ型半導体装置全面に形成する
ものとする。次に図１（ｃ）で示すように前記の高融点
金属と半導体基板中あるいは配線中に含まれるシリコン
を不活性ガス雰囲気中で反応させることにより、不純物
拡散層および多結晶シリコンを主成分とする配線すなわ
ち半導体装置における電気伝導に寄与する領域の表面に
高融点金属シリサイド8 を形成する。本実施例では窒素
雰囲気中でハロゲンランプによる７００℃３０秒の短時
間の熱処理によりチタン金属を前記の導電層と接してい
るところではチタンシリサイド8 に、それ以外の素子分
離膜およびサイドウォールスペーサー上ではチタン金属
のままかチタン窒化物9 に変化させることにより導電層
表面に自己整合的にチタンシリサイドを形成する方法を
用いる。この熱処理の時、素子分離絶縁膜およびサイド
ウォールスペーサー表面部分でもシリコン酸化物を主成
分とする絶縁膜中のシリコンとチタンが反応して微量で
はあるがチタンシリサイド10が形成されてしまう。特に
前記の不純物拡散層を形成する際イオン注入などにより
絶縁膜中に形成されたシリコン原子と酸素原子の結合が
切れた状態のシリコン酸化膜表面では高融点金属と反応
して高融点金属シリサイドを形成しやすい状態となって
いる。この半導体基板表面のシリサイド以外の高融点金
属あるいは高融点金属の窒化物を選択エッチングにより
除去する。本実施例としてはアンモニア水と過酸化水素
水の混合液中で処理することによりチタンシリサイド8
はそのまま残し他のチタン窒化物やチタンを選択的にエ
ッチングする方法を用いる。この結果図１（ｄ）に示す
ように不純物拡散層表面および配線表面にチタンシリサ
イド8 を形成することができる。ところが前記の選択エ
ッチングでは素子分離絶縁膜表面やサイドウォールスペ
ーサー表面に微量形成されたチタンシリサイド10も除去
されずに残る。この後シリコン酸化膜をエッチングによ
り除去する工程を行なう。本実施例としては、フロン系
ガスのプラズマ中で約１００ｎｍシリコン酸化膜をエッ
チングする条件を用いることにより図１（ｅ）のように
シリコン酸化物を主成分とする素子分離絶縁膜およびサ
イドウォールスペーサー絶縁膜の表面をエッチングして
いる。このエッチングによりシリコンを主成分とする絶
縁膜中の表面部分に形成された微量の高融点金属シリサ
イド10も同時に除去される。またＭＩＳ型半導体装置の
製造過程でよく用いられる不純物のイオン注入の過程で
これら絶縁膜表面に欠陥が発生したり、重金属などの汚
染物質が侵入する事もあるがこの絶縁膜表面のエッチン
グによりこの部分も除去される。このエッチングにより
不純物拡散層4 表面および配線3 表面には金属シリサイ
ド8 が形成されそれ以外のシリコン酸化物を主成分とす
る素子分離膜2 および配線側面のサイドウォールスペー
サー絶縁膜5 には高融点金属や汚染物質、欠陥は含まれ
ていない。
【０００８】また本実施例では絶縁膜の一部を除去する
にとどめたが絶縁膜全てを除去してもかまわない。また
絶縁膜のエッチングの一例としてフロン系ガス中でのプ
ラズマエッチングを用いたがこれ以外のガスでのプラズ
マエッチングまたは薬品による化学処理によっても同様
の効果が期待できる。
にとどめたが絶縁膜全てを除去してもかまわない。また
絶縁膜のエッチングの一例としてフロン系ガス中でのプ
ラズマエッチングを用いたがこれ以外のガスでのプラズ
マエッチングまたは薬品による化学処理によっても同様
の効果が期待できる。
【０００９】以上述べてきた本発明の半導体装置の製造
方法により、シリコン酸化物を主成分とする素子分離絶
縁膜中およびシリコン酸化物を主成分とするサイドウォ
ールスペーサー絶縁膜中に高融点金属や汚染物質、欠陥
を含まず、不純物拡散層表面および配線表面に金属シリ
サイドを有する半導体装置が形成された。
方法により、シリコン酸化物を主成分とする素子分離絶
縁膜中およびシリコン酸化物を主成分とするサイドウォ
ールスペーサー絶縁膜中に高融点金属や汚染物質、欠陥
を含まず、不純物拡散層表面および配線表面に金属シリ
サイドを有する半導体装置が形成された。
【００１０】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によればシリコン酸化物を主成分とする素子
分離絶縁膜中およびシリコン酸化物を主成分とするサイ
ドウォールスペーサー絶縁膜中に高融点金属を含まず、
不純物拡散層表面および配線表面に金属シリサイドを有
する半導体装置を形成することができるため、従来技術
における課題であった素子分離絶縁膜上やゲート電極脇
のサイドウォールスペーサー絶縁膜表面に微量の高融点
金属が残されることに起因するリーク電流の発生やＭＩ
Ｓ型トランジスタの構造におけるゲート耐圧の劣化を防
ぎ、半導体装置の特性劣化や故障原因になるなどの信頼
性上の課題を解決することができた。また同時にシリコ
ン酸化物を主成分とする素子分離絶縁膜表面およびシリ
コン酸化物を主成分とするサイドウォールスペーサー絶
縁膜表面の汚染物質や欠陥を除去することもできるため
従来技術の半導体装置の製造方法に比べ半導体装置中の
欠陥を低減することもできた。このため本発明の半導体
装置の製造方法によれば金属シリサイド形成過程に起因
する半導体装置の故障率を約１桁低減でき、また半導体
装置の信頼性を向上させる効果を有する。
の製造方法によればシリコン酸化物を主成分とする素子
分離絶縁膜中およびシリコン酸化物を主成分とするサイ
ドウォールスペーサー絶縁膜中に高融点金属を含まず、
不純物拡散層表面および配線表面に金属シリサイドを有
する半導体装置を形成することができるため、従来技術
における課題であった素子分離絶縁膜上やゲート電極脇
のサイドウォールスペーサー絶縁膜表面に微量の高融点
金属が残されることに起因するリーク電流の発生やＭＩ
Ｓ型トランジスタの構造におけるゲート耐圧の劣化を防
ぎ、半導体装置の特性劣化や故障原因になるなどの信頼
性上の課題を解決することができた。また同時にシリコ
ン酸化物を主成分とする素子分離絶縁膜表面およびシリ
コン酸化物を主成分とするサイドウォールスペーサー絶
縁膜表面の汚染物質や欠陥を除去することもできるため
従来技術の半導体装置の製造方法に比べ半導体装置中の
欠陥を低減することもできた。このため本発明の半導体
装置の製造方法によれば金属シリサイド形成過程に起因
する半導体装置の故障率を約１桁低減でき、また半導体
装置の信頼性を向上させる効果を有する。
【図１】本発明の半導体装置の製造方法をＭＩＳ型トラ
ンジスタの製造工程の１部として実施例として製造工程
を追って示した半導体装置の断面図である。
ンジスタの製造工程の１部として実施例として製造工程
を追って示した半導体装置の断面図である。
１ シリコンを主成分とする半導体基板 ２ シリコン酸化物を主成分とする素子分離絶縁膜 ３ 多結晶シリコンを主成分とする配線（ＭＩＳ型トラ
ンジスタにおけるゲート電極） ４ 不純物拡散層 ５ シリコン酸化物を主成分とするサイドウォールスペ
ーサー ６ 薄い絶縁膜（ゲート絶縁膜） ７ 高融点金属 ８ 金属シリサイド ９ 高融点金属あるいは高融点金属の窒化物 １０ 絶縁膜中に形成された微量の金属シリサイド
ンジスタにおけるゲート電極） ４ 不純物拡散層 ５ シリコン酸化物を主成分とするサイドウォールスペ
ーサー ６ 薄い絶縁膜（ゲート絶縁膜） ７ 高融点金属 ８ 金属シリサイド ９ 高融点金属あるいは高融点金属の窒化物 １０ 絶縁膜中に形成された微量の金属シリサイド
Claims (1)
- 【請求項１】 シリコンを主成分とする半導体基板表面
近傍にシリコン酸化物を主成分とする素子分離絶縁膜と
不純物拡散層および多結晶シリコンを主成分とする配線
が形成され、かつ該不純物拡散層表面および該配線表面
に金属シリサイドを自己整合的に形成する半導体装置の
製造方法において、 （ａ）半導体装置全面に高融点金属膜を形成する工程
と、 （ｂ）不活性ガス雰囲気中で加熱処理し、高融点金属を
シリコンと接している部分のみ金属シリサイドに変化さ
せる工程と、 （ｃ）選択エッチングする工程と、 （ｄ）前記素子分離絶縁膜表面をエッチング処理する工
程からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26748191A JPH05109652A (ja) | 1991-10-16 | 1991-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26748191A JPH05109652A (ja) | 1991-10-16 | 1991-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109652A true JPH05109652A (ja) | 1993-04-30 |
Family
ID=17445450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26748191A Pending JPH05109652A (ja) | 1991-10-16 | 1991-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124190A (en) * | 1996-12-13 | 2000-09-26 | Nec Corporation | Method of manufacturing semiconductor device with silicide layer without short circuit |
| US6362095B1 (en) * | 2000-10-05 | 2002-03-26 | Advanced Micro Devices, Inc. | Nickel silicide stripping after nickel silicide formation |
-
1991
- 1991-10-16 JP JP26748191A patent/JPH05109652A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124190A (en) * | 1996-12-13 | 2000-09-26 | Nec Corporation | Method of manufacturing semiconductor device with silicide layer without short circuit |
| US6362095B1 (en) * | 2000-10-05 | 2002-03-26 | Advanced Micro Devices, Inc. | Nickel silicide stripping after nickel silicide formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759260B2 (en) | Selective nitridation of gate oxides | |
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US20070072403A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2692554B2 (ja) | 半導体装置の製造方法 | |
| JP2000101069A (ja) | 半導体素子及びその製造方法 | |
| JP2005158998A (ja) | 半導体装置の製造方法 | |
| US7456115B2 (en) | Method for forming semiconductor devices having reduced gate edge leakage current | |
| JP3336604B2 (ja) | 半導体装置の製造方法 | |
| JPH05109652A (ja) | 半導体装置の製造方法 | |
| JPH08288241A (ja) | 半導体装置およびその製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JP2005353655A (ja) | 半導体装置の製造方法 | |
| US20070029588A1 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006073704A (ja) | 半導体装置の製造方法 | |
| JP2003086673A (ja) | 半導体装置の製造方法 | |
| JPH06181219A (ja) | 半導体装置の製造方法 | |
| KR100844929B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| JPH06204456A (ja) | 半導体装置 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JPH04186733A (ja) | 半導体装置及びその製造方法 | |
| JPH0846189A (ja) | 半導体装置及びその製造方法 |