JP2003086673A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003086673A JP2003086673A JP2001275079A JP2001275079A JP2003086673A JP 2003086673 A JP2003086673 A JP 2003086673A JP 2001275079 A JP2001275079 A JP 2001275079A JP 2001275079 A JP2001275079 A JP 2001275079A JP 2003086673 A JP2003086673 A JP 2003086673A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- impurity diffusion
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims abstract description 123
- 239000012535 impurity Substances 0.000 claims abstract description 59
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 52
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 10
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000011109 contamination Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 不純物拡散層上に設けたシリサイド層が異常
酸化することなく、また成膜装置を汚染することなく、
微細なコンタクトを形成する。 【解決手段】 ゲート電極と不純物拡散層と前記不純物
拡散層上に設けられたシリサイド層とを有する半導体基
板上に層間絶縁膜を形成する工程と、前記不純物拡散層
上部の前記層間絶縁膜に、前記シリサイド層が露出しな
いように開口を形成する工程と、前記開口の内側面を含
む領域に、ＣＶＤにより７００℃以上で側壁用絶縁膜を
形成する工程と、エッチバックを行って前記開口の内側
面上に前記側壁用絶縁膜からなるサイドウォールを形成
するとともに、前記開口下の前記層間絶縁膜を除去して
前記シリサイド層を露出するコンタクトホールを形成す
る工程と、前記コンタクトホールに導電性材料を埋め込
む工程とを実施する。
酸化することなく、また成膜装置を汚染することなく、
微細なコンタクトを形成する。 【解決手段】 ゲート電極と不純物拡散層と前記不純物
拡散層上に設けられたシリサイド層とを有する半導体基
板上に層間絶縁膜を形成する工程と、前記不純物拡散層
上部の前記層間絶縁膜に、前記シリサイド層が露出しな
いように開口を形成する工程と、前記開口の内側面を含
む領域に、ＣＶＤにより７００℃以上で側壁用絶縁膜を
形成する工程と、エッチバックを行って前記開口の内側
面上に前記側壁用絶縁膜からなるサイドウォールを形成
するとともに、前記開口下の前記層間絶縁膜を除去して
前記シリサイド層を露出するコンタクトホールを形成す
る工程と、前記コンタクトホールに導電性材料を埋め込
む工程とを実施する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特に微細なコンタクト構造の形成方法に関する。
法、特に微細なコンタクト構造の形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化、高密度化に
ともない、半導体基板の不純物拡散層と配線等の導電体
層とを電気的に接続するコンタクトに対しても微細化が
求められている。
ともない、半導体基板の不純物拡散層と配線等の導電体
層とを電気的に接続するコンタクトに対しても微細化が
求められている。
【０００３】従来、コンタクトの形成は、半導体基板上
の層間絶縁膜に不純物拡散層へ達するコンタクトホール
を形成し、このコンタクトホール内に導電性材料を埋め
込んで形成していた。しかし、コンタクトの微細化にと
もない、コンタクトホールも微細化する必要があり、そ
のパターニング形成が困難になってきた。そこで、コン
タクトホールを予め大きめに形成した後、その内側面上
に絶縁材料からなるサイドウォールを形成してコンタク
トホールの開口径を小さくする方法が用いられている。
このようなコンタクトの形成方法については、例えば特
開昭６４−７７１７０号公報に開示されている。
の層間絶縁膜に不純物拡散層へ達するコンタクトホール
を形成し、このコンタクトホール内に導電性材料を埋め
込んで形成していた。しかし、コンタクトの微細化にと
もない、コンタクトホールも微細化する必要があり、そ
のパターニング形成が困難になってきた。そこで、コン
タクトホールを予め大きめに形成した後、その内側面上
に絶縁材料からなるサイドウォールを形成してコンタク
トホールの開口径を小さくする方法が用いられている。
このようなコンタクトの形成方法については、例えば特
開昭６４−７７１７０号公報に開示されている。
【０００４】以下に従来のコンタクトの形成方法につい
て説明する。
て説明する。
【０００５】まず、素子分離領域（不図示）が設けられ
た半導体基板１０１上に、熱酸化法等によってゲート絶
縁膜１０２を形成した後、ＣＶＤ（chemical vapor dep
osition）により、基板の素子形成面全体に不純物導入
多結晶シリコン層を形成し、これをパターニングしてゲ
ート電極１０３を形成する。次いで、ゲート電極をマス
クとしてイオン注入を行って不純物拡散層１０４を形成
する。その後、層間絶縁膜１０５を形成する（図５
（ａ））。
た半導体基板１０１上に、熱酸化法等によってゲート絶
縁膜１０２を形成した後、ＣＶＤ（chemical vapor dep
osition）により、基板の素子形成面全体に不純物導入
多結晶シリコン層を形成し、これをパターニングしてゲ
ート電極１０３を形成する。次いで、ゲート電極をマス
クとしてイオン注入を行って不純物拡散層１０４を形成
する。その後、層間絶縁膜１０５を形成する（図５
（ａ））。
【０００６】次に、図５（ｂ）に示すように、フォトリ
ソグラフィにより所定のエッチング用マスク（不図示）
を形成しこれを用いて異方性エッチングを行い、不純物
拡散層１０４に達するコンタクトホール１０６を形成す
る。
ソグラフィにより所定のエッチング用マスク（不図示）
を形成しこれを用いて異方性エッチングを行い、不純物
拡散層１０４に達するコンタクトホール１０６を形成す
る。
【０００７】次に、図５（ｃ）に示すように、全面にＣ
ＶＤにより側壁用シリコン酸化膜１０７を形成する。
ＶＤにより側壁用シリコン酸化膜１０７を形成する。
【０００８】次に、図５（ｄ）に示すように、ＲＩＥ
（反応性イオンエッチング）等の異方性エッチングによ
りエッチバックを行って、コンタクトホール１０６底に
不純物拡散層１０４を露出させる。この結果、コンタク
トホール内の側面上にサイドウォール１０８が形成され
る。
（反応性イオンエッチング）等の異方性エッチングによ
りエッチバックを行って、コンタクトホール１０６底に
不純物拡散層１０４を露出させる。この結果、コンタク
トホール内の側面上にサイドウォール１０８が形成され
る。
【０００９】その後、スパッタリング等によりコンタク
トホール１０６内を埋め込むように全面に導電体層を形
成し、次いでこの導電体層をパターニングして、配線１
０９、及びこの配線と不純物拡散層１０４とを導通する
コンタクト１１０を形成する（図５（ｅ））。
トホール１０６内を埋め込むように全面に導電体層を形
成し、次いでこの導電体層をパターニングして、配線１
０９、及びこの配線と不純物拡散層１０４とを導通する
コンタクト１１０を形成する（図５（ｅ））。
【００１０】一方、近年の半導体装置の微細化に伴い、
ソース／ドレイン領域のシート抵抗や、コンタクト抵抗
の低減が要求され、ソース／ドレイン領域上にシリサイ
ド層を設けることが必要とされている。
ソース／ドレイン領域のシート抵抗や、コンタクト抵抗
の低減が要求され、ソース／ドレイン領域上にシリサイ
ド層を設けることが必要とされている。
【００１１】
【発明が解決しようとする課題】現在、上記従来の方法
においては、コンタクトのより一層の微細化の要請にと
もない、サイドウォールを形成する前のコンタクトホー
ルまでも微細に形成する必要が生じている。
においては、コンタクトのより一層の微細化の要請にと
もない、サイドウォールを形成する前のコンタクトホー
ルまでも微細に形成する必要が生じている。
【００１２】しかしながら、コンタクトホールを微細化
すると、すなわち開口径を小さくしアスペクト比が大き
くなると、コンタクトホール内の側壁に均一な側壁用絶
縁膜を形成することが困難になるという問題が生じる。
このような問題が生じると、コンタクトホール内への導
電性材料の埋め込み不良や、コンタクトホール底部での
不純物拡散層との接触不良、ゲート電極との短絡が生じ
るなど、良好なコンタクトの形成が困難となる。
すると、すなわち開口径を小さくしアスペクト比が大き
くなると、コンタクトホール内の側壁に均一な側壁用絶
縁膜を形成することが困難になるという問題が生じる。
このような問題が生じると、コンタクトホール内への導
電性材料の埋め込み不良や、コンタクトホール底部での
不純物拡散層との接触不良、ゲート電極との短絡が生じ
るなど、良好なコンタクトの形成が困難となる。
【００１３】このような問題を回避し、側壁用絶縁膜の
膜厚の均一性を高めるためには、ＣＶＤにより７００〜
８００℃程度の比較的高い温度で側壁用絶縁膜を形成す
る必要が生じる。しかしながら、不純物拡散層上にシリ
サイド層を設けている場合、このような高温で絶縁膜の
成膜を行うと、コンタクトホール底に露出するシリサイ
ド層が高温のため異常酸化し、本来の機能を有しなくな
る。また、用いた成膜装置がシリサイド層由来の金属に
より汚染され、その成膜装置で作業された半導体装置が
金属汚染を受け、半導体装置のキャリアのライフタイム
が低下する。
膜厚の均一性を高めるためには、ＣＶＤにより７００〜
８００℃程度の比較的高い温度で側壁用絶縁膜を形成す
る必要が生じる。しかしながら、不純物拡散層上にシリ
サイド層を設けている場合、このような高温で絶縁膜の
成膜を行うと、コンタクトホール底に露出するシリサイ
ド層が高温のため異常酸化し、本来の機能を有しなくな
る。また、用いた成膜装置がシリサイド層由来の金属に
より汚染され、その成膜装置で作業された半導体装置が
金属汚染を受け、半導体装置のキャリアのライフタイム
が低下する。
【００１４】そこで本発明の目的は、不純物拡散層上に
設けたシリサイド層が異常酸化することなく、また成膜
装置を汚染することなく、微細なコンタクトを良好に形
成可能な半導体装置の製造方法を提供することにある。
設けたシリサイド層が異常酸化することなく、また成膜
装置を汚染することなく、微細なコンタクトを良好に形
成可能な半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明は、ゲート電極と
不純物拡散層と前記不純物拡散層上に設けられたシリサ
イド層とを有する半導体基板上に層間絶縁膜を形成する
工程と、前記不純物拡散層上部の前記層間絶縁膜に、前
記シリサイド層が露出しないように開口を形成する工程
と、前記開口の内側面を含む領域に、ＣＶＤにより７０
０℃以上で側壁用絶縁膜を形成する工程と、エッチバッ
クを行って前記開口の内側面上に前記側壁用絶縁膜から
なるサイドウォールを形成するとともに、前記開口下の
前記層間絶縁膜を除去して前記シリサイド層を露出する
コンタクトホールを形成する工程と、前記コンタクトホ
ールに導電性材料を埋め込む工程とを有する半導体装置
の製造方法に関する。
不純物拡散層と前記不純物拡散層上に設けられたシリサ
イド層とを有する半導体基板上に層間絶縁膜を形成する
工程と、前記不純物拡散層上部の前記層間絶縁膜に、前
記シリサイド層が露出しないように開口を形成する工程
と、前記開口の内側面を含む領域に、ＣＶＤにより７０
０℃以上で側壁用絶縁膜を形成する工程と、エッチバッ
クを行って前記開口の内側面上に前記側壁用絶縁膜から
なるサイドウォールを形成するとともに、前記開口下の
前記層間絶縁膜を除去して前記シリサイド層を露出する
コンタクトホールを形成する工程と、前記コンタクトホ
ールに導電性材料を埋め込む工程とを有する半導体装置
の製造方法に関する。
【００１６】本発明は、ゲート電極と不純物拡散層と前
記不純物拡散層上に設けられたシリサイド層とを有する
半導体基板上に第１絶縁膜を形成し、続いて層間絶縁膜
を形成する工程と、前記不純物拡散層上部の前記層間絶
縁膜に、前記第１絶縁膜をエッチングストッパとして前
記第１絶縁膜に達する開口を形成する工程と、前記開口
の内側面を含む領域に、ＣＶＤにより７００℃以上で第
２絶縁膜を形成する工程と、エッチバックを行って、前
記開口下の前記第２絶縁膜を除去して前記開口の内側面
上に前記第２絶縁膜からなるサイドウォールを形成し、
続いて前記開口下の前記第１絶縁膜を除去して前記シリ
サイド層を露出するコンタクトホールを形成する工程
と、前記コンタクトホールに導電性材料を埋め込む工程
とを有する半導体装置の製造方法に関する。
記不純物拡散層上に設けられたシリサイド層とを有する
半導体基板上に第１絶縁膜を形成し、続いて層間絶縁膜
を形成する工程と、前記不純物拡散層上部の前記層間絶
縁膜に、前記第１絶縁膜をエッチングストッパとして前
記第１絶縁膜に達する開口を形成する工程と、前記開口
の内側面を含む領域に、ＣＶＤにより７００℃以上で第
２絶縁膜を形成する工程と、エッチバックを行って、前
記開口下の前記第２絶縁膜を除去して前記開口の内側面
上に前記第２絶縁膜からなるサイドウォールを形成し、
続いて前記開口下の前記第１絶縁膜を除去して前記シリ
サイド層を露出するコンタクトホールを形成する工程
と、前記コンタクトホールに導電性材料を埋め込む工程
とを有する半導体装置の製造方法に関する。
【００１７】本発明によれば、コンタクトホール内側面
上にサイドウォールを形成するためのの側壁用絶縁膜を
形成する際、シリサイド層が露出していないため、７０
０℃以上の高温で成膜を行ってもシリサイド層の異常酸
化や成膜装置の金属汚染を防止することができる。結
果、半導体装置のキャリアのライフタイムを低下させる
ことなく、微細なコンタクトを良好に形成することがで
きる。
上にサイドウォールを形成するためのの側壁用絶縁膜を
形成する際、シリサイド層が露出していないため、７０
０℃以上の高温で成膜を行ってもシリサイド層の異常酸
化や成膜装置の金属汚染を防止することができる。結
果、半導体装置のキャリアのライフタイムを低下させる
ことなく、微細なコンタクトを良好に形成することがで
きる。
【００１８】
【発明の実施の形態】以下、本発明の好適な実施の形態
について説明する。
について説明する。
【００１９】第１の実施の形態
まず、素子分離領域（不図示）が設けられた半導体基板
１上に、熱酸化法等によって厚さ２〜２０ｎｍ程度のゲ
ート絶縁膜２を形成した後、ＣＶＤ（chemicalvapor de
position）により、基板の素子形成面全体（以下適宜
「全面」という）に厚さ１００〜２００ｎｍ程度の不純
物導入多結晶シリコン層を形成し、これをパターニング
してゲート電極３を形成する。次いで、ゲート電極３を
マスクとして、５〜６０ｋｅＶ、５×１０14〜７×１０
15／ｃｍ2程度のドース量のイオン注入を行って不純物
拡散層４を形成する。その際、ｐ型不純物としては、ホ
ウ素（Ｂ）やＢＦ2、ｎ型不純物としてはリン（Ｐ）や
ヒ素（Ａｓ）を用いることができる。また、このイオン
注入は、シリコン酸化膜等からなるチャネリング防止膜
を全面に形成した後、この膜を通して行ってもよい。こ
のようにして形成された不純物拡散層４は、後に７００
〜１０００℃程度の熱処理による不純物の活性化処理を
行い、ＭＯＳＦＥＴのソース／ドレイン領域を形成す
る。
１上に、熱酸化法等によって厚さ２〜２０ｎｍ程度のゲ
ート絶縁膜２を形成した後、ＣＶＤ（chemicalvapor de
position）により、基板の素子形成面全体（以下適宜
「全面」という）に厚さ１００〜２００ｎｍ程度の不純
物導入多結晶シリコン層を形成し、これをパターニング
してゲート電極３を形成する。次いで、ゲート電極３を
マスクとして、５〜６０ｋｅＶ、５×１０14〜７×１０
15／ｃｍ2程度のドース量のイオン注入を行って不純物
拡散層４を形成する。その際、ｐ型不純物としては、ホ
ウ素（Ｂ）やＢＦ2、ｎ型不純物としてはリン（Ｐ）や
ヒ素（Ａｓ）を用いることができる。また、このイオン
注入は、シリコン酸化膜等からなるチャネリング防止膜
を全面に形成した後、この膜を通して行ってもよい。こ
のようにして形成された不純物拡散層４は、後に７００
〜１０００℃程度の熱処理による不純物の活性化処理を
行い、ＭＯＳＦＥＴのソース／ドレイン領域を形成す
る。
【００２０】次に、不純物拡散層上に、例えば以下のよ
うにしてシリサイド層２１を形成する。まず、露出させ
た不純物拡散層を含む領域上にスパッタリングでＣｏ、
Ｔｉ等の金属膜を形成する。次いで、６００〜８００℃
程度で熱処理を行い、金属膜と不純物拡散層のシリコン
と、及び金属膜とゲート電極のシリコンとの間でシリサ
イド化反応を生じさせる。素子分離領域等の絶縁領域上
の未反応金属はエッチング除去する。その結果、自己整
合的にシリサイド層２１が不純物拡散層４上およびゲー
ト電極３上に形成される。
うにしてシリサイド層２１を形成する。まず、露出させ
た不純物拡散層を含む領域上にスパッタリングでＣｏ、
Ｔｉ等の金属膜を形成する。次いで、６００〜８００℃
程度で熱処理を行い、金属膜と不純物拡散層のシリコン
と、及び金属膜とゲート電極のシリコンとの間でシリサ
イド化反応を生じさせる。素子分離領域等の絶縁領域上
の未反応金属はエッチング除去する。その結果、自己整
合的にシリサイド層２１が不純物拡散層４上およびゲー
ト電極３上に形成される。
【００２１】その後、厚さ３００〜１０００ｎｍ程度の
層間絶縁膜５を形成する（図１（ａ））。層間絶縁膜と
しては、シリコン酸化膜、ＢＰＳＧ（boron phosphorou
s silicate glass）膜、ＮＳＧ（non dope silicate gl
ass）膜等をＣＶＤで形成することができる。
層間絶縁膜５を形成する（図１（ａ））。層間絶縁膜と
しては、シリコン酸化膜、ＢＰＳＧ（boron phosphorou
s silicate glass）膜、ＮＳＧ（non dope silicate gl
ass）膜等をＣＶＤで形成することができる。
【００２２】層間絶縁膜を、シリサイド層が露出する表
面に形成する場合、その成膜温度は６００℃以下が好ま
しい。成膜温度が高すぎると、成膜装置がシリサイド層
由来の金属により汚染され、その成膜装置で作業された
半導体装置が金属汚染を受け、半導体装置のキャリアの
ライフタイムが低下する。また、酸素（Ｏ2）やオゾン
（Ｏ3）等が存在する酸化性雰囲気下において成膜温度
が高すぎる場合は、シリサイド層が異常酸化し、シリサ
イド層の本来の機能が得られなくなる。このような金属
汚染や異常酸化をより十分に防止する点から、成膜温度
は５００℃以下がより好ましい。例えば成膜温度を４０
０〜５００℃にした常圧ＣＶＤによって、上記の金属汚
染や異常酸化を防止しながら所望の層間絶縁膜を形成す
ることができる。
面に形成する場合、その成膜温度は６００℃以下が好ま
しい。成膜温度が高すぎると、成膜装置がシリサイド層
由来の金属により汚染され、その成膜装置で作業された
半導体装置が金属汚染を受け、半導体装置のキャリアの
ライフタイムが低下する。また、酸素（Ｏ2）やオゾン
（Ｏ3）等が存在する酸化性雰囲気下において成膜温度
が高すぎる場合は、シリサイド層が異常酸化し、シリサ
イド層の本来の機能が得られなくなる。このような金属
汚染や異常酸化をより十分に防止する点から、成膜温度
は５００℃以下がより好ましい。例えば成膜温度を４０
０〜５００℃にした常圧ＣＶＤによって、上記の金属汚
染や異常酸化を防止しながら所望の層間絶縁膜を形成す
ることができる。
【００２３】次に、図１（ｂ）に示すように、層間絶縁
膜５に、リソグラフィ技術と異方性エッチングによって
開口６を形成する。その際、不純物拡散層４上のシリサ
イド層２１が露出する前にエッチングを終了する。
膜５に、リソグラフィ技術と異方性エッチングによって
開口６を形成する。その際、不純物拡散層４上のシリサ
イド層２１が露出する前にエッチングを終了する。
【００２４】エッチングの終点は、例えば、エッチング
レートと層間絶縁膜の厚さとから決定することができ
る。あるいは、異なる材料からなる２層以上の積層構造
を有する層間絶縁膜を形成した場合は、エッチングの際
に発生する物質をモニターし、エッチング生成物の濃度
や種類の変化からエッチング終点を決定することができ
る。例えば、図２（ａ）に示すように、下層にＮＳＧ膜
５ａ、上層にＢＰＳＧ膜５ｂを設けた層間絶縁膜に開口
６を形成する場合は、ホウ素（Ｂ）化合物やリン（Ｐ）
化合物が検出されくなった時点、或いはその時点から所
定の時間経過した時点をエッチング終点とすることがで
きる。
レートと層間絶縁膜の厚さとから決定することができ
る。あるいは、異なる材料からなる２層以上の積層構造
を有する層間絶縁膜を形成した場合は、エッチングの際
に発生する物質をモニターし、エッチング生成物の濃度
や種類の変化からエッチング終点を決定することができ
る。例えば、図２（ａ）に示すように、下層にＮＳＧ膜
５ａ、上層にＢＰＳＧ膜５ｂを設けた層間絶縁膜に開口
６を形成する場合は、ホウ素（Ｂ）化合物やリン（Ｐ）
化合物が検出されくなった時点、或いはその時点から所
定の時間経過した時点をエッチング終点とすることがで
きる。
【００２５】次に、図１（ｃ）あるいは図２（ｂ）に示
すように、全面にＣＶＤによりシリコン酸化膜等からな
る側壁用絶縁膜７を形成する。この側壁用絶縁膜の形成
は、微細な開口の内側面上に均一な成膜を行うために７
００℃以上で行うことが必要であり、好ましくは７００
〜８００℃の範囲であり、また減圧ＣＶＤにより成膜す
ることが好ましい。
すように、全面にＣＶＤによりシリコン酸化膜等からな
る側壁用絶縁膜７を形成する。この側壁用絶縁膜の形成
は、微細な開口の内側面上に均一な成膜を行うために７
００℃以上で行うことが必要であり、好ましくは７００
〜８００℃の範囲であり、また減圧ＣＶＤにより成膜す
ることが好ましい。
【００２６】次に、全面をＲＩＥ等の異方性エッチング
によりエッチバックして、開口の内側面上にサイドウォ
ール８を形成するとともに、不純物拡散層上のシリサイ
ド層２１を露出させる（図１（ｄ）、図２（ｃ））。
によりエッチバックして、開口の内側面上にサイドウォ
ール８を形成するとともに、不純物拡散層上のシリサイ
ド層２１を露出させる（図１（ｄ）、図２（ｃ））。
【００２７】その後、図１（ｅ）に示すように、スパッ
タリング法等により開口内を埋め込むように全面に導電
体層を形成し、次いでこの導電体層をリソグラフィ技術
と異方性エッチングによりパターニングして、配線９、
及びこの配線９と不純物拡散層４とを導通するコンタク
ト１０を形成する。あるいは、開口内を導電性材料で埋
め込んだ後、開口外部の導電性材料をＣＭＰまたはエッ
チングにより除去してまずコンタクトを形成し、次いで
配線形成用の導電体層を成膜し、この導電体層をパター
ニングして配線を形成してもよい。
タリング法等により開口内を埋め込むように全面に導電
体層を形成し、次いでこの導電体層をリソグラフィ技術
と異方性エッチングによりパターニングして、配線９、
及びこの配線９と不純物拡散層４とを導通するコンタク
ト１０を形成する。あるいは、開口内を導電性材料で埋
め込んだ後、開口外部の導電性材料をＣＭＰまたはエッ
チングにより除去してまずコンタクトを形成し、次いで
配線形成用の導電体層を成膜し、この導電体層をパター
ニングして配線を形成してもよい。
【００２８】なお、図１（ｂ）または図２（ａ）におけ
るエッチングの終点位置、すなわち開口６の底面の位置
は、エッチング精度を考慮しながら、不純物拡散層４上
のシリサイド層２１が露出しない範囲内で、できるだけ
不純物拡散層上のシリサイド層上面に近い位置とするこ
とが好ましい。これにより、図１（ｄ）または図２
（ｃ）のサイドウォール８形成のためのエッチバック
時、層間絶縁膜５の膜厚の減少を少なくすることができ
る。また、コンタクトとゲート電極とのマージンが小さ
い場合は、エッチングの終点位置をゲート電極上のシリ
サイド層上面より上方にすることが好ましい。これによ
り、目合わせズレ等により開口がゲート電極位置にかか
るように形成されても、ゲート電極上のシリサイド層が
露出することがなく、このシリサイド層の異常酸化や成
膜装置の金属汚染を防止することができる。
るエッチングの終点位置、すなわち開口６の底面の位置
は、エッチング精度を考慮しながら、不純物拡散層４上
のシリサイド層２１が露出しない範囲内で、できるだけ
不純物拡散層上のシリサイド層上面に近い位置とするこ
とが好ましい。これにより、図１（ｄ）または図２
（ｃ）のサイドウォール８形成のためのエッチバック
時、層間絶縁膜５の膜厚の減少を少なくすることができ
る。また、コンタクトとゲート電極とのマージンが小さ
い場合は、エッチングの終点位置をゲート電極上のシリ
サイド層上面より上方にすることが好ましい。これによ
り、目合わせズレ等により開口がゲート電極位置にかか
るように形成されても、ゲート電極上のシリサイド層が
露出することがなく、このシリサイド層の異常酸化や成
膜装置の金属汚染を防止することができる。
【００２９】第２の実施の形態
上記第１の実施の形態では、サリサイド技術により不純
物拡散層上だけでなくゲート電極上にもシリサイド層を
形成していたが、本実施の形態では、ゲート電極上には
シリサイド層を形成しない例を示す。
物拡散層上だけでなくゲート電極上にもシリサイド層を
形成していたが、本実施の形態では、ゲート電極上には
シリサイド層を形成しない例を示す。
【００３０】まず、素子分離領域（不図示）が設けられ
た半導体基板１上に、熱酸化法等によって厚さ２〜２０
ｎｍ程度のゲート絶縁膜２を形成した後、ＣＶＤによ
り、全面に厚さ１００〜２００ｎｍ程度の不純物導入多
結晶シリコン膜を形成する。続いて、１００〜３００ｎ
ｍ程度のシリコン窒化膜等の絶縁膜を形成した後、この
絶縁膜および不純物導入多結晶シリコン膜をパターニン
グして、シリコン窒化膜等の絶縁膜からなるキャップ層
３１を上面に有するゲート電極３を形成する。次いで、
キャップ層３１及びゲート電極３をマスクとして第１の
実施の形態と同様にしてイオン注入を行って不純物拡散
層４を形成する。このようにして形成された不純物拡散
層４は、後に８００〜１０００℃程度の熱処理による不
純物の活性化処理を行い、ＭＯＳＦＥＴのソース／ドレ
イン領域を形成する。
た半導体基板１上に、熱酸化法等によって厚さ２〜２０
ｎｍ程度のゲート絶縁膜２を形成した後、ＣＶＤによ
り、全面に厚さ１００〜２００ｎｍ程度の不純物導入多
結晶シリコン膜を形成する。続いて、１００〜３００ｎ
ｍ程度のシリコン窒化膜等の絶縁膜を形成した後、この
絶縁膜および不純物導入多結晶シリコン膜をパターニン
グして、シリコン窒化膜等の絶縁膜からなるキャップ層
３１を上面に有するゲート電極３を形成する。次いで、
キャップ層３１及びゲート電極３をマスクとして第１の
実施の形態と同様にしてイオン注入を行って不純物拡散
層４を形成する。このようにして形成された不純物拡散
層４は、後に８００〜１０００℃程度の熱処理による不
純物の活性化処理を行い、ＭＯＳＦＥＴのソース／ドレ
イン領域を形成する。
【００３１】次に、不純物拡散層上に、第１の実施の形
態と同様にしてシリサイド層２１を形成する。本実施形
態では、ゲート電極上にキャップ層３１が形成されてい
るため、シリサイド層２１はゲート電極上には形成され
ず、不純物拡散層上のみに形成される。その後、第１の
実施の形態と同様にして層間絶縁膜５を形成する（図３
（ａ））。
態と同様にしてシリサイド層２１を形成する。本実施形
態では、ゲート電極上にキャップ層３１が形成されてい
るため、シリサイド層２１はゲート電極上には形成され
ず、不純物拡散層上のみに形成される。その後、第１の
実施の形態と同様にして層間絶縁膜５を形成する（図３
（ａ））。
【００３２】次に、図３（ｂ）に示すように、層間絶縁
膜５に、リソグラフィ技術と異方性エッチングによって
開口６を形成する。その際、不純物拡散層４上のシリサ
イド層２１が露出する前にエッチングを終了する。
膜５に、リソグラフィ技術と異方性エッチングによって
開口６を形成する。その際、不純物拡散層４上のシリサ
イド層２１が露出する前にエッチングを終了する。
【００３３】エッチングの終点位置は、第１の実施の形
態と同様にして決定することができるが、本実施形態で
はゲート電極上にキャップ層３１を設けているため、コ
ンタクトとゲート電極とのマージンが小さく、目合わせ
ズレ等により開口がゲート電極位置にかかるように形成
されても、キャップ層３１がエッチングストッパとして
機能するため、ゲート電極がエッチングされることを防
止できる。
態と同様にして決定することができるが、本実施形態で
はゲート電極上にキャップ層３１を設けているため、コ
ンタクトとゲート電極とのマージンが小さく、目合わせ
ズレ等により開口がゲート電極位置にかかるように形成
されても、キャップ層３１がエッチングストッパとして
機能するため、ゲート電極がエッチングされることを防
止できる。
【００３４】次に、図３（ｃ）に示すように、第１の実
施の形態と同様にして、全面にＣＶＤによりシリコン酸
化膜等からなる側壁用絶縁膜７を形成する。
施の形態と同様にして、全面にＣＶＤによりシリコン酸
化膜等からなる側壁用絶縁膜７を形成する。
【００３５】次に、第１の実施の形態と同様にして、全
面をＲＩＥ等の異方性エッチングによりエッチバックし
て、開口の内側面上にサイドウォール８を形成するとと
もに、不純物拡散層上のシリサイド層２１を露出させる
（図３（ｄ））。
面をＲＩＥ等の異方性エッチングによりエッチバックし
て、開口の内側面上にサイドウォール８を形成するとと
もに、不純物拡散層上のシリサイド層２１を露出させる
（図３（ｄ））。
【００３６】その後、図３（ｅ）に示すように、第１の
実施の形態と同様にして、配線９、及びこの配線９と不
純物拡散層４とを導通するコンタクト１０を形成する。
実施の形態と同様にして、配線９、及びこの配線９と不
純物拡散層４とを導通するコンタクト１０を形成する。
【００３７】第３の実施の形態
本実施の形態では、層間絶縁膜に開口を形成する際、第
１および第２の実施の形態よりも確実に所望の深さでエ
ッチングを止めることができる方法を示す。
１および第２の実施の形態よりも確実に所望の深さでエ
ッチングを止めることができる方法を示す。
【００３８】まず、素子分離領域（不図示）が設けられ
た半導体基板１上に、熱酸化法等によって厚さ２〜２０
ｎｍ程度のゲート絶縁膜２を形成した後、ＣＶＤによ
り、全面に厚さ１００〜２００ｎｍ程度の不純物導入多
結晶シリコン膜を形成し、これをパターニングしてゲー
ト電極３を形成する。次いでゲート電極３をマスクとし
て、５〜５０ｋｅＶ、１×１０12〜５×１０14／ｃｍ2
程度の比較的低いドース量のイオン注入を行ってＬＤＤ
領域形成用の不純物拡散層４１を形成する。その際、ｐ
型不純物としては、ホウ素（Ｂ）やＢＦ2、ｎ型不純物
としてはリン（Ｐ）やヒ素（Ａｓ）を用いることができ
る。次に、ゲート電極３を覆うように基板の全面にＣＶ
Ｄにより厚さ５０〜２００ｎｍ程度のシリコン酸化膜を
形成する。続いて、全面を異方性エッチングによりエッ
チバックして、ゲート電極側面上にシリコン酸化膜から
なるサイドウォール４２を形成する。次に、サイドウォ
ール４２及びゲート電極３をマスクとして第１の実施の
形態と同様にしてイオン注入を行ってソース／ドレイン
領域形成用の不純物拡散層４を形成する。その後、第１
の実施の形態と同様にして、不純物拡散層４上およびゲ
ート電極３上にシリサイド層２１を形成する。次に、全
面に厚さ１０〜１００ｎｍ程度のシリコン窒化膜等から
なるエッチングストッパ膜４３を形成する。このエッチ
ングストッパ膜は、例えばステップカバレッジに優れる
プラズマＣＶＤにより５００℃以下で良好に成膜するこ
とができ、例えば２５０〜４５０℃で成膜することがで
きる。なお、このエッチングストッパ膜は、シリサイド
層が露出する表面上に成膜するため、シリサイド層の異
常酸化や成膜装置の金属汚染を防止する点から、６００
℃以下で成膜を行うことが好ましく、５００℃以下がよ
り好ましい。その後、第１の実施の形態と同様にして層
間絶縁膜５を形成する（図４（ａ））。
た半導体基板１上に、熱酸化法等によって厚さ２〜２０
ｎｍ程度のゲート絶縁膜２を形成した後、ＣＶＤによ
り、全面に厚さ１００〜２００ｎｍ程度の不純物導入多
結晶シリコン膜を形成し、これをパターニングしてゲー
ト電極３を形成する。次いでゲート電極３をマスクとし
て、５〜５０ｋｅＶ、１×１０12〜５×１０14／ｃｍ2
程度の比較的低いドース量のイオン注入を行ってＬＤＤ
領域形成用の不純物拡散層４１を形成する。その際、ｐ
型不純物としては、ホウ素（Ｂ）やＢＦ2、ｎ型不純物
としてはリン（Ｐ）やヒ素（Ａｓ）を用いることができ
る。次に、ゲート電極３を覆うように基板の全面にＣＶ
Ｄにより厚さ５０〜２００ｎｍ程度のシリコン酸化膜を
形成する。続いて、全面を異方性エッチングによりエッ
チバックして、ゲート電極側面上にシリコン酸化膜から
なるサイドウォール４２を形成する。次に、サイドウォ
ール４２及びゲート電極３をマスクとして第１の実施の
形態と同様にしてイオン注入を行ってソース／ドレイン
領域形成用の不純物拡散層４を形成する。その後、第１
の実施の形態と同様にして、不純物拡散層４上およびゲ
ート電極３上にシリサイド層２１を形成する。次に、全
面に厚さ１０〜１００ｎｍ程度のシリコン窒化膜等から
なるエッチングストッパ膜４３を形成する。このエッチ
ングストッパ膜は、例えばステップカバレッジに優れる
プラズマＣＶＤにより５００℃以下で良好に成膜するこ
とができ、例えば２５０〜４５０℃で成膜することがで
きる。なお、このエッチングストッパ膜は、シリサイド
層が露出する表面上に成膜するため、シリサイド層の異
常酸化や成膜装置の金属汚染を防止する点から、６００
℃以下で成膜を行うことが好ましく、５００℃以下がよ
り好ましい。その後、第１の実施の形態と同様にして層
間絶縁膜５を形成する（図４（ａ））。
【００３９】次に、図４（ｂ）に示すように、層間絶縁
膜５に、リソグラフィ技術と異方性エッチングによって
エッチングストッパ膜４３に達する開口６を形成する。
本実施形態ではエッチングストッパ膜４３を設けている
ため、コンタクトとゲート電極とのマージンが小さく、
開口がゲート電極位置にかかるように形成されても、ゲ
ート電極やサイドウォールがエッチングされることを防
止できる。
膜５に、リソグラフィ技術と異方性エッチングによって
エッチングストッパ膜４３に達する開口６を形成する。
本実施形態ではエッチングストッパ膜４３を設けている
ため、コンタクトとゲート電極とのマージンが小さく、
開口がゲート電極位置にかかるように形成されても、ゲ
ート電極やサイドウォールがエッチングされることを防
止できる。
【００４０】次に、図４（ｃ）に示すように、第１の実
施の形態と同様にして、全面にＣＶＤにより７００℃以
上でシリコン酸化膜等からなる側壁用絶縁膜７を形成す
る。本実施形態では、側壁用絶縁膜７を形成する際、シ
リサイド層２１がエッチングストッパ膜４３で覆われて
いるため、７００℃以上の高温で成膜を行ってもシリサ
イド層の異常酸化や成膜装置の金属汚染を防止すること
ができる。
施の形態と同様にして、全面にＣＶＤにより７００℃以
上でシリコン酸化膜等からなる側壁用絶縁膜７を形成す
る。本実施形態では、側壁用絶縁膜７を形成する際、シ
リサイド層２１がエッチングストッパ膜４３で覆われて
いるため、７００℃以上の高温で成膜を行ってもシリサ
イド層の異常酸化や成膜装置の金属汚染を防止すること
ができる。
【００４１】次に、第１の実施の形態と同様にして、全
面をＲＩＥ等の異方性エッチングによりエッチバックを
行って、開口底部の絶縁膜７を除去して開口の内側面上
にサイドウォール８を形成し、続いて開口底部のエッチ
ングストッパ膜４３を除去して不純物拡散層上のシリサ
イド層２１を露出させる（図４（ｄ））。
面をＲＩＥ等の異方性エッチングによりエッチバックを
行って、開口底部の絶縁膜７を除去して開口の内側面上
にサイドウォール８を形成し、続いて開口底部のエッチ
ングストッパ膜４３を除去して不純物拡散層上のシリサ
イド層２１を露出させる（図４（ｄ））。
【００４２】その後、図４（ｅ）に示すように、第１の
実施の形態と同様にして、配線９、及びこの配線９と不
純物拡散層４とを導通するコンタクト１０を形成する。
実施の形態と同様にして、配線９、及びこの配線９と不
純物拡散層４とを導通するコンタクト１０を形成する。
【００４３】本実施の形態においては、窒化膜からなる
エッチングストッパ膜４３を半導体基板上に直接形成し
ているが、例えばゲート電極側面上のサイドウォール４
２を設けない場合、基板上に直接形成された窒化膜によ
る界面準位を防止するため、シリコン酸化膜等の絶縁膜
を形成した後に窒化膜を形成してもよい。窒化膜下に形
成されるこの絶縁膜は、シリサイド層が露出する基板上
に直接形成することになるため、前述したようにシリサ
イド層の異常酸化や成膜装置の金属汚染を防止する点か
ら、６００℃以下で成膜を行うことが好ましく、５００
℃以下がより好ましい。
エッチングストッパ膜４３を半導体基板上に直接形成し
ているが、例えばゲート電極側面上のサイドウォール４
２を設けない場合、基板上に直接形成された窒化膜によ
る界面準位を防止するため、シリコン酸化膜等の絶縁膜
を形成した後に窒化膜を形成してもよい。窒化膜下に形
成されるこの絶縁膜は、シリサイド層が露出する基板上
に直接形成することになるため、前述したようにシリサ
イド層の異常酸化や成膜装置の金属汚染を防止する点か
ら、６００℃以下で成膜を行うことが好ましく、５００
℃以下がより好ましい。
【００４４】
【発明の効果】以上の説明から明らかなように本発明に
よれば、不純物拡散層上に設けたシリサイド層が異常酸
化することなく、また成膜装置を汚染することなく、微
細なコンタクトを良好に形成可能な半導体装置の製造方
法を提供することができる。
よれば、不純物拡散層上に設けたシリサイド層が異常酸
化することなく、また成膜装置を汚染することなく、微
細なコンタクトを良好に形成可能な半導体装置の製造方
法を提供することができる。
【図１】本発明の半導体装置の製造方法の一実施形態を
示す概略断面工程図である。
示す概略断面工程図である。
【図２】本発明の半導体装置の製造方法の他の実施形態
を示す概略断面工程図である。
を示す概略断面工程図である。
【図３】本発明の半導体装置の製造方法の他の実施形態
を示す概略断面工程図である。
を示す概略断面工程図である。
【図４】本発明の半導体装置の製造方法の他の実施形態
を示す概略断面工程図である。
を示す概略断面工程図である。
【図５】従来の半導体装置の製造方法を示す概略断面工
程図である。
程図である。
１ 半導体基板
２ ゲート絶縁膜
３ ゲート電極
４ 不純物拡散層
５、５ａ、５ｂ 層間絶縁膜
６ 開口
７ 側壁用絶縁膜
８ サイドウォール
９ 配線
１０ コンタクト
２１ シリサイド層
３１ キャップ層
４１ ＬＤＤ領域形成用不純物拡散層
４２ サイドウォール
４３ エッチングストッパ膜
１０１ 半導体基板
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ 不純物拡散層
１０５ 層間絶縁膜
１０６ コンタクトホール
１０７ 側壁用シリコン酸化膜
１０８ サイドウォール
１０９ 配線
１１０ コンタクト
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M104 BB01 CC05 DD02 DD04 DD08
DD19 DD26 DD34 DD37 EE09
FF14 FF28 GG09 HH13 HH14
HH16 HH20
5F033 HH04 HH26 HH27 KK01 KK26
KK27 MM07 PP15 QQ08 QQ09
QQ16 QQ25 QQ37 QQ48 QQ58
QQ65 QQ70 QQ73 RR04 RR05
RR09 RR15 SS13 TT07 TT08
WW03 XX02 XX03 XX20 XX31
XX34
Claims (10)
- 【請求項１】 ゲート電極と不純物拡散層と前記不純物
拡散層上に設けられたシリサイド層とを有する半導体基
板上に層間絶縁膜を形成する工程と、 前記不純物拡散層上部の前記層間絶縁膜に、前記シリサ
イド層が露出しないように開口を形成する工程と、 前記開口の内側面を含む領域に、ＣＶＤにより７００℃
以上で側壁用絶縁膜を形成する工程と、 エッチバックを行って前記開口の内側面上に前記側壁用
絶縁膜からなるサイドウォールを形成するとともに、前
記開口下の前記層間絶縁膜を除去して前記シリサイド層
を露出するコンタクトホールを形成する工程と、 前記コンタクトホールに導電性材料を埋め込む工程とを
有する半導体装置の製造方法。 - 【請求項２】 前記層間絶縁膜を６００℃以下で成膜す
る請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記側壁用絶縁膜はシリコン酸化膜であ
る請求項１又は２に記載の半導体装置の製造方法。 - 【請求項４】 前記ＣＶＤは減圧ＣＶＤである請求項
１、２又は３に記載の半導体装置の製造方法。 - 【請求項５】 前記ゲート電極はその上にシリサイド層
を有し、前記開口は、その底面が前記ゲート電極上のシ
リサイド層上面より上方に位置するように設けられるこ
とを特徴とする請求項１〜４のいずれか一項に記載の半
導体装置の製造方法。 - 【請求項６】 ゲート電極と不純物拡散層と前記不純物
拡散層上に設けられたシリサイド層とを有する半導体基
板上に第１絶縁膜を形成し、続いて層間絶縁膜を形成す
る工程と、 前記不純物拡散層上部の前記層間絶縁膜に、前記第１絶
縁膜をエッチングストッパとして前記第１絶縁膜に達す
る開口を形成する工程と、 前記開口の内側面を含む領域に、ＣＶＤにより７００℃
以上で第２絶縁膜を形成する工程と、 エッチバックを行って、前記開口下の前記第２絶縁膜を
除去して前記開口の内側面上に前記第２絶縁膜からなる
サイドウォールを形成し、続いて前記開口下の前記第１
絶縁膜を除去して前記シリサイド層を露出するコンタク
トホールを形成する工程と、 前記コンタクトホールに導電性材料を埋め込む工程とを
有する半導体装置の製造方法。 - 【請求項７】 前記第１絶縁膜を６００℃以下で成膜す
る請求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記第２絶縁膜はシリコン酸化膜である
請求項６又は７に記載の半導体装置の製造方法。 - 【請求項９】 前記ＣＶＤは減圧ＣＶＤである請求項
６、７又は８に記載の半導体装置の製造方法。 - 【請求項１０】 前記第１絶縁膜はシリコン窒化膜であ
る請求項６〜９のいずれか一項に記載の半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275079A JP2003086673A (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
| TW091120236A TW559906B (en) | 2001-09-11 | 2002-09-05 | Manufacturing method of semiconductor device |
| US10/237,770 US20030049920A1 (en) | 2001-09-11 | 2002-09-09 | Manufacturing method of semiconductor device |
| KR1020020054630A KR20030022731A (ko) | 2001-09-11 | 2002-09-10 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275079A JP2003086673A (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086673A true JP2003086673A (ja) | 2003-03-20 |
Family
ID=19100007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001275079A Pending JP2003086673A (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030049920A1 (ja) |
| JP (1) | JP2003086673A (ja) |
| KR (1) | KR20030022731A (ja) |
| TW (1) | TW559906B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449411B2 (en) | 2004-05-12 | 2008-11-11 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339813A (zh) * | 2010-07-14 | 2012-02-01 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| DE102018102448B4 (de) | 2017-11-30 | 2023-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bildung und Struktur leitfähiger Merkmale |
| US10361120B2 (en) * | 2017-11-30 | 2019-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductive feature formation and structure |
| US10861745B2 (en) * | 2017-11-30 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6022799A (en) * | 1995-06-07 | 2000-02-08 | Advanced Micro Devices, Inc. | Methods for making a semiconductor device with improved hot carrier lifetime |
| KR970003497A (ko) * | 1995-06-26 | 1997-01-28 | 김주용 | 반도체 소자의 콘택 형성방법 |
| KR970018049A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 보조 패턴 방법을 이용한 미세 패턴 형성 방법 |
| KR100333353B1 (ko) * | 2000-02-21 | 2002-04-18 | 박종섭 | 반도체장치의 콘택홀 및 그 형성방법 |
-
2001
- 2001-09-11 JP JP2001275079A patent/JP2003086673A/ja active Pending
-
2002
- 2002-09-05 TW TW091120236A patent/TW559906B/zh not_active IP Right Cessation
- 2002-09-09 US US10/237,770 patent/US20030049920A1/en not_active Abandoned
- 2002-09-10 KR KR1020020054630A patent/KR20030022731A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449411B2 (en) | 2004-05-12 | 2008-11-11 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030022731A (ko) | 2003-03-17 |
| TW559906B (en) | 2003-11-01 |
| US20030049920A1 (en) | 2003-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723893A (en) | Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors | |
| US5512502A (en) | Manufacturing method for semiconductor integrated circuit device | |
| US5933741A (en) | Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors | |
| JP2001210711A (ja) | 半導体装置の構造及びその製造方法 | |
| KR20040013578A (ko) | 반도체 메모리 장치 및 그의 제조방법 | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| US8044470B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100850068B1 (ko) | 반도체 소자 및 이의 실리사이드막 제조 방법 | |
| US6559496B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2003086673A (ja) | 半導体装置の製造方法 | |
| KR100670619B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP3011941B2 (ja) | 半導体装置の製造方法 | |
| US6146997A (en) | Method for forming self-aligned contact hole | |
| JP2001015749A (ja) | 半導体装置の製造方法 | |
| JPH05190690A (ja) | 半導体装置及びその製造方法 | |
| JP3435943B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JP3646667B2 (ja) | 半導体装置の製造方法 | |
| KR100365409B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| KR20000000869A (ko) | 반도체장치의 제조 방법 | |
| KR100546059B1 (ko) | 반도체 제조 방법 | |
| KR19980025543A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| JPH04186733A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041126 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041126 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060125 |