TW559906B - Manufacturing method of semiconductor device - Google Patents

Description

559906 五、 發明說明 ( 1； 發 明 領 域 本 發 明 係 有 關 一種 半 導 體裝置之製造方法，且更特別 的 是 有 關 一 種 形 成微 小 接 觸結構的方法。 發 明 背 景 近 年 來 伴 隨 著在 半 導 體裝置之更加微型化上的、進展 以 及 具 更 緊 密 間 隔之 配 置 的開發’對諸如互連結構之類 用 以 使 半 導 體 基 板之 摻 雜 物擴散層與導電物質層形成電 氣 連 接 之 接 點 微 型化 的 需 求曰益成長。 截 至 前 已 藉由 於 落 在半導體基板上之內夾絕緣膜 內 形 成 接 觸 孔 以 達該 摻 雜 物擴散層，然後再以導電材料 塡 滿 該 接 觸 孔 內 部而 施 行 接點的形成。不過，對接點的 微 型 化 而 言 也 必須 使 接 觸孔微型化，且藉由圖案製作 施 行 的 形 成 作 業 會變 的 相 當困難。據此，使用的方法是 審 慎 地 將 接 觸 孔 形成於 大 的一側，之後在其內部橫向面 上 形 成 由 該 絕 緣 材料 構 成 的側壁以便使該接觸孔的孔徑 是 很 小 的 0 這 種 接點 形成 方法係揭示於例如日本公開專 利 甲 Ξ主 日円 案 第 77 Γ 70/1989 號 :文件中。 以 下 將 詳 細 說 明一 種 習 知接點形成方法。 首 先 在 藉 由 熱學 氧 化 法（thermal oxidation method) 之 類 於 設 置 有 元 件隔 離 區 (圖中未標示）之半導體基板 10 1 _ 上5 形成_ 一 f 間極絕緣膜 102之後，藉由CVD(化學氣相 澱 積 法 )在該基板的整 [個 1元 ;件形成表面上方形成一已摻 雜 多 晶 矽 層 > 然 後再 藉 由 對此層進行圖案製作而形成各 閘 極 電 極 103 。接下來 ，使用各閘極電極當作遮罩，於 -3- 559906 五、發明說明（2) 其上施行離子植入，以形成各摻雜物擴散層1 04。之後 ，於其上形成一內夾絕緣膜105(見第5(a)圖）。 接下來，如第5(b)圖所示，藉由光刻法形成前述蝕刻 遮罩（圖中未標示），並利用此遮罩施行各向異性蝕刻， 因此形成了可達該摻雜物擴散層1 04的接觸孔1 06。接 下來，如第5(c)圖所示，藉由CVD法在整個表面上方 形成側壁用氧化矽膜107。 接下來，如第5(d)圖所示，藉由諸如RIE(活化離子蝕 刻法）之類的各向異性蝕刻法施行回蝕，以便在該接觸 孔1 06的底部露出該摻雜物擴散層1 04。結果，在該接 觸孔1 06內部的橫向面上形成各側壁1 08。 在那之後，藉由濺蝕法之類在整個表面上方形成一導 電物質層以塡滿該接觸孔1 06內部，然後藉由對此導電 物質層施行圖案製作形成一互連結構1 09，以及使此互連 結構與該摻雜物擴散層連接的接點11〇(參見第（e)圖）。 期間，考量各半導體裝置單元上用以減小各源極/汲 極區域之薄層電阻及接觸電阻的新近微型化作用，且必 然地需要在各源極/汲極區域上設置各矽化物層。 現在於前述習知方法中，對更進一步使接點微型化的需 求會產生必需在形成各側壁之前形成更微小的接觸孔。 不過，在使接觸孔微型化時，換句話說，在使該接觸 孔的孔徑是小的，且使其槪念比爲很大時，這可能會產 生另一問題而使得在接觸孔內部各側壁上形成側壁用均 勻絕緣膜的作業變的很困難。這種問題會造成導電材料 559906 五、 發明說明 ( 3〕 在 接 觸 孔 內 部 有 很 差 的 塡 充 作 用 在 接 觸 孔 底 部 區 段 內 與 摻 雜 物 擴 散 層 形 成 假 接 觸 > 或 是 在 接 觸 孔 內 的 導 電 材 料 與 閘 極 電 極 之 間 形 成 短 路 5 且 因 此 變 得 很 難 形 成令人 滿 jUss, 的 接 點 〇 爲 了 避 免 這 類 問 題 、 並 在 側 壁 用 絕 緣 膜 的 薄 膜 厚 度 上 獲 得 極 高 均 勻 度 必 需 藉 由 CVD法在： 700 °C 到 8 00 °C 的 極 高 溫 下 形 成 側 壁 用 絕 緣 膜 〇 不 過 ， 在 將 矽 化 物 層 設 置 在 該 摻 雜 物 擴 散 層 頂 部 上 時 y 在 追 麼 高 的 溫 度 下 澱 積 此 絕 緣 膜 會 肇 因 於此 —> 局 溫 而 造 成 該 接 觸 孔 底 部 上 所 露 出 的 部 分 矽 化 物 層 出 現 不 正 常 的 氧 化作 用 、 且 該 矽 化 物 層 可 能 會 喪 失 其 原 始 功 能 〇 此外 所 用 薄 膜 澱 積 裝 置 可 能 因 爲 來 白 該 矽 化 物 的 金 屬 而 受 到 污 染 且 轉 而 使 在 該 薄 膜 澱 積 裝 置 內 工 作 的 半 導 體 裝 置 受 到 金 屬 污 染 這 會 縮 短 該 半 導 體 裝 置 內 各 載 體 的 壽 命 〇 發 明 之 扼 要 說 明 在 上 述 問 題 的 觀 點 下 本 發 明 的 的 是 提 供 — 種 半 導 體 裝 置 之 製 造 方 法 > 而 能 夠 在 不 使 設 置 於 摻 雜 物 擴 散 層 上 之 矽 化 物 層 進 行 不 正 常 氧 化作用 或 污 染 薄 膜 澱 積 裝 置 下 形 成 一 微 小 的 接 觸 阱 〇 . ' 本 發 明 係 有 關 一 種 半 導 體 裝 置 之 製 造 方 法 此 方 法 係 包 括 下 列 步 驟 ； • 在含 有 閘 極 電 極 、 摻 雜 物 擴 散 層 及 設 置 於 該 摻 雜 物 擴 散 層 上 矽 化 物 層 的 半 導 體 基 板 上 形 成 — 內 夾 絕 緣 層 > 於 落 在 該 摻 雜 物 擴 散 層 上 5- 之 內 夾 絕 緣 層 內 形 成 開 559906 五、發明說明（4) 口，其方式是不致露出該矽化物層； •於包含該開口之各內部橫向面的區域內，藉由CVD 法以70(TC或更高的溫度形成一側壁用絕緣膜； •執行回蝕作業且因此於該開口之內部橫向面上形成 由側壁用絕緣膜構成的側壁，同時移除落在該開口下方 的內夾絕緣膜，因此形成了用以露出該矽化物層的接觸 孔；且 •以導電材料塡滿該接觸孔。 此外，本發明係有關一種半導體裝置之製造方法，此 方法係包括下列步驟： •在含有閘極電極、摻雜物擴散層及設置於該摻雜物 擴散層上之矽化物層的半導體基板上形成第一絕緣膜， 且隨後於其上形成一內夾絕緣膜； •於落在該摻雜物擴散層上之內夾絕緣膜內形成一開 口以抵達該第一絕緣膜，使用該第一絕膜膜當作鈾刻停 駐層； •於包含該開口之各內部橫向面的區域內，藉由CVD 法以700t或更高的溫度形成第二絕緣膜； •執行回蝕作業且因此移除落在該開口下方的第二絕 緣膜，以便在該開口之內部橫向面上形成由該第二絕緣 膜構成的側壁，且隨後移除落在該開口下方的第一絕緣 膜，因此形成了用以露出該矽化物層的接觸孔；且 •以導電材料塡滿接觸孔。 本發明中，因爲在形成側壁用絕緣膜以便將各側壁設 559906 五、發明說明（5) 置於接觸孔之內部橫向面上時並未露出任何矽化物層， 故即使在不低於700 °C的高溫下成長薄膜，也能夠防止 各矽化物層發生不正常的氧化作用且能夠防止薄膜澱積 裝置受到金屬污染。結果，能夠在不縮短半導體裝置內 各載體壽命下，形成良好的微小接點。 也就是說，本發明提供了 一種半導體裝置之製造方法 ，能夠在不使設置於該摻雜物擴散層上之矽化物層進行 不正常之氧化作用或污染薄膜澱積裝置下形成良好的微 小接點。 圖示簡單說明 第1圖係用以顯示一種根據本發明一實施例之半導體 裝置製造方法中各步驟的一系列截面示意圖。 第2圖係用以顯示一種根據本發明另一實施例之半導 體裝置製造方法中各步驟的一系列截面示意圖。 第3圖係用以顯示一種根據本發明又一實施例之半導 體裝置製造方法中各步驟的一系列截面示意圖。 第4圖係用以顯示一種根據本發明再一實施例之半導 體裝置製造方法中各步驟的一系列截面示意圖。 第5圖係用以顯示一種習知半導體裝置製造方法中各 步驟的一系列截面示意圖。 曼明之詳細說曰fl 以下將詳細說明本發明的較佳實施例。 〔第一實施例〕 首先，在藉由熱學氧化法之類於設置有元件隔離區（ 559906 五、發明說明（6) 圖中未標示）之半導體基板1上形成厚度爲2奈米到20 奈米左右的閘極絕緣膜2之後，藉由CVD (化學氣相澱 •積）法在該基板的整個元件形成表面（以下稱作「整個表 面」）上方形成厚度爲100奈米到200奈米左右的已摻 雜多晶矽層，然後再藉由對此層進行圖案製作而形成各 閘極電極3。接下來，使用各閘極電極3當作遮罩，在 加速能量爲5keV到60keV、且劑量爲5xl014/平方厘米 到7x1 015/平方厘米的條件下，於其上施行離子植入以 形成各摻雜物擴散層4。此例中，可使用硼（B)或BF2當 作P型摻雜物，而使用磷（P)或砷（As)當作η型摻雜物。 此中，吾人也能夠在整個表面上方由氧化矽膜之類形成 一通路停止膜，然後再透過此膜於其上施行離子植入。 之後令依這種方式形成的各摻雜物擴散層4接受藉由在 700°C到l〇〇〇°C左右之溫度下施行的熱處理進行的摻雜物 活化處理，因此形成了 MOSFET(金氧半導體場效電晶體） 的源極/汲極區域。 接下來，依例如下列方式在各摻雜物擴散層上方形 成各矽化物層2 1。首先，在包含各露出摻雜物擴散層 之區域上方，藉由濺蝕法形成鈷或鈦之類的金屬膜。 然後在其上施行6 0 0 C到8 0 0 °C左右的熱處理’以便在 該金屬膜與各摻雜物擴散層的矽之間以及該金屬膜與 各閘極電極的矽之間產生矽化物的形成反應。藉由蝕刻 法移除遺留在諸如元件隔離區之類絕緣區域上的部分未 反應金屬膜。結果依自動對齊方式砂化物層形成於各摻 559906 五、發明說明（7) 雜物擴散層4以及各閘極電極3上。 之後，形成厚度爲300奈米到1〇〇〇奈米左右的內夾 絕緣膜5(第（a)圖）。至於內夾絕緣層，可藉由CVD法形 成氧化矽膜、BPS G(硼磷矽酸鹽玻璃）膜、或NSG (非摻雜矽酸鹽玻璃）膜之類。 在將該內夾絕緣膜形成於露出各矽化物層之表面上的 例子裡較佳的是將薄膜澱積溫度設定爲等於或低於600t 。當澱積溫度太高時，薄膜澱積裝置可能因爲來自各矽 化物層的金屬而受到污染，轉而使在該薄膜澱積裝置內 工作的半導體裝置受到金屬污染，這會縮短該半導體裝 置內各載體的壽命。此外，若於存在有氧氣或臭氧之類 的氧化大氣環境中，將澱積溫度設得極高，則可能使各 矽化物層產生不正常的氧化作用、且可能使各矽化物層 喪失其原始功能。從更完整地達成抑制這種金屬污染及 不正常氧化作用的觀點觀測，較佳的是將澱積溫度設定 爲等於或低於500°C。例如，在將澱積溫度設定爲400°C 到5 00 °C下施行大氧壓CVD法，可將前述內夾絕緣膜形 成得很好，而防止發生前述不正常氧化作用及金屬污染 現象。 接下來，如第1(b)圖所示，藉由微影法（lithography) 及各向異性蝕刻法於該內夾絕緣膜內形成一開口 6。此 中，係在露出覆蓋於該摻雜物擴散層4上之各矽化物層 之前結束蝕刻作用。 例如，可由蝕刻速率及該內夾絕緣膜的厚度定出蝕刻 559906 五、發明說明（8) 結束點。或者，若形成具有由兩層或更多層不同材料構 成之分層結構的內夾絕緣膜，吾人可監控鈾刻作用中產 生的物質、並由蝕刻產物的變化或是蝕刻產物的濃度變 化定出該鈾刻結束點。例如，當在將一 N S G膜5 a設定 爲下層而將BPSG膜設定爲上層的內夾絕緣膜內形成一 開口 6時，如第2(a)圖所示，可選擇當對硼化合物及磷 化合物的偵測作業正好結束時的時間點，或是在那時間 點之後當經過某些預設時段時的另一個時間點當作蝕刻 結束點。 接下來，如第1(c)或2(b)圖所示，藉由CVD法在整 個表面上方以氧化矽膜之類形成側壁用絕緣膜7。該側 壁用絕緣膜的形成必需在70(TC或更高的溫度下施行’， 且較佳的是在70(TC到800°C的溫度範圍內施行，以致 可以在該微小開口的各內部橫向面上得到均勻的澱積作 用。此外，較佳的是藉由低壓CVD法進行薄膜的澱積。 接下來，藉由諸如RIE之類的各向異性蝕刻法在整個 表面上方執行回蝕，且因此在開口的內部橫向面上形成 一側壁8，同時露出覆蓋該摻雜物擴散層的矽化物層2 1 ( 參見第11(d)和2(c)圖）。 之後如第1(e)圖所示，藉由濺蝕法之類，在整個表面 上方形成一導電物質層以塡滿該開口內部，然後再藉由 微影法及各向異性蝕刻法對此導電物質層進行圖案製作 ’形成一互連結構9以及用此連接此互連結構9及摻 雜物擴散層4的接點1 〇。同時能夠在以導電材料塡滿 -10- 559906 五、發明說明（9) 該開口內部之後，藉由CMP(化學機械拋光）法或蝕刻法 移除落在開口外側的部分導電材料，以便首先形成一接 點，然後藉由對此導電物質層進行圖案製作以成長用於 互連結構形成作業的導電物質而形成一互連結構。 因此如第1(b)或2 (a)圖所示之蝕刻結束點的位置，較 佳的是將開口 6的底面位置設置成與覆蓋該摻雜物擴散 層4之矽化物層2 1的頂面愈接近愈好，在將蝕刻準確 度列入考量下，使之落在不致露出覆蓋該摻雜物擴散層 的矽化物層的極限內。依這種方式，在施行回蝕作業以 形成如第1(d)或2(c)圖所示的側壁8時，可減少該內夾 絕緣膜5在薄膜厚度上的減少量額。此外，當接點與閘 極電極之間的邊界很小時，較佳的是將蝕刻結束點的位 置設置在比覆蓋該閘極電極之矽化物層的頂面更高處。 即使因爲對齊平移作用之類使所形成的開口會蓋住該 閘極電極的位置，這種配置也不允許露出覆蓋該閘極 電極的矽化物層，以致能夠防止該矽化物層發生不正 常的氧化作用，且能夠防止薄膜澱積裝置發生金屬污 染現象。 〔第二實施例〕 在前述第一實施例中，係藉由矽化物不只在各摻雜物 擴散層上、且在各閘極電極上形成各矽化物層，而此實 施例中顯示的是一種不在各閘極電極上形成任何矽化物 層的實例。 首先，在藉由熱學氧化法之類於設置有元件隔離區 -11- 559906 五、發明說明（1〇) (圖中未標示）之半導體基板1上形成厚度爲2奈米到20 奈米左右的閘極絕緣膜2之後，藉由CVD法在整個表 面上方形成厚度爲100奈米到200奈米左右的已摻雜多 晶矽層。隨後，在將由氮化矽膜之類構成的絕緣膜形成 爲具有100奈米到3 00奈米左右的厚度之後，對此絕緣 膜及該已摻雜多晶矽膜進行圖案製作以形成各閘極電極 3，每一閘極電極的頂面上都具有由氮化砂膜之類絕緣 膜製成的頂蓋層3 1。接下來，使用該頂蓋層3 1及各閘 極電極當作遮罩，依與第一實施例相同的方式於其上施 行離子植入，且因此形成各摻雜物擴散層4。之後令依 這種方式形成的各摻雜物擴散層4接受以熱處理法在 800°C到100(TC左右下施行的摻雜物活化處理，因此形 成了 MOSFET的源極/汲極區域。 接下來，依與第一實施例相同的方式在各摻雜物擴散 層上方形成各矽化物層2 1。本實施例中，並未將各矽化 物層21形成於各閘極電極上，而是只將之形成於各摻 雜物擴散層上，這是因爲已將各頂蓋層3 1形成於各閘 極電極上的緣故。之後，依與第一實施例相同的方式形 成一內夾絕緣膜5(參見第3(a)圖）。 接下來，如第3(b)圖所示，藉由微影法及各向異性蝕 刻法於該內夾絕緣膜內形成一開口 6。因此，係在露出 覆蓋該摻雜物擴散層4之各矽化物層之前終止蝕刻作用 〇 可依與第一實施例相同的方式定出該蝕該結束點。此 -12- 559906 五、發明說明（11) 外’由於本實施例中係將各頂蓋層設置在各閘極電極上 ’故即使當接點與閘極電極之間的邊界很小時，且因爲 對齊平移之類作用使所形成開口覆蓋住該閘極電極的位 置時，也能夠在以各頂蓋層3 1當作蝕刻停駐層上防止 各閘極電極發生蝕刻作用。 接下來，如第3(c)圖所示，依與第一實施例相同的方 式’藉由CVD法在整個表面上方由氧化矽膜之類形成 一側壁用絕緣膜7。 接下來，依與第一實施例相同的方式，藉由諸如RIE 之類的各向異性蝕刻法在整個表面上方執行回蝕，且因 此在開口的內部橫向面上形成一側壁8，同時露出覆蓋 該摻雜物擴散層的矽化物層21 (參見第3(d)圖）。 之後，如第3(e)圖所示，依與第一實施例相同的方式 形成一互連結構9以及用以連接此互連結構9與該摻雜 物擴散層4的接點1 〇。 〔第三實施例〕 本實施例中提出一種能夠以比第一及第二實施例更準 確的方式在預定深度上終止蝕刻作業。 首先，在藉由熱學氧化法之類於設置有元件隔離區 (圖中未標示）之半導體基板1上形成厚度爲2奈米到20 奈米左右的閘極絕緣膜2之後，藉由CVD法在整個表 面上形成厚度爲100奈米到200奈米左右的已摻雜多晶 矽層，然後再藉由對此層進行圖案製作而形成各閘極電 極3。接下來，使用各閘極電極3當作遮罩，在加速能 -13- 559906 五、發明說明（12) 量爲5keV到50keV、且劑量爲lxlO12/平方厘米到5xl014/ 平方厘米左右的條件下於其上施行離子植入’以形成 LDD(微量摻雜汲極）區域用摻雜物擴散層41。此例中’ 可使用硼（B)或BF2當作p型摻雜物，而使用磷（P)或砷 (As)當作η型摻雜物。接下來，藉由CVD法在基板的整 個表面上方形成厚度爲50奈米到200奈米的氧化矽膜 2 1以覆蓋住各閘極電極3。隨後，藉由各向異性蝕刻法 在整個表面上面執行回蝕，且因此在各閘極的各橫向面 上由氧化矽膜形成各側壁42。接下來，使用各側壁42 及閘極電極3當作遮罩，依與第一實施例相同的方式於 其上施行離子植植入，且因此形成了用以形成各源極/ 汲極區域的各摻雜物擴散層4。之後，依與第一實施例 相同的方式，將各矽化物層2 1形成於各摻雜物擴散層4 以及各閘極電極3上。接下來，在整個表面上方形成由 氮化矽膜之類製成厚度爲10奈米到1〇〇奈米左右的蝕 刻停駐膜43。例如，可藉由其特徵爲具有絕佳步階覆蓋 率的電漿CVD法，以等於或低於50(TC如在25(TC到 4 5 (TC下將此蝕刻停駐層成長得很好。此外，因爲係將 此蝕刻停駐層成長於露出各矽化物層的表面上，較佳的 是在等於或低於600 °C下澱積此膜，且更佳的是從防止 各矽化物層發生不正常的氧化作用及防止薄膜澱積裝置 發生金屬污染現象的觀點，係在等於或低於5 00 °C下施 行。之後，依與第一實施例相同的方式形成一內夾絕緣 膜5(參見第4(a)圖）。 接下來，如第4(b)圖所示，藉由微影法及各向異性蝕 -14- 559906 五、發明說明（13) 刻法於該內夾絕緣膜5內形成一開口 6以抵達該蝕刻停 駐膜’ 43。本實施例中設置有該蝕刻停駐膜43，以致即 使當接點與閘極電極之間的邊界很小且所形成開口覆蓋 住該閘極電極的位置時，也能夠防止閘極電極或側壁發 生蝕刻作用。 接下來，如第4(c)圖所示，依與第一實施例相同的方 式藉由CVD法在等於或高於70(TC下在整個表面上方由 氧化矽膜之類形成一側壁用絕緣膜7。本實施例中，由 於各矽化物層2 1在形成該側壁用絕緣膜7時係覆蓋有 該蝕刻停駐膜43，故即使在不低於700 °C的溫度下施行 薄膜澱積，也能夠防止各矽化物層產生不正常的氧化作 用並防止薄膜澱積裝置受到金屬污染。 接下來依與第一實施例相同的方式，藉由諸如RIE之 類的各向異性蝕刻法在整個表面上方執行回蝕，因此移 除了落在開口底部區段內的部分絕緣膜，以使側壁8形 成在開口之內側面，且移除了落在開口底部區段內的蝕 刻停駐膜43，以露出落在該摻雜物擴散層頂部上的矽化 物層2 1 (參見第4(d)圖）。 之後如第4(e)圖所示，依與第一實施例相同的方式形 成一互連結構9以及用以連接此互連結構9與該摻雜物 擴散層4的接點1 0。 本實施例中，係將由氮化物膜製成的鈾刻停駐膜直接 形成於半導體基板上方。不過，例如在未於各閘極電極 之各橫向面上設置各側壁的例子裡，可在形成諸加氧化 -15- 559906 五、發明說明（彳4) 矽膜之類絕緣膜之後形成一氮化物膜，其目的是防止產 生假如直接將氮化物膜直接形成於基板上方可能生成之 界面能量位準的產生。因爲結果係將此形成爲落在該氮 化物膜底下的絕緣膜直接形成於基板上方露出各矽化物 層處，較佳的是在等於或低於6 0 0 °C下施行該絕緣膜的 澱積，且如上所述從防止各矽化物層發生不正常的氧化 作用及防止薄膜澱積裝置受到金屬污染的觀點更佳的是 在等於或低於5 00°C下施行。 主要元件之對照表 元件號數 中 文 名 稱 M01 半 導 體 基 板 2,102 閘 極 絕 緣 膜 3,103 閘 極 電 極 4，104 摻 雜 物 擴 散 層 5,105 內 夾 絕 緣 膜 6 開 □ 7 絕 緣 膜 8,108 側 壁 9,109 互 連 結 構 10,110 接 點 21 矽化 物 層 3 1 頂 蓋 層 4 1 摻 雜 物 擴 散 層 42 側 壁 -16- 559906 .、發明說明 (15) 43 蝕刻停駐膜 106 接觸孔 107 氧化矽膜 5a NSG膜 5b BPSG 膜 -17-

Claims (1)

1. 559906 六、中請專利範圍 1·一種半導體裝置之製造方法，其特徵在於，係包括下列 步驟·_ •在含有閘極電極、摻雜物擴散層及設置於該摻雜物擴 散層上矽化物層的半導體基板上形成一內夾絕緣層； •於落.在該摻雜物擴散層上之內夾絕緣層內形成一開口 ，其方式是不致露出該矽化物層； •於包含該開口之各內部橫向面的區域內，藉由CVD法 以700°C或更高的溫度形成一側壁用絕緣膜； •執行回蝕作業且因此於該開口之內部橫向面上形成由 側壁用絕緣膜構成的側壁，同時移除落在該開口下方的 內夾絕緣膜，因此形成了用以露出該矽化物層的接觸孔 .;且 . •以導電材料塡滿該接觸孔。 2. 如申請專利範圍第1項之半導體裝置製造方法，其中該 內夾絕緣膜係在等於或低於60CTC下成長的。 3. 如申請專利範圍第1項之半導體裝置製造方法，其中該 側壁用絕緣膜指的是一種氧化矽膜。 4. 如申請專利範圍第1項之半導體裝置製造方法，其中該 CVD法指的是一種低壓CVD法。 5. 如申請專利範圍第1項之半導體裝置製造方法，其中該 閘極電極具有落在頂部的矽化物層，且該開口的設置方 式是將其底面放置在比覆蓋該閘極電極之矽化物層頂面 更高的位置內。 6. —種半導體裝置之製造方法，其特徵在於，係包括下列 -18- 559906 六、申請專利範圍 步驟： •在含有閘極電極、摻雜物擴散層及設置於該摻雜物擴 散層上之矽化物層的半導體基板上形成第一絕緣膜，且 隨後於其上形成一內夾絕緣膜； •於落在該摻雜物擴散層上之內夾絕緣膜內形成一開口 以抵達該第一絕緣膜’使用該第一絕緣膜當作蝕刻停駐 •層·； •於包含該開口之各內部橫向面的區域內，藉由CVD法 以700°C或更高的溫度形成第二絕緣膜； •執行回蝕作業且因此移除落在該開口下方.的第二絕緣 膜，以便在該開口之內部橫向面上形成由該第二絕緣膜 構成的側壁，且隨後移除落在該開口下方的第一絕緣膜 ，因此形成了用以露出該矽化物層的接觸孔；且 .以導電材料塡滿該接觸孔。 7. 如申請專利範圍第6項之半導體製造方法，其中該第一 絕緣膜係在等於或低於600°C下成長的。 8. 如申請專利範圍第6項之半導體製造方法，其中該第二 絕緣膜指的是一種氧化矽膜。 9. 如申請專利範圍第6項之半導體製造方法，其中該CVD 法指的.是一種低壓CVD法。 1 〇.如申請專利範圍第6項之半導體製造方法，其中該第一 絕緣膜指的是一種氮化砂膜。 -19-