CN101101890A - 制造半导体器件的方法及由此制造的半导体器件 - Google Patents
制造半导体器件的方法及由此制造的半导体器件 Download PDFInfo
- Publication number
- CN101101890A CN101101890A CNA2007101379532A CN200710137953A CN101101890A CN 101101890 A CN101101890 A CN 101101890A CN A2007101379532 A CNA2007101379532 A CN A2007101379532A CN 200710137953 A CN200710137953 A CN 200710137953A CN 101101890 A CN101101890 A CN 101101890A
- Authority
- CN
- China
- Prior art keywords
- nickel
- layer
- semiconductor device
- silicide layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 36
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 16
- 239000003870 refractory metal Substances 0.000 claims abstract description 16
- 229910000990 Ni alloy Inorganic materials 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000001704 evaporation Methods 0.000 claims abstract description 12
- 239000007769 metal material Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- 206010010144 Completed suicide Diseases 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 210000004483 pasc Anatomy 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种制造半导体器件的方法及由此制造的半导体器件。该制造半导体器件的方法包括：在半导体衬底上形成栅电极；在所述半导体衬底中形成源/漏区域使得源/漏区域位于每个所述栅电极的两侧；通过在形成有栅电极和源/漏区域的半导体衬底上蒸镀镍或镍合金且然后对镍或镍合金进行热处理，在所述栅电极和所述源/漏区域表面上形成镍硅化物层；在执行上述工艺后获得的表面上形成层间绝缘层，该层间绝缘层形成有接触孔，所述镍硅化物层的表面通过所述接触孔暴露；通过蒸镀难熔金属保形地沿着所述接触孔形成欧姆层，该难熔金属在500℃或更高的温度转化为硅化物；保形地沿着所述接触孔在所述欧姆层上形成扩散阻挡层；以及通过在所述接触孔中填埋金属材料而形成金属层。
Description
技术领域
本发明涉及一种制造半导体器件的方法及由此制造的半导体器件。更具体地，本发明涉及一种制造半导体器件的方法，其能够形成具有低接触电阻和优良的热稳定性的接触(contact)，以及由此制造的半导体器件。
背景技术
由于半导体器件变得高度地集成，它们的设计尺寸(design rule)迅速地减小且它们的速度变快。由于这个原因，为了降低半导体器件的栅、源、漏极中每一个的薄膜电阻(sheet resistance)和接触电阻，形成具有非常低的电阻率的硅化物层的工艺已经得到了发展。
在这些工艺中，在通过利用钴(Co)形成硅化物层的情况下，随着线宽度变窄以及蒸镀厚度变薄，钴硅化物层可能由于在高温快速热处理中的聚结(agglomeration)而短路。另外，由于在高温快速热处理中钴硅化物(CoSix)层和氮化物层之间，或者钴硅化物层和硅氧化物层之间的热滞后应力可能在有源区域和场区域之间的界面处产生凹坑(pits)。为此，通过使用镍(Ni)形成硅化物层以便消除产生于钴硅化物层中的缺陷。
此外，用于在有源区域和布线之间或布线之间形成电连接的接触形成于硅化物层上。接触可以通过在层间绝缘层上形成暴露硅化物层的接触孔、形成欧姆层和扩散阻挡层、以及填埋金属材料而形成。
但是，当钛(Ti)制成的欧姆层形成于镍硅化物(nickel silicide)层上时，钛可能在低温扩散，其导致欧姆层与镍硅化物层反应。因此，镍硅化物层可能受损，因而半导体器件的可靠性可能降低。
发明内容
本发明的一个目的是提供一种制造半导体器件的方法，其能够形成具有低接触电阻和优良的热稳定性的接触。
此外，本发明的另一个目的是提供一种由上述方法制造的半导体器件。
此外，本发明的目的不限于上文提及的那些，且本发明其他目的也显然通过以下描述而被本领域技术人员所了解。
为了达到上述目的，依照本发明的一方面，一种制造半导体器件的方法包括：于半导体衬底上形成栅电极；于半导体衬底中形成源/漏区域，以便位于每一个栅电极的两侧；通过在形成有栅电极和源/漏区域的半导体衬底上蒸镀镍或镍合金及然后对镍或镍合金进行热处理而在栅电极和源/漏区域表面上形成镍硅化物层；在执行上述处理之后获得的表面上形成层间绝缘层，其形成有接触孔，通过接触孔暴露镍硅化物层的表面；通过保形地沿着接触孔蒸镀难熔金属(refractory metal)形成欧姆层，该难熔金属在500℃或更高的温度转化为硅化物；保形地沿着接触孔在欧姆层上形成扩散阻挡层；以及通过在接触孔中填埋金属材料而形成金属层。
此外，依照本发明的另一方面，半导体器件包括：形成于半导体衬底上的栅电极；于半导体衬底中形成的源/漏区域，以便位于每一个栅电极的两侧；形成于栅电极和源/漏区域的表面上的镍硅化物层；形成有接触孔的层间绝缘膜，通过绝缘孔而暴露镍硅化物层的表面；保形地沿着接触孔形成的欧姆层，其由在500℃或更高的温度转化为硅化物的难熔金属制成；保形地沿着接触孔在欧姆层上形成的扩散阻挡层；以及在接触孔中填埋的金属层。
附图说明
本发明的上述和其它特征及优点通过参考附图详细描述其优选实施例而变得更加显而易见，附图中：
图1是示出了依照本发明一个实施例的半导体器件的横截面视图；
图2是解释根据本发明实施例制造半导体器件的方法的流程图；
图3是示出了依照本发明实施例制造半导体器件的方法的步骤的视图；
图4是示出了依照本发明实施例制造半导体器件的方法的步骤的视图；
图5是示出了依照本发明实施例制造半导体器件的方法的步骤的视图；
图6是示出了依照本发明实施例制造半导体器件的方法的步骤的视图；及
图7是示出了依照本发明实施例制造半导体器件的方法的步骤的视图。
具体实施方式
本发明的优点和特征以及实现其的方法能通过参照下列优选实施例和附图的详细描述得以更容易的理解。然而，本发明可以很多不同形式实施且不应解释为局限于对在此示出的实施例。相反地，提供这些实施例是为了彻底的和完全的公开，且充分地把本发明的观念传递给本领域技术人员，且本发明仅通过附加的权利要求限定。遍及说明书，相同的附图标记表示相同的元件。
现在参照示出了本发明的优选实施例的附图更充分地描述本发明。
首先，参照图1详细描述依照本发明实施例的半导体器件。图1是示出了依照本发明实施例的半导体器件的横截面视图。
如图1中所示，半导体衬底100通过元件隔离层102分成场区域(fieldregion)和有源区域(active region)，且栅电极110位于有源区域上。位于半导体衬底100上的栅电极110包括栅绝缘层112和堆叠在栅绝缘层112上用于栅电极的导电层114，以及形成于栅电极110两边的间隔物116。另外，注入杂质离子的源/漏区域122形成于半导体衬底100之中栅电极110两侧。另外，在栅电极110和源/漏区域122的表面上，形成镍硅化物层132，以便减小形成接触孔142时的电阻。
此外，层间绝缘层140位于半导体衬底100上。在层间绝缘层140上，形成接触孔142，通过该接触孔暴露形成在栅电极110和源/漏区域122表面上的镍硅化物层132。
而且，阻挡层150保形地沿着其中形成有接触孔142的层间绝缘层140的表面形成。这时，阻挡层150包括欧姆层152和扩散阻挡层154，且与镍硅化物层132接触的欧姆层152由难熔金属制成，其在500℃或更高的温度转化为硅化物，从而改善热稳定性。作为难熔金属，例如可以使用Ta、Hf、W、Mo或V。
另外，欧姆层152上的扩散阻挡层154例如由TiN、TaN或WN制成，且用来防止填充接触孔142的金属材料扩散。另外，例如，W、Cu或Al能用作填充接触孔142的金属材料。
以下，将参考图1到7详细描述依照本发明的实施例制造半导体器件的方法。
图2是解释根据本发明实施例制造半导体器件的方法的流程图。图3到7是示出了依照本发明实施例制造半导体器件的方法的步骤的视图。
首先，如图2和3所示，用于将有源区域和场区域彼此隔离的元件隔离层102形成于半导体衬底100上。元件隔离层102可通过使用LOCOS(硅局部氧化)方法或者STI(浅沟槽隔离)方法形成。
此后，栅电极110形成于半导体衬底100的有源区域上(S10)。栅电极110可以通过在半导体衬底100上顺序堆叠栅绝缘层112和用于栅电极的导电层114，且之后图案化堆叠的栅绝缘层112和导电层114而形成。这时，栅绝缘层112可以由氧化膜制成，且用于栅电极的导电层114可以由掺杂杂质的多晶硅膜制成。
然后，间隔物116通过在半导体衬底100整个表面蒸镀用作间隔物的绝缘层且之后对该绝缘层进行各向异性蚀刻工艺而形成在栅电极110的两侧。这时，用作间隔物的绝缘层可以由硅氮化物膜形成。
接着，通过使用栅电极110、间隔物116、和元件隔离层102作为离子注入掩膜将杂质离子注入到半导体衬底100中。结果，源/漏区域122形成于半导体衬底100中从而位于每个栅电极110的两侧(S20)。栅电极110、间隔物、以及源/漏区域122形成MOS(金属-氧化物-硅)晶体管。
之后，其上形成有源/漏区域122的半导体衬底100经历热处理以便激活源/漏区域122中的杂质。然后，其上形成有栅电极110和源/漏区域122的半导体衬底100的表面被预清洁(pre-clean)以便清除留在半导体衬底100表面的自然氧化层、粒子、或类似遗留物。
此后，如图2和4所示，金属硅化物层160形成于形成有栅电极110和源/漏区域122的半导体衬底100的整个表面上(S30)。这时，通过蒸镀镍(Ni)或镍合金(Ni-合金)形成金属硅化物层160，镍合金可按照相对于镍为20at％(原子％)或更少的量包括选自Ta、Zr、Ti、Hf、W、Co、Pt、Pd、V、Nb和Re构成的组中的任何一种。
然后，如图2和5所示，第一热处理在半导体衬底100整个表面上执行(S40)。第一热处理在大约300到380℃的温度执行，且硅化物层132形成在金属硅化物层160和硅互相接触的部分。即，因为镍和硅互相反应，镍硅化物层132形成于栅电极110和源/漏区域122的表面上。形成镍硅化物层132的热处理可以通过使用快速热处理(RTP)装置、炉(furnace)、或溅射装置执行。
形成镍硅化物层132之后，执行选择性湿刻蚀工艺，以便移除没有与硅反应的镍或镍合金(S50)。这时，通过混合硫酸(H2SO4)和双氧水(H2O2)制成的溶液可以用作湿刻蚀溶液。
然后，第二热处理在半导体衬底100整个表面上实施，以便形成具有优良热稳定性的镍硅化物层132(S60)。在大约400到500℃执行第二热处理，其温度高于第一热处理。
此后，如图2和6所示，具有足够厚度的层间绝缘层140形成于半导体衬底100上(S70)。这时，层间绝缘层140可以由硅氧化物，例如BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)或USG(未掺杂硅酸盐玻璃)制成。之后，用于形成接触孔142的光致抗蚀剂图案(未示出)形成于层间绝缘层140上。之后，通过使用光致抗蚀剂图案作为刻蚀掩膜，形成接触孔142直到暴露硅化物层132(S80)。即，通过接触孔142，栅电极110和源/漏区域122上的镍硅化物层132的表面被暴露。
接着，如图2和7所示，阻挡层150通过保形地沿着接触孔142顺序堆叠欧姆层152和扩散阻挡层154而形成。更具体地，欧姆层152首先形成，以便改善在形成接触时填埋在接触孔142中的金属层160的附着(S90)。这时，因为欧姆层152与位于其下的镍硅化物层132接触，考虑到后续工艺，该欧姆层152由不与镍硅化物层132反应的材料制成。即，因为形成扩散阻挡层154、金属层160、钝化层(未示出)等的后续工艺在大约500℃或更低的温度执行，欧姆层152通过使用难熔金属形成，其与硅在大约500℃或更高温度反应以转化为硅化物。例如，欧姆层152可以用Ta、Hf、W、Mo或V形成。
更具体地，因为只要后续工艺在大约500℃或更低的温度执行，欧姆层152就不会转化为硅化物，故可以防止镍硅化物层132由于硅和包含在欧姆层152中的金属材料之间的反应而被破坏。
另外，欧姆层152可以通过执行蒸镀工艺例如PVD(物理汽相沉积)工艺、CVD(化学汽相沉积)工艺、或ALD(原子层沉积)工艺而保形地沿着接触孔142而形成。
在本发明实施例中，即使使用了在500℃或更高的温度转化为硅化物的难熔金属，难熔金属可以根据后续工艺的温度而进行选择。
这样，由于在后续工艺中可以防止包含在欧姆层152中的金属材料与位于欧姆层152之下的镍硅化物层132反应，所以可以形成具有低接触电阻和优良热稳定性的接触。
然后，扩散阻挡层154保形地形成在欧姆层152上(S100)。扩散阻挡层154用作防止用于填充接触孔142的金属材料扩散和之后与硅反应。扩散阻挡层154可通过CVD方法由例如TiN、TaN或WN制成。
然后，金属材料填埋到其上形成有扩散阻挡层150的接触孔142中，由此完成如图1中所示的接触(S110)。这时，填埋在接触孔142中的金属层160可通过蒸镀工艺例如PVD工艺、CVD工艺、或ALD工艺由例如W、Cu或Al制成。
虽然结合本发明的示例实施例描述了本发明，但是对本领域技术人员显然，在不脱离本发明范围和精神情况下，可以对本发明做多种改进和变化。因此应当理解为上述实施例不是限定性的，而是在所有方面说明性的。
如上文描述，依照本发明的一种制造半导体器件的方法及由此制造的半导体器件，因为欧姆层由，在大约500℃或更高的温度转化为硅化物的难熔金属制成，故可以防止在大约500℃或更低的温度执行后续工艺期间欧姆层和镍硅化物层互相反应。
即，因为通过使用在比后续工艺温度高时转化为硅化物的难熔金属形成欧姆层，故可以形成具有低接触电阻和优良热稳定性的接触。
Claims (16)
1、一种制造半导体器件的方法，包括：
在半导体衬底上形成栅电极；
在所述半导体衬底中形成源/漏区域使得源/漏区域位于每个所述栅电极的两侧；
在所述栅电极和所述源/漏区域表面上形成镍硅化物层；
在执行上述工艺后获得的表面上形成层间绝缘层，该层间绝缘层形成有接触孔，所述镍硅化物层的表面通过所述接触孔暴露；
通过蒸镀难熔金属保形地沿着所述接触孔形成欧姆层，该难熔金属在500℃或更高的温度转化为硅化物；
保形地沿着所述接触孔在所述欧姆层上形成扩散阻挡层；以及
通过在所述接触孔中填埋金属材料而形成金属层。
2、如权利要求1的方法，
其中所述形成镍硅化物层包括：
在形成有所述栅电极和源/漏区域的半导体衬底上蒸镀镍或镍合金，以及
热处理之后选择性地去除没有反应的镍或镍合金从而完成该镍硅化物层。
3、如权利要求2的方法，
其中所述形成镍硅化物层进一步包括：
在完成所述镍硅化物层后，在高于所述热处理的温度在所述镍硅化物层的整个表面上执行附加的热处理。
4、如权利要求2或3的方法，
其中形成所述镍硅化物层时的所述热处理通过利用快速热处理装置、炉、或溅射装置来执行。
5、如权利要求1的方法，
其中所述形成镍硅化物层包括：
在形成有所述栅电极和源/漏区域的半导体衬底上蒸镀镍或镍合金，以及
选择性地去除没有反应的镍或镍合金从而完成该镍硅化物层。
6、如权利要求1或5的方法，
其中所述镍合金以相对于镍为20at％或更少的量包括选自Ta、Zr、Ti、Hf、W、Co、Pt、Pd、V、Nb和Re构成的组的至少一种。
7、如权利要求1的方法，
其中所述欧姆层由Ta、W、Hf、Mo或V制成。
8、如权利要求1的方法，
其中通过利用PVD方法、CVD方法、或ALD方法形成所述欧姆层。
9、如权利要求1的方法，
其中所述扩散阻挡层由TiN、TaN或WN制成。
10、如权利要求1的方法，
其中所述金属层由W、Cu或Al制成。
11、一种半导体器件，包括：
形成在半导体衬底上的栅电极；
形成在所述半导体衬底中的源/漏区域从而位于每个所述栅电极的两侧；
形成在所述栅电极和源/漏区域表面上的镍硅化物层；
形成有接触孔的层间绝缘层，通过该接触孔暴露所述镍硅化物层的表面；
欧姆层，保形地沿着所述接触孔形成且由在500℃或更高的温度转化为硅化物的难熔金属制成；
扩散阻挡层，保形地沿着所述接触孔形成在所述欧姆层上；以及
填埋在所述接触孔中的金属层。
12、如权利要求11的半导体器件，
其中所述镍硅化物层通过对镍或镍合金执行热处理而形成。
13、如权利要求11的半导体器件，
其中所述镍合金以相对于镍为20at％或更少的量包括选自Ta、Zr、Ti、Hf、W、Co、Pt、Pd、V、Nb、和Re构成的组中的至少一种。
14、如权利要求11的半导体器件，
其中所述欧姆层由Ta、W、Hf、Mo或V制成。
15、如权利要求11的半导体器件，
其中所述扩散阻挡层由TiN、TaN或WN制成。
16、如权利要求11的半导体器件，
其中所述金属层由W、Cu或Al制成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/425,841 US20070298600A1 (en) | 2006-06-22 | 2006-06-22 | Method of Fabricating Semiconductor Device and Semiconductor Device Fabricated Thereby |
| US11/425,841 | 2006-06-22 | ||
| KR81752/06 | 2006-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101101890A true CN101101890A (zh) | 2008-01-09 |
Family
ID=38874050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101379532A Pending CN101101890A (zh) | 2006-06-22 | 2007-06-22 | 制造半导体器件的方法及由此制造的半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070298600A1 (zh) |
| KR (1) | KR100801074B1 (zh) |
| CN (1) | CN101101890A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819944A (zh) * | 2010-04-28 | 2010-09-01 | 复旦大学 | 一种形成铜接触互连结构的方法 |
| WO2011063650A1 (zh) * | 2009-11-24 | 2011-06-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102214608A (zh) * | 2010-04-09 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| WO2011160467A1 (zh) * | 2010-06-22 | 2011-12-29 | 中国科学院微电子研究所 | 一种接触的制造方法以及具有该接触的半导体器件 |
| CN103165570A (zh) * | 2011-12-13 | 2013-06-19 | 格罗方德半导体公司 | 具有晶体管区域互连的半导体设备 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755671B1 (ko) * | 2006-07-14 | 2007-09-05 | 삼성전자주식회사 | 균일한 두께의 니켈 합금 실리사이드층을 가진 반도체 소자및 그 제조 방법 |
| KR100821082B1 (ko) * | 2006-12-15 | 2008-04-08 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| US8193081B2 (en) * | 2009-10-20 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for metal gate formation with wider metal gate fill margin |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033533A1 (en) * | 1994-11-14 | 2002-03-21 | Marvin Liao | Interconnect structure for use in an integrated circuit |
| KR19980040671A (ko) * | 1996-11-29 | 1998-08-17 | 김광호 | 반도체 장치의 살리사이드 형성 방법 |
| US20020132473A1 (en) * | 2001-03-13 | 2002-09-19 | Applied Materials ,Inc. | Integrated barrier layer structure for copper contact level metallization |
| TW480735B (en) * | 2001-04-24 | 2002-03-21 | United Microelectronics Corp | Structure and manufacturing method of polysilicon thin film transistor |
| US6576548B1 (en) * | 2002-02-22 | 2003-06-10 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device with reliable contacts/vias |
| US6773978B1 (en) * | 2002-07-23 | 2004-08-10 | Advanced Micro Devices, Inc. | Methods for improved metal gate fabrication |
| KR100870176B1 (ko) * | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 |
-
2006
- 2006-06-22 US US11/425,841 patent/US20070298600A1/en not_active Abandoned
- 2006-08-28 KR KR1020060081752A patent/KR100801074B1/ko not_active IP Right Cessation
-
2007
- 2007-06-22 CN CNA2007101379532A patent/CN101101890A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011063650A1 (zh) * | 2009-11-24 | 2011-06-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102214608A (zh) * | 2010-04-09 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN101819944A (zh) * | 2010-04-28 | 2010-09-01 | 复旦大学 | 一种形成铜接触互连结构的方法 |
| WO2011160467A1 (zh) * | 2010-06-22 | 2011-12-29 | 中国科学院微电子研究所 | 一种接触的制造方法以及具有该接触的半导体器件 |
| US8513742B2 (en) | 2010-06-22 | 2013-08-20 | Institute of Microelectronics, Chinese Academy of Science | Method for manufacturing contact and semiconductor device having said contact |
| CN103165570A (zh) * | 2011-12-13 | 2013-06-19 | 格罗方德半导体公司 | 具有晶体管区域互连的半导体设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070298600A1 (en) | 2007-12-27 |
| KR20070121484A (ko) | 2007-12-27 |
| KR100801074B1 (ko) | 2008-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3626058B2 (ja) | 半導体装置の製造方法 | |
| US20040029372A1 (en) | Semiconductor memory devices having contact pads with silicide caps thereon and related methods | |
| CN102074479B (zh) | 半导体器件及其制造方法 | |
| CN101101890A (zh) | 制造半导体器件的方法及由此制造的半导体器件 | |
| JP2009540603A (ja) | 低接触抵抗ｃｍｏｓ回路およびその製造方法 | |
| US6495408B1 (en) | Local interconnection process for preventing dopant cross diffusion in shared gate electrodes | |
| KR100850068B1 (ko) | 반도체 소자 및 이의 실리사이드막 제조 방법 | |
| US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
| JPH11261063A (ja) | 半導体装置の製造方法 | |
| KR100748906B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006339558A (ja) | 半導体装置の製造方法 | |
| CN100483684C (zh) | 具有金属硅化物层的半导体器件的制造方法 | |
| US20020132413A1 (en) | Method of fabricating a MOS transistor | |
| KR100589490B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11345966A (ja) | 半導体装置及びその製造方法 | |
| JP2005150375A (ja) | 半導体装置およびその製造方法 | |
| JP4344506B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI377647B (en) | Semiconductor device and method of manufacturing the same | |
| US6936514B1 (en) | Semiconductor component and method | |
| US20070145492A1 (en) | Semiconductor device and method of manufacture | |
| KR100707679B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| KR100630769B1 (ko) | 반도체 소자 및 그 소자의 제조 방법 | |
| US20080067612A1 (en) | Semiconductor Device Including Nickel Alloy Silicide Layer Having Uniform Thickness and Method of Manufacturing the Same | |
| US20030032236A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100432789B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080109 |