KR20040013578A - 반도체 메모리 장치 및 그의 제조방법 - Google Patents
반도체 메모리 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20040013578A KR20040013578A KR1020020046573A KR20020046573A KR20040013578A KR 20040013578 A KR20040013578 A KR 20040013578A KR 1020020046573 A KR1020020046573 A KR 1020020046573A KR 20020046573 A KR20020046573 A KR 20020046573A KR 20040013578 A KR20040013578 A KR 20040013578A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- contact
- film
- silicide
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 94
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 93
- 239000010410 layer Substances 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 230000002093 peripheral effect Effects 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000001039 wet etching Methods 0.000 claims description 15
- 238000011049 filling Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000010941 cobalt Substances 0.000 claims description 10
- 229910017052 cobalt Inorganic materials 0.000 claims description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- 239000000908 ammonium hydroxide Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 142
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical compound [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 241001279686 Allium moly Species 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (45)
- a) 반도체 기판 상에 소자분리용 산화막을 형성하여 셀영역과 주변회로영역을 구분하고 상기 셀영역과 상기 주변회로영역에 소자형성 영역을 정의하는 단계;b) 상기 소자형성 영역에 게이트를 형성하고 소스영역과 드레인 영역을 정의하는 단계;c) 상기 게이트와 상기 소스 영역 및 상기 드레인 영역 상에 층간 절연막을 형성한 후 상기 층간 절연막을 평탄화시키는 단계;d) 자가정렬패턴을 형성하고 자가정렬법을 이용하여 상기 셀영역의 상기 층간 절연막에만 상기 소스 영역과 상기 드레인 영역과 접촉하는 자가정렬 콘택을 형성하는 단계;e) 상기 자가정렬 콘택을 전기 도전성을 가진 도전막으로 충진하여 콘택패드를 형성하는 단계;f) 상기 콘택패드의 상기 도전막을 열처리하는 단계;g) 상기 주변회로 영역의 상기 층간 절연막을 모두 제거하고, 상기 주변회로 영역의 상기 소스 영역과 상기 드레인 영역에 불순물을 도핑하여 정션을 형성하는 단계;h) 상기 콘택패드와, 상기 주변회로 영역의 상기 소스와 상기 드레인 영역 중 적어도 어느 하나에 금속 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 a) 단계는,상기 반도체 기판 상에 마스크용 절연막을 형성하는 단계;상기 마스크용 절연막에 포토 및 건식식각 공정을 이용하여 트렌치 패턴을 형성하는 단계;상기 트렌치 패턴을 마스크로 이용하여 건식식각법으로 반도체 기판에 트렌치를 형성하는 단계;상기 트렌치를 소자분리용 절연막으로 충진하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제2항에 있어서, 상기 마스크용 절연막은 패드용 실리콘 산화막과 실리콘 질화막을 순차적으로 적층하여 형성되는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제3항에 있어서, 상기 패드용 실리콘 산화막은 열적으로 산화시켜 형성되는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제2항에 있어서, 상기 소자분리용 절연막은 화학기상 증착법(CVD)으로 형성된 실리콘 산화막을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 b) 단계는,상기 반도체 기판 상에 노출된 소자형성영역에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 적어도 하나의 도전성 도전막으로 형성된 게이트 도전막과 마스크 절연막을 순차적으로 형성하는 단계;상기 게이트 도전막과 상기 마스크 절연막에 게이트 패턴을 형성하는 단계;상기 게이트 패턴 양측으로 배치된 상기 반도체 기판의 소자형성 영역에 N형 원소를 저농도로 이온 주입하여 상기 셀영역에 소스 정션과 드레인 정션을 형성하는 단계;상기 게이트 패턴의 측벽에 절연막 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제6항에 있어서, 상기 게이트 절연막은 실리콘을 열적으로 산화시켜 형성된실리콘 산화막과 실리콘 질소산화막(oxynitride) 중 어느 하나인 것을 특징으로 하는 반도체 기판 세정장치.
- 제6항에 있어서, 상기 게이트 도전막은 불순물이 도핑된 도전성 폴리실리콘과 금속 실리사이드막의 복합막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제8항에 있어서, 상기 금속 실리사이드막은 텅스텐 실리사이드인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제8항에 있어서, 상기 금속 실리사이드막은 티타늄 실리사이드(TiSi), 몰리실리사이드(MoSi), 코발트 실리사이드(CoSi) 중 어느 하나인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제6항에 있어서, 상기 마스크 절연막은 화학기상 증착법(CVD)으로 형성된 실리콘 질화막인 것을 특징으로 하는 반도체 메모리 정치의 제보방법.
- 제6항에 있어서, 상기 N형 원소는 인(P)와 비소(As) 중 어느 하나인 것을 특징으로 하는 반도체 메모리 정치의 제보방법.
- 제6항에 있어서, 상기 절연막 스페이서는 실리콘 질화막으로 형성된 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 층간 절연막은 화학기상 증착법(CVD)으로 형성된 실리콘 산화막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제14항에 있어서, 상기 층간 절연막은 식각 정지층을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법
- 제15항에 있어서, 상기 식각 정지층은 실리콘 질화막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법
- 제1항에 있어서, 상기 c)단계에서, 상기 층간 절연막은 화학적 기계연마법(CMP)에 의해서 평탄화되는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제17항에 있어서, 상기 층간 절연막은 상기 게이트의 상부보다 높은 수준까지 연마 제거되는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 d)단계는,상기 층간 절연막 상에 포토 레지스트를 도포하고 상기 포토 레지스트에 자가정렬 패턴을 형성하는 단계; 및상기 자가정렬 패턴을 마스크로 이용하여 건식식각법으로 상기 셀영역의 상기 층간 절연막에 상기 소스영역과 상기 드레인 영역과 접촉하는 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 e)단계는,상기 반도체 기판 상에 콘택충진용 도전막을 형성하는 단계;상기 콘택 충진용 도전막을 상기 층진 절연막의 상부 수준까지 평탄하게 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제20항에 있어서, 상기 콘택 충진용 도전막은 불순물이 도핑된 폴리 실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제20항에 있어서, 상기 콘택 충진용 도전막을 제거하는 단계는, 화학적 기계연마법(CMP)을 이용하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 f)단계는,상기 반도체 기판을 열처리 장치에 로딩하는 단계; 및상기 열처리 장치의 내부를 소정 온도 이상의 고온 분위기에서 소정 시간 유지시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제23항에 있어서, 상기 열처리 장치는 열처리 반응로 또는 급속가열 공정처리기(Rapid thermal processor) 중 적어도 어느 하나인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제23항에 있어서, 상기 공정온도는 700 ℃ 내지 900 ℃ 인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 g)단계는,상기 게이트 상에 잔류된 층간 절연막과 상기 주변회로 영역 상에 잔류된 층간 절연막을 습식식각으로 제거하는 단계;상기 반도체 기판 상에 포토 레지스트를 도포하는 단계;상기 포토 레지스트에 상기 셀영역을 차단하고 주변회로 영역은 개방되도록 소스/드레인 이온 주입용 패턴을 형성하는 단계;상기 패턴닝된 포토 레지스트를 마스크로 이용하여 상기 주변회로 영역의 상기 소스 영역과 상기 드레인 영역에 정션이온을 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제26항에 있어서, 상기 습식식각법은 불산용액(HF)을 포함하는 산화막 식각용액을 사용하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법
- 제26항에 있어서, 상기 정션이온은 NMOS의 경우에는 N타입의 원소를 이온 주입하고, PMOS의 경우에는 P타입 원소를 이온 주입하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제26항에 있어서, 상기 포토 레지스트를 도포하는 단계 이전에,주변회로 영역의 게이트 스페이서 절연막의 측벽에 보조 스페이서막을 더 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제29항에 있어서, 상기 보조 스페이서 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제26항에 있어서, 상기 포토 레지스트를 도포하는 단계 이전에,반도체 기판 전면에 보조 스페이서 형성용 실리콘 절연막을 형성하는 단계;상기 셀영역과 상기 주변회로 영역 중 어느 하나를 개방하는 포토 레지스트 패턴을 형성하는 단계; 및상기 포토 레지스트 패턴을 마스크로 이용하여 상기 실리콘 절연막을 전면 식각하여 상기 콘택패드의 상부와 상기 주변회로 영역의 절연막 스페이서의 측벽 중 적어도 어느 하나에 보조 스페이서를 형성하는 단계 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제31항에 있어서, 상기 실리콘 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제1항에 있어서, 상기 h)단계는,상기 콘택패드의 상부면과, 상기 주변회로 영역의 상기 소스영역과 상기 드레인 영역 중 적어도 어느 하나의 표면을 노출시키는 단계;상기 반도체 기판 표면에 실리 사이드 소스 금속을 형성하는 단계;상기 반도체 기판을 소정온도로 가열하여 실리콘 소스와 접촉된 부분의 상기 실리사이드 소스 금속을 금속 실리사이드막으로 변환시키는 단계;상기 반도체 기판 상에 잔류된 미반응의 실리사이드 소스 금속을 소정의 식각법으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제33항에 있어서, 상기 실리사이드 소스 금속은 Ti, Mo, Co, Ni 중 어느 하나인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제33항에 있어서, 상기 식각법은 금속 식각용액을 이용하는 습식식각법인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제35항에 있어서, 상기 금속 식각용액은 수산화암모늄(NH4OH)을 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제35항에 있어서, 상기 금속 습식식각용액은 황산을 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 모스 트랜지스터와 캐패시터를 갖는 반도체 메모리 장치에 있어서,반도체 기판 상에 셀영역과 주변회로 영역으로 분리하여 소자 형성영역을 정의하는 소자분리용 절연막;상기 소자 형성영역에 형성되어 소스와 드레인 및 게이트를 갖는 모스 트랜지스터;상기 게이트를 개재하고서 양측에 배치되어 상기 소스 및 상기 드레인과 연결되도록 돌출 형성된 상부를 갖는 복수의 콘택패드;상기 콘택패드들의 상부에 형성된 실리사이드캡;상기 콘택패드들의 상기 실리사이드캡과 상부로 연결되어 형성된 콘택필;상기 콘택패드들 중 상기 소스와 연결된 콘택필 상부에 형성된 캐패시터; 및상기 콘택패드들 중 상기 드레인과 연결된 콘택필 상부와 연결된 비트라인을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제38항에 있어서, 상기 콘택패드는 전도성의 폴리 실리콘으로 형성된 것을 특징으로 하는 반도체 메모리 장치.
- 제39항에 있어서, 상기 콘택패드는 상기 게이트의 상부수준보다 상향 돌출형성된 것을 특징으로 하는 반도체 메모리 장치.
- 제38항에 있어서, 상기 실리사이드 캡은 금속 실리사이드로 형성된 것을 특징으로 하는 반도체 메모리 장치.
- 제41항에 있어서, 상기 금속실리사이드는 티타늄 실리사이드(TiSi), 몰리 실리사이드(MoSi), 코발트 실리사이드(CoSi) 중 어느 하나인 것을 특징으로 하는 반도체 메모리 장치.
- 제41항에 있어서, 상기 금속 실리사이드는 자가정렬법에 의한 열반응 실리사이드 형성법에 의해서 형성되는 것을 특징으로 하는 반도체 메모리 장치.
- 제38항에 있어서, 상기 비트라인은 전도성의 폴리 실리콘과 금속 실리사이드가 조합된 폴리 사이드막인 것을 특징으로 하는 반도체 메모리 장치.
- 제38항에 있어서, 상기 비트라인은 상기 캐패시터보다 하부층에 형성되어 있는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0046573A KR100493025B1 (ko) | 2002-08-07 | 2002-08-07 | 반도체 메모리 장치의 제조 방법 |
US10/446,480 US7144798B2 (en) | 2002-08-07 | 2003-05-28 | Semiconductor memory devices having extending contact pads and related methods |
US11/582,926 US7501668B2 (en) | 2002-08-07 | 2006-10-18 | Semiconductor memory devices having contact pads with silicide caps thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0046573A KR100493025B1 (ko) | 2002-08-07 | 2002-08-07 | 반도체 메모리 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040013578A true KR20040013578A (ko) | 2004-02-14 |
KR100493025B1 KR100493025B1 (ko) | 2005-06-07 |
Family
ID=31492815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0046573A KR100493025B1 (ko) | 2002-08-07 | 2002-08-07 | 반도체 메모리 장치의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7144798B2 (ko) |
KR (1) | KR100493025B1 (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7323417B2 (en) * | 2004-09-21 | 2008-01-29 | Molecular Imprints, Inc. | Method of forming a recessed structure employing a reverse tone process |
DE102004019786B3 (de) * | 2004-04-23 | 2005-09-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer ersten Kontaktlochebene eines Speicherbausteins |
US9236383B2 (en) * | 2004-04-27 | 2016-01-12 | Micron Technology, Inc. | Method and apparatus for fabricating a memory device with a dielectric etch stop layer |
US7141511B2 (en) * | 2004-04-27 | 2006-11-28 | Micron Technology Inc. | Method and apparatus for fabricating a memory device with a dielectric etch stop layer |
KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
US7205244B2 (en) * | 2004-09-21 | 2007-04-17 | Molecular Imprints | Patterning substrates employing multi-film layers defining etch-differential interfaces |
US7547504B2 (en) * | 2004-09-21 | 2009-06-16 | Molecular Imprints, Inc. | Pattern reversal employing thick residual layers |
KR100624912B1 (ko) * | 2005-03-22 | 2006-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
CN100378959C (zh) * | 2005-07-07 | 2008-04-02 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法 |
US7256131B2 (en) * | 2005-07-19 | 2007-08-14 | Molecular Imprints, Inc. | Method of controlling the critical dimension of structures formed on a substrate |
KR100650870B1 (ko) * | 2005-08-08 | 2008-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
KR100722988B1 (ko) * | 2005-08-25 | 2007-05-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
US7928005B2 (en) * | 2005-09-27 | 2011-04-19 | Advanced Micro Devices, Inc. | Method for forming narrow structures in a semiconductor device |
US7259102B2 (en) * | 2005-09-30 | 2007-08-21 | Molecular Imprints, Inc. | Etching technique to planarize a multi-layer structure |
KR100654000B1 (ko) * | 2005-10-31 | 2006-12-06 | 주식회사 하이닉스반도체 | 금속실리사이드막을 갖는 반도체소자의 제조방법 |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US8541879B2 (en) * | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US7888705B2 (en) | 2007-08-02 | 2011-02-15 | Tela Innovations, Inc. | Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
KR101903975B1 (ko) | 2008-07-16 | 2018-10-04 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
KR102249172B1 (ko) * | 2014-09-19 | 2021-05-11 | 삼성전자주식회사 | 불 휘발성 메모리 장치 |
US9305836B1 (en) * | 2014-11-10 | 2016-04-05 | International Business Machines Corporation | Air gap semiconductor structure with selective cap bilayer |
US10748906B2 (en) | 2015-05-13 | 2020-08-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
KR102366804B1 (ko) | 2015-05-13 | 2022-02-25 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
KR102406583B1 (ko) | 2017-07-12 | 2022-06-09 | 삼성전자주식회사 | 반도체 장치 |
US10833173B2 (en) | 2018-08-30 | 2020-11-10 | International Business Machines Corporation | Low-resistance top contact on VTFET |
US11121137B1 (en) * | 2020-04-15 | 2021-09-14 | Nanya Technology Corporation | Semiconductor device with self-aligned landing pad and method for fabricating the same |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5596648A (en) * | 1994-04-07 | 1997-01-21 | Fast; Lawrence R. | Infrared audio transmitter system |
US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
US6001676A (en) * | 1995-05-29 | 1999-12-14 | Matsushita Electronics Corporation | Semiconductor integrated circuit apparatus and associated fabrication |
US5679599A (en) * | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
KR0170312B1 (ko) * | 1995-06-23 | 1999-02-01 | 김광호 | 고집적 dram 셀 및 그 제조방법 |
US5739562A (en) * | 1995-08-01 | 1998-04-14 | Lucent Technologies Inc. | Combined photogate and photodiode active pixel image sensor |
TW347558B (en) * | 1996-07-10 | 1998-12-11 | Fujitsu Ltd | Semiconductor device with self-aligned contact and its manufacture |
EP0975820B1 (en) * | 1997-02-05 | 2004-04-28 | CemeCon AG | Hard material coating of a cemented carbide or carbide containing cermet substrate |
US5786250A (en) * | 1997-03-14 | 1998-07-28 | Micron Technology, Inc. | Method of making a capacitor |
US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
JPH11261020A (ja) * | 1998-03-11 | 1999-09-24 | Nec Corp | 半導体装置およびその製造方法 |
US6080618A (en) * | 1998-03-31 | 2000-06-27 | Siemens Aktiengesellschaft | Controllability of a buried device layer |
JP3594113B2 (ja) * | 1998-07-16 | 2004-11-24 | 信越化学工業株式会社 | 含フッ素アミド化合物 |
US6190977B1 (en) * | 1999-04-30 | 2001-02-20 | Texas Instruments - Acer Incorporated | Method for forming MOSFET with an elevated source/drain |
US5994197A (en) * | 1999-05-27 | 1999-11-30 | United Silicon Incorporated | Method for manufacturing dynamic random access memory capable of increasing the storage capacity of the capacitor |
JP2001308287A (ja) * | 2000-04-26 | 2001-11-02 | Sharp Corp | 半導体装置、及びその製造方法 |
US6610580B1 (en) * | 2000-05-02 | 2003-08-26 | Advanced Micro Devices, Inc. | Flash memory array and a method and system of fabrication thereof |
JP2002083944A (ja) * | 2000-09-08 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002083943A (ja) * | 2000-09-08 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US6555450B2 (en) * | 2000-10-04 | 2003-04-29 | Samsung Electronics Co., Ltd. | Contact forming method for semiconductor device |
US6461959B1 (en) * | 2001-06-21 | 2002-10-08 | United Microelectronics Corp. | Method of fabrication of a contact plug in an embedded memory |
TWI361490B (en) * | 2003-09-05 | 2012-04-01 | Renesas Electronics Corp | A semiconductor device and a method of manufacturing the same |
-
2002
- 2002-08-07 KR KR10-2002-0046573A patent/KR100493025B1/ko active IP Right Grant
-
2003
- 2003-05-28 US US10/446,480 patent/US7144798B2/en not_active Expired - Lifetime
-
2006
- 2006-10-18 US US11/582,926 patent/US7501668B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040029372A1 (en) | 2004-02-12 |
US20070037375A1 (en) | 2007-02-15 |
KR100493025B1 (ko) | 2005-06-07 |
US7144798B2 (en) | 2006-12-05 |
US7501668B2 (en) | 2009-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100493025B1 (ko) | 반도체 메모리 장치의 제조 방법 | |
US6235574B1 (en) | High performance DRAM and method of manufacture | |
US20060118855A1 (en) | Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby | |
KR100467021B1 (ko) | 반도체 소자의 콘택 구조체 및 그 제조방법 | |
US6232224B1 (en) | Method of manufacturing semiconductor device having reliable contact structure | |
US6613670B2 (en) | Method for forming tungsten bit line and devices including the same | |
US6461959B1 (en) | Method of fabrication of a contact plug in an embedded memory | |
US6436759B1 (en) | Method for fabricating a MOS transistor of an embedded memory | |
US7879703B2 (en) | Method of fabricating semiconductor device for reducing thermal burden on impurity regions of peripheral circuit region | |
US6333249B2 (en) | Method for fabricating a semiconductor device | |
US6287911B1 (en) | Semiconductor device with silicide layers and fabrication method thereof | |
US6025241A (en) | Method of fabricating semiconductor devices with self-aligned silicide | |
JP2004095745A (ja) | 半導体装置およびその製造方法 | |
US6642093B2 (en) | Method for manufacturing a semiconductor device | |
JP4470297B2 (ja) | 半導体装置の製造方法 | |
US6465364B2 (en) | Method for fabrication of a contact plug in an embedded memory | |
KR100688059B1 (ko) | 반도체 소자 제조 방법 | |
KR100403540B1 (ko) | 반도체소자의 제조방법 | |
KR100495858B1 (ko) | 반도체 소자의 제조 방법 | |
KR100552592B1 (ko) | 반도체 소자의 제조 방법 | |
KR100713927B1 (ko) | 반도체 소자의 제조방법 | |
JP3116889B2 (ja) | 半導体装置の製造方法 | |
KR100995329B1 (ko) | 반도체 소자의 제조 방법 | |
US6509223B2 (en) | Method for making an embedded memory MOS | |
KR100432789B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 15 |