JP2011014567A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】パターン間でのシリサイド反応の格差を抑制し、且つ、ニッケルシリサイドの表面の結晶粒上への局所的な酸化物の形成を抑制しながら未反応金属を除去する。
【解決手段】シリコン層上及び絶縁層上にニッケル（Ｎｉ）膜とキャップ膜をこの順に成膜する（ステップＳ１、Ｓ２）。電気炉を用いた第１熱処理によりニッケル膜をシリコン層と反応させてニッケルシリサイドを形成する（ステップＳ３）。ＳＰＭを用いて未反応金属を除去する除去処理を行う（ステップＳ４）。ニッケル膜は５０Å以上１５０Å以下の膜厚に形成する。キャップ膜は５０Å以上４５０Å以下の膜厚に形成する。ＳＰＭとしては、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、により構成されたものを用いる。除去処理の処理時間の長さは、２０秒以上２００秒以下とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。

半導体装置の高集積化が進むにつれ、電界効果トランジスタは微細化されるが、それと共に、電界効果トランジスタの高速動作のためにはゲート及びソース・ドレイン領域を低抵抗化することが要求される。このような要求を解決する技術として、金属とシリコンとの低抵抗な化合物（シリサイド）を自己整合的に形成することにより、ポリシリコンゲート及びソース・ドレイン領域の抵抗を低減させる技術（サリサイド形成方法）が用いられている。

サリサイド形成方法では、Ｎｉ、Ｃｏ、Ｔｉなどの金属をポリシリコンゲート及びソース・ドレイン領域が形成されたウエハー上に成膜し、熱処理を加えることにより、金属をシリコン中にもしくはシリコンを金属中に拡散させ、これらを相互に反応させることによって、シリサイド層を形成する。一方で、素子分離領域及び側壁絶縁層に堆積した未反応の金属部分は、熱処理後にＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ：硫酸過酸化水素混合液）或いはＨＰＭ（Ｈｙｄｒｏｃｈｌｏｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ：塩酸過酸化水素混合液）などの薬液を用いて除去する。これにより、ゲート及びソース・ドレイン領域に選択的にシリサイド層を形成する。このように形成するシリサイド材料のうち、Ｎｉとシリコンとの化合物であるニッケルシリサイドは、もっとも微細化に適した材料である。

ニッケルシリサイドを形成する上で重要なことは、複数種類あるニッケルシリサイドの結晶相の中でも最も低抵抗なＮｉＳｉからなるニッケルシリサイドを形成し、このニッケルシリサイドとＳｉとの界面をなるべく平坦に形成することである。ＮｉＳｉ以外の結晶相が形成された箇所では抵抗が高くなってしまうし、ニッケルシリサイドとＳｉとの界面に凹凸が生じると接合リークが大きくなってしまう。

実際の集積回路ではシリサイド形成領域の大きさ、絶縁層或いはパターン形状に起因して発生する応力、注入された不純物元素の種類や量、プロセスで生じた結晶欠陥などの影響を受けて、ニッケルシリサイドの反応には個々のパターン間で差が生じてしまう。その結果として、抵抗の異常や接合リークの増加を引き起こすことがある。また、未反応の金属部分をＳＰＭなどの薬液で除去する際に、シリサイド層が薬液で酸化されてしまうことも大きな課題である。このようなことから、シリサイド形成方法としては、パターン間での差を極力小さくさせることと、シリサイドの酸化を防ぐことが非常に重要である。また、生産性の観点からはスループットや制御性の良さが必要とされる。

ニッケルシリサイドの形成方法については、例えば、特許文献１〜３にそれぞれ開示されている。更に、特許文献１〜３には、熱処理によるシリサイド化後の未反応金属の除去処理にＳＰＭを用いる点がそれぞれ開示されている。

また、特許文献４には、ニッケルシリサイドではなく、コバルトシリサイド（ＣｏＳｉ_２）の形成方法が開示され、特許文献５には、ニッケルプラチナシリサイド（ＮｉＰｔＳｉ）の形成方法が開示されている。更に、これら特許文献４、５にも、未反応金属の除去処理にＳＰＭを用いる点がそれぞれ開示されている。

特開２００７−２１４２６９号公報 特開２００７−１７３７４３号公報 特開２００５−０５７２３３号公報 特開平１０−０８３９７１号公報 特開２００８−１１８０８８号公報

ところで、熱処理装置として枚葉式のランプアニール装置或いはガス加熱装置を用いた場合は昇温速度が速いため、シリサイドの反応にパターン間での差が生じてしまうことが、本発明者による研究によって分かっている。

また、ニッケルをシリコンと反応させてシリサイド化させた後で、未反応金属を除去する工程では、上述のようにＳＰＭなどが用いられるが、このような未反応金属の除去処理では、ニッケルシリサイドの表面に酸化物が形成されることがある。

更に、シリサイド反応のパターン格差を抑制するために、シリサイド化のための熱処理を電気炉で行った場合には、未反応金属の除去処理に伴うニッケルシリサイドの局所的な酸化が生じる（酸化される結晶粒が生じる）ことが、本発明者による研究によって分かっている。

このように、シリサイド反応のパターン間格差を抑制することと、ニッケルシリサイドの表面における酸化物の生成を抑制しながら未反応金属を除去することと、を両立させることは困難だった。

本発明は、シリコン層上及び絶縁層上にニッケル（Ｎｉ）膜を成膜する第１工程と、前記ニッケル膜上にキャップ膜を成膜する第２工程と、第１熱処理により前記ニッケル膜を前記シリコン層と反応させてニッケルシリサイドを形成する第３工程と、ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）を用いて未反応金属を除去する除去処理を行う第４工程と、をこの順に行い、前記第１工程では、前記ニッケル膜を５０Å以上１５０Å以下の膜厚に形成し、前記第２工程では、前記キャップ膜を５０Å以上４５０Å以下の膜厚に形成し、前記第３工程では、前記第１熱処理を電気炉により行い、前記ＳＰＭは、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、をそれらの重量比の合計が１００％以下となるように含み、前記除去処理の処理時間の長さは、２０秒以上２００秒以下であることを特徴とする半導体装置の製造方法を提供する。

この半導体装置の製造方法によれば、電気炉を用いて１回目の熱処理を行うことにより、緩やかに昇温させることができるので、パターン間での反応の格差を抑制でき、均一にニッケルシリサイドを形成することができる。更に、ニッケル膜をシリサイド化させてニッケルシリサイドを形成した後で未反応金属を除去する除去処理に用いるＳＰＭの成分比と、除去処理の処理時間の長さと、を適切にすることができる。これにより、ニッケル膜をシリサイド化させるための熱処理（第１熱処理）を電気炉を用いて行うにもかかわらず、ニッケルシリサイドの表面における酸化物の生成を抑制しながら未反応金属を除去することができる。なお、ニッケル膜上にキャップ膜を形成した状態で第１熱処理を行うので、第１熱処理におけるニッケル膜の拡散を抑制することもできる。

また、本発明は、シリコン層と、該シリコン層上に形成されているニッケルシリサイドと、を備え、前記ニッケルシリサイドの表面の結晶粒上に形成される局所的なＳｉＯ_２の膜厚が５０Å未満であることを特徴とする半導体装置を提供する。

本発明によれば、シリサイド反応のパターン間格差を抑制することと、ニッケルシリサイドの表面における酸化物の生成を抑制しながら未反応金属を除去することと、を両立させることができる。

実施形態に係る半導体装置の製造方法の一連の工程を示すフローチャートである。 実施形態に係る半導体装置の製造方法を説明するための図であり、半導体素子上にＮｉ膜及びキャップ膜を成膜した後の断面形状を示す。 実施形態に係る半導体装置の製造方法を説明するための図であり、１回目の熱処理後の断面形状を示す。 実施形態に係る半導体装置の製造方法を説明するための図であり、未反応のＮｉ膜及びキャップ膜を除去した後の断面形状を示す。 実施形態に係る半導体装置の製造方法を説明するための図であり、２回目の熱処理後の断面形状を示す。 シリサイド化を行う熱処理を、ランプアニール装置を用いて行う場合と、電気炉を用いて行う場合での、シリサイド表面の酸化欠陥数の比較を示す図である。 ＳＰＭを用いた未反応金属の除去処理の時間の長さと、シリサイド表面の酸化欠陥数との対応関係を示す図である。

以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。

図１は本実施形態に係る半導体装置の製造方法の一連の工程を示すフローチャートである。図２乃至図５は本実施形態に係る半導体装置の製造方法を説明するための断面図である。このうち、図２はＮｉ膜及びキャップ膜の成膜後の状態を、図３は１回目の熱処理後の状態を、図４は未反応のＮｉ膜及びキャップ膜を除去した後の状態を、図５は２回目の熱処理後の状態を、それぞれ示す。

本実施形態に係る半導体装置の製造方法では、シリコン層（例えば、ソース・ドレイン拡散領域６、及び、ポリシリコンからなるゲート３）上及び絶縁層（例えば、ＳＴＩ２及びサイドウォール５）上に、ニッケル（Ｎｉ）膜７を成膜する第１工程（図１のステップＳ１）と、ニッケル膜７上にキャップ膜８を成膜する第２工程（図１のステップＳ２）と、をこの順に行う。次に、第１熱処理によりニッケル膜７をシリコン層と反応させてニッケルシリサイド９を形成する第３工程（図１のステップＳ３）を行う。次に、ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）を用いて未反応金属を除去する除去処理としての第４工程（図１のステップＳ４）を行う。第１工程では、ニッケル膜７を５０Å以上１５０Å以下の膜厚に形成する。第２工程では、キャップ膜８を５０Å以上４５０Å以下の膜厚に形成する。第３工程では、第１熱処理を電気炉により行う。ＳＰＭとしては、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、をそれらの重量比の合計が１００％以下となるように含むものを用いる。除去処理の処理時間の長さは、２０秒以上２００秒以下とする。また、本実施形態に係る半導体装置１００（図５）は、シリコン層（例えば、ソース・ドレイン拡散領域６、及び、ポリシリコンからなるゲート３）と、該シリコン層上に形成されているニッケルシリサイド９と、を備え、ニッケルシリサイド９の表面の結晶粒上に形成される局所的なＳｉＯ_２（図示略）の膜厚が５０Å未満である。以下、詳細に説明する。

本実施形態に係る半導体装置の製造方法では、先ず、図２に示すように、一般的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の製造方法によって半導体素子を作成する。すなわち、シリコン基板１上に、素子分離膜としてのＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）２、ゲート３、エクステンション４、サイドウォール５及びソース・ドレイン拡散領域６を形成することにより、半導体素子を作成する。次に、この半導体素子上に、図１に示すように、ニッケル膜７（以下、Ｎｉ膜７）と、キャップ膜（カバー膜）８と、をこの順に積層させて成膜する（図１のステップＳ１、Ｓ２）。

ここで、Ｎｉ膜７の膜厚は、５０Å以上１５０Å以下（５ｎｍ以上１５ｎｍ以下）とする。このＮｉ膜７は、例えば、スパッタ装置を用いたスパッタにより成膜する。Ｎｉ膜７の成膜は、例えば、１５０℃未満の低温（具体的には、例えば、室温）で行う。なお、Ｎｉ膜７を１５０℃以上の温度で成膜すると、Ｎｉ膜７の成膜中にシリサイド反応が進んでしまい、反応しやすい箇所と反応が遅い箇所とでシリサイド反応の進行に違いが生じることがある。

また、キャップ膜８の膜厚は、５０Å以上４５０Å以下とする。なお、キャップ膜８の成膜は、Ｎｉ膜７を成膜するのに引き続き、大気暴露することなく行う。具体的には、例えば、Ｎｉ膜７の成膜を行ったスパッタ装置を大気開放せずに、当該スパッタ装置内で引き続き行う。キャップ膜８の成膜も、例えば、１５０℃未満の低温（具体的には、例えば、室温）で行う。キャップ膜８は、シリコンと反応しにくい材質により構成する。キャップ膜８は、例えば、ＴｉＮ（チタンナイトライド）により構成することが好適な一例であるが、ＴａＮ或いはＷＮにより構成しても良い。

キャップ膜８をＴｉＮにより構成する場合、その膜厚は、例えば、Ｎｉ膜７の膜厚の０．２倍以上３．０倍以下に設定することが好ましい。ＴｉＮからなるキャップ膜８の膜厚をこのように設定することにより、キャップ膜８とシリコンとの反応を好適に抑制することができる。また、ＴｉＮからなるキャップ膜８の膜厚をＮｉ膜７の膜厚の０．２倍以上に設定することにより、１回目の熱処理で絶縁層（サイドウォール５及びＳＴＩ２）上のＮｉ膜７が移動（拡散）してしまうことを十分に抑制することができる。また、ＴｉＮからなるキャップ膜８の膜厚がＮｉ膜７の３．０倍を超えると、キャップ膜８を除去するのに多くの処理時間が必要となってしまう。

このようにＮｉ膜７及びキャップ膜８を成膜した後で、電気炉により１回目の熱処理（アニール）を行う（図１のステップＳ３）。この熱処理では、Ｎｉ膜７をその下層に位置するシリコン層（例えば、ソース・ドレイン拡散領域６、及び、ポリシリコンなどからなるゲート３）と反応させてシリサイド化し、ニッケルシリサイド９（図３）を形成する。なお、ゲート３上のニッケルシリサイド９は、該ゲート３及びニッケルシリサイド９からなるゲート電極の一部を構成し、ソース・ドレイン拡散領域６上のニッケルシリサイド９は、ソース・ドレイン電極を構成する。

１回目の熱処理は、目標温度まで昇温を行う昇温工程と、目標温度に維持する温度維持工程と、からなる。具体的には、昇温工程では、例えば、１℃／分以上、且つ、６０℃／分未満のゆっくりとした昇温速度で、２００℃以上３５０℃以下（好ましくは２５０℃以上、且つ、３００℃以下）の目標温度まで加熱する。また、温度維持工程では、１５分以上１２０分未満の間、その目標温度に維持する。なお、温度維持工程では、一定温度に維持しても良いし、或いは、目標温度（例えば、２００℃以上３５０℃以下（好ましくは２５０℃以上、且つ、３００℃以下））の範囲内において温度を変動させても良い。

一般的には、熱処理装置として枚葉式のランプアニール装置或いはガス加熱装置が用いられるが、これらの熱処理装置では昇温速度が速く、処理時間を長くできないため、シリサイドの反応にパターン間での差が生じてしまう。これに対して、電気炉を用いて熱処理を行うことにより、１℃／分以上６０℃／分未満のゆっくりとした昇温速度を実現できるため、シリサイドの反応をすべてのパターンで飽和させながら昇温させることができ、パターン間でのシリサイドの反応の差を抑制することができる。

なお、１回目の熱処理における昇温工程は、Ｎｉ膜７及びキャップ膜８を成膜後の上述の半導体素子を有するウエハーを電気炉内に搬入した後、例えば、常温から昇温することにより行う。また、１回目の熱処理を行う電気炉内は窒素などの不活性ガス雰囲気とすることが好ましい。

１回目の熱処理では、目標温度に維持する時間の長さを１５分以上１２０分未満とすることにより、スループットを犠牲しないようにできる。また、長時間の熱処理を行う場合、絶縁層（サイドウォール５及びＳＴＩ２）上のＮｉ膜７が拡散することによりシリサイドの増膜を発生させ、接合リークが増加する原因となりやすいが、ＴｉＮからなるキャップ膜８の膜厚をＮｉ膜７の膜厚に対して０．２〜３．０倍にすることにより、熱処理中に絶縁層上のＮｉ膜７が拡散してしまうことを抑制でき、接合リークの増大を抑制することができる。こうして、ソース・ドレイン拡散領域６上、及び、ポリシリコンなどからなるゲート３上に堆積しているＮｉ膜７のみとＳｉが反応し、サイドウォール５上及びＳＴＩ２上に堆積しているＮｉ膜７は反応及び拡散せずにそのまま留まるようにできる。

このように１回目の熱処理を行うことによって、図３に示すように、ソース・ドレイン拡散領域６上、及び、ゲート３上に、ニッケルシリサイド９を形成することができる。

次に、このような１回目の熱処理後のウエハーをＳＰＭに浸すことによって、未反応金属（図３の段階で残留しているＮｉ膜７及びキャップ膜８）を除去する除去処理を行う（図１のステップＳ４）。この除去処理によって、図４に示すように、未反応金属が除去される。なお、除去処理にＨＰＭではなくＳＰＭを用いるのは、ＨＰＭよりもＳＰＭの方がパーティクル除去性に優れているためである。

ここで、除去処理に用いられるＳＰＭについて説明する。例えば、硫酸（Ｈ_２ＳＯ_４）の濃度が９８％の硫酸水溶液と、過酸化水素（Ｈ_２Ｏ_２）の濃度が３０％の過酸化水素水と、を相互に混合することによりＳＰＭを生成する場合、硫酸水溶液と過酸化水素水との混合比は、過酸化水素水の体積比を１とすると、硫酸水溶液の体積比は１以上３未満とする。このことを、Ｈ_２ＳＯ_４、Ｈ_２Ｏ_２、及びＨ_２Ｏの重量比に換算すると、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、をそれらの重量比の合計が１００％となるように含むＳＰＭを用いれば良い、ということになる。硫酸（Ｈ_２ＳＯ_４）、過酸化水素（Ｈ_２Ｏ_２）及び水（Ｈ_２Ｏ）の合計の重量比は、９５％以上であることが好ましく、９９％以上であることがより好ましい。ただし、ＳＰＭは、硫酸及び過酸化水素のみにより構成できるため、ＳＰＭ中の硫酸（Ｈ_２ＳＯ_４）、過酸化水素（Ｈ_２Ｏ_２）及び水（Ｈ_２Ｏ）の合計の重量比は、原則的には１００％となる。

また、上述のような成分比に設定したＳＰＭを用いて行う除去処理の処理時間は、２０秒以上２００秒以下とする。

除去処理の処理時間が２００秒よりも長いと、ニッケルシリサイド９の表面が酸化され、該表面の結晶粒上に局所的な酸化物（ＳｉＯ_２膜）が多く形成される場合がある。この酸化は、１回目の熱処理（ステップＳ３）において、温度が高いほど、またアニール時間が長いほど、顕著となる。また、この酸化は、ＳＰＭに含まれる硫酸（Ｈ_２ＳＯ_４）の濃度が高い場合に顕著となる。

このように局所的に形成されるＳｉＯ_２膜の膜厚が５０Å以上の膜厚となると、ニッケルシリサイド９の抵抗のバラツキの要因となる他、コンタクトプラグ（例えば、タングステンからなる）（図示略）とニッケルシリサイド９とが相互に導通できない場合が発生する。

処理時間を２００秒以下とすることにより、ニッケルシリサイド９の表面の結晶粒上に形成される局所的なＳｉＯ_２の膜厚を５０Å未満に抑制しながら、未反応金属を除去することができる。

また、処理時間が２０秒よりも短いと、未反応金属を十分に除去することができない場合がある。処理時間を２０秒以上とすることにより、未反応金属を十分に除去することができる。

この処理時間は、好ましくは１３０秒以下、更に好ましくは３０秒以上９０秒以下、更に好ましくは３０秒以上６０秒以下とする。処理時間を３０秒以上９０秒以下とすることにより、ニッケルシリサイド９の酸化をより好適に抑制しつつ、未反応金属を除去することができる。

ここで、上述のような成分比に設定したＳＰＭによりＮｉ膜７をエッチングする際のエッチング速度ｘは、ｘ≧（１５Å／秒）となる。なお、ＳＰＭによるＮｉ膜７のエッチング速度の参考値としては、"ＪＯＵＲＮＡＬ ＯＦ ＭＩＣＲＯＥＬＥＣＴＲＯＭＥＣＨＡＮＩＣＡＬ ＳＹＳＴＥＭＳ， ＶＯＬ． １２， ＮＯ． ６， ＤＥＣＥＭＢＥＲ ２００３，ｐ．７６７"に、３８０ｎｍ／ｍｉｎ＝６３Å／ｓｅｃが記載されている。ただし、当該文献中で用いているＳＰＭの組成は不明である。

また、上述のような成分比に設定したＳＰＭによりＴｉＮからなるキャップ膜８をエッチングする際のエッチング速度ｙは、ｙ≧（５Å／秒）となる。

なお、エッチング速度ｘ及びエッチング速度ｙは、非常に速いため、それらの確定値を得ることができていない。

単純計算では、Ｎｉ膜７の膜厚をａ（Å）、ＴｉＮからなるキャップ膜８の膜厚をｂ（Å）とすると、絶縁層上の未反応金属（＝膜厚ａ＋ｂ）を除去するのに必要な除去処理の処理時間は、｛（ａ／ｘ）＋（ｂ／ｙ）｝となる。ただし、除去処理における初期（例えば、最初の数秒）と終期（下地膜に接触している部分をエッチングする期間）では、エッチング速度が遅くなる。このため、初期及び終期に要する時間を考慮すると、処理時間は、少なくとも｛（ａ／ｘ）＋（ｂ／ｙ）＋５｝秒以上必要である。また、上述のように、処理時間の長期化に起因する酸化物の生成を抑制するために、処理時間は、｛（ａ／ｘ）＋（ｂ／ｙ）＋１８０｝秒以下とする。具体的には、例えば、｛（ａ／１５）＋（ｂ／５）＋１８０｝秒以下とし、好ましくは、例えば、｛（ａ／１５）＋（ｂ／５）＋６０｝秒以下とする。

こうして未反応金属を除去した後は、２回目の熱処理（図１のステップＳ５）を行う。２回目の熱処理は、例えば、ランプ加熱装置を用いて行う。また、２回目の熱処理は、例えば、窒素などの不活性雰囲気下において、温度を３５０℃以上６００℃以下に設定して、１５秒以上５分以下で行う。この２回目の熱処理により、１回目の熱処理により形成されたニッケルシリサイド２を構成するＮｉ_２ＳｉをＮｉＳｉに転移させることができる。こうして、主成分がＮｉＳｉであるニッケルシリサイド９を形成することができる。

これにより、本実施形態に係る半導体装置１００（図５）を得ることができる。

＜実施例＞
ここで、実施例として、上述した各工程（図１のステップＳ１〜Ｓ５）の具体的な条件の一例を説明する。Ｎｉ膜７の膜厚を１００Åとし（ステップＳ１）、ＴｉＮからなるキャップ膜８の膜厚を５０Åとする（ステップＳ２）。また、１回目の熱処理（ステップＳ３）は、電気炉を用いて、不活性雰囲気下で行う。この１回目の熱処理では、１５℃／分の昇温速度で３００℃まで昇温し、その後、３０分の間、３００℃に維持する。また、除去処理（ステップＳ４）では、硫酸水溶液（濃度９８％）と過酸化水素水（濃度３０％）とを２：１の体積比で相互に混合することにより生成したＳＰＭを用いる。このＳＰＭは、約６１重量％の硫酸（Ｈ_２ＳＯ_４）と、約１２重量％の過酸化水素（Ｈ_２Ｏ_２）と、約２８重量％の水（Ｈ_２Ｏ）と、からなる（ただし、合計で１００重量％）。そして、除去処理の処理時間は８０秒とする。また、２回目の熱処理（ステップＳ５）は、不活性雰囲気下において、温度を５５０℃に設定し、３０秒間行う。

本実施形態に係る製造方法によって半導体装置を製造することにより、ニッケルシリサイド９の各パターンでのシリサイド化の進行を、互いに均一にさせることができる。このため、ソース・ドレイン拡散領域６上及びゲート３上にそれぞれ形成されるニッケルシリサイド９の抵抗のバラツキを抑制することができ、また、接合リークも抑制することができる。しかも、ニッケルシリサイド９が酸化されることによる欠損も抑制することができる。

ここで、特許文献１、２、４の技術では、シリサイドを均一に形成することを主な目的としているが、シリサイドを均一に形成するための工夫に伴う弊害を考慮していない。例えば、特許文献１の技術は、Ｎｉ膜の成膜時のスパッタ温度を１５０〜２５０℃の範囲にして、小さく均一なグレインを形成し、接合リークの増大を抑制することを目的としている。しかし、成膜時のウエハーの温度を高温（１５０℃以上）にすると、シリサイドの反応が進み過ぎてしまい、ＮｉＳｉよりも高抵抗なＮｉＳｉ_２が生成されてしまうことが、発明者による検討により分かっている。よってこの方法では、結晶相の制御が難しく、シリサイドの反応を均一に進めることが困難である。また、特許文献２及び４では、１回目の熱処理においてパターン間差が生じないようにしているが、長時間のアニールでグレインの成長が進み、不純物の吐き出し効果によりシリサイド表面が変化してしまうことについて考慮していない。すなわち、特許文献２のように、２５０〜３５０℃の温度範囲で３〜１５分の長時間の熱処理を行うと、或いは、特許文献４のように３００〜３９０℃の温度範囲で１〜３時間の熱処理を行うと、注入不純物がシリサイド界面や表面に偏析する。このため、特許文献２及び４のような熱処理を行った後に、特許文献２、４に開示されている手法で未反応金属を除去する除去処理を行うと、シリサイドが酸化してしまう。

ところで、上述のように、枚葉式のランプアニール装置或いはガス加熱装置では昇温速度が速く処理時間を長くできないことから、１回目の熱処理に枚葉式のランプアニール装置或いはガス加熱装置を用いると、シリサイドの反応にパターン間での差が生じてしまう。このため、本実施形態では、上述のように電気炉を用いて１回目の熱処理を行うことにより、ゆっくりとした昇温速度を実現し、パターン間でのシリサイドの反応の差を抑制する。しかし、１回目の熱処理に電気炉を用いると、以下に説明するように、除去処理によるニッケルシリサイド９の酸化が顕著となり、該除去処理によって発生する酸化欠陥の数が増加してしまう。

図６は、熱処理装置として、枚葉式ランプアニール装置と、電気炉と、をそれぞれ用いて１回目の熱処理を行った後で、それぞれ濃度９８％の硫酸水溶液と濃度３０％の過酸化水素水とを５：１の体積比で混合してなるＳＰＭを用い、処理時間を２２０秒として未反応金属の除去処理を行った後の、ニッケルシリサイド９の表面に発生する酸化欠陥数（１枚のウエハーの表面の全面における酸化欠陥数）を比較したデータを示す。図６に示すように、酸化欠陥数は、電気炉を用いた場合の方が増加（例えば、図６に示すように、２桁増加）する。これは、枚葉式ランプアニール装置を用いた場合は、電気炉を用いた場合と比べて昇温速度が速く熱処理の時間が短くなるのに対し、電気炉を用いた場合は熱処理の時間が長くなるためである。

図７は、上述の実施例と同条件で１回目の熱処理を行った後で、除去処理に用いるＳＰＭの硫酸水溶液と過酸化水素水の体積混合比を２：１とし、除去処理の処理時間を１３０秒とした場合と、６０秒とした場合の、ニッケルシリサイド９の表面に発生する酸化欠陥数を比較したデータを示す。図７に示すように、除去処理の処理時間が短いほど、ニッケルシリサイド９の表面の酸化欠陥数を低減できることが分かる。また、図７に示す何れのデータの場合にも、図６の電気炉の場合のデータ（図６の右側）と比べて、酸化欠陥数が非常に少ない。これは、図７の場合には、図６の場合よりもＳＰＭ中の硫酸（Ｈ_２ＳＯ_４）の濃度が低く、処理時間も短いからである。

このように、本実施形態に係る製造方法では、上述のような混合比のＳＰＭを用い、且つ処理時間を２００秒以下として未反応金属の除去処理を行うことにより、１回目の熱処理によって不純物が偏析したニッケルシリサイド９が薬液により酸化されてしまうのを抑制することができ、酸化欠陥数を低減することができる。

加えて、１回目の熱処理にて低い昇温速度でウエハーを加熱し、加熱時間を十分に長くすることにより、様々なパターン間での反応の格差を抑制でき、均一にニッケルシリサイド（ＮｉＳｉ）９を形成することができる。

以上のような実施形態によれば、シリコン層（例えば、ソース・ドレイン拡散領域６、及び、ポリシリコンからなるゲート３）上及び絶縁層（例えば、ＳＴＩ２及びサイドウォール５）上に、Ｎｉ膜７を成膜する第１工程（図１のステップＳ１）と、Ｎｉ膜７上にキャップ膜８を成膜する第２工程（図１のステップＳ２）と、１回目の熱処理によりＮｉ膜７をシリコン層と反応させてニッケルシリサイド９を形成する第３工程（図１のステップＳ３）と、ＳＰＭを用いて未反応金属を除去する除去処理としての第４工程（図１のステップＳ４）と、をこの順に行い、第１工程では、Ｎｉ膜７を５０Å以上１５０Å以下の膜厚に形成し、第２工程では、キャップ膜８を５０Å以上４５０Å以下の膜厚に形成し、第３工程では、電気炉により１回目の熱処理を行い、ＳＰＭとしては、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、をそれらの重量比の合計が１００％以下となるように含むものを用い、除去処理の処理時間の長さを２０秒以上２００秒以下とするので、電気炉を用いて１回目の熱処理を行うことにより、緩やかに昇温させることができるので、パターン間での反応の格差を抑制でき、均一にニッケルシリサイドを形成することができる。更に、ＳＰＭの成分比と除去処理の処理時間の長さとを適切にすることができるので、Ｎｉ膜７をシリサイド化させるための１回目の熱処理を電気炉を用いて行うにもかかわらず、ニッケルシリサイド９の表面における酸化物の生成を抑制しながら未反応金属を除去することができる。なお、Ｎｉ膜７上にキャップ膜８を形成した状態で１回目の熱処理を行うので、１回目の熱処理におけるＮｉ膜７の拡散を抑制することもできる。

また、１回目の熱処理では、１℃／分以上６０℃／分以下の昇温速度で目標温度に昇温させ、１５分以上１２０分未満の間、目標温度に維持することにより、パターン間での反応の格差を好適に抑制でき、均一にニッケルシリサイド９を形成することができる。

また、Ｎｉ膜７の成膜を、１５０℃未満の温度条件で行うことにより、成膜中にシリサイド化が進行してしまうことによって高抵抗のＮｉＳｉ_２が生成されてしまうことを抑制することができる。

１ シリコン基板
２ ＳＴＩ（絶縁層）
３ ゲート（シリコン層）
４ エクステンション
５ サイドウォール（絶縁層）
６ ソース・ドレイン拡散領域（シリコン層）
７ ニッケル膜
８ キャップ膜
９ ニッケルシリサイド
１００ 半導体装置

Claims (13)

1. シリコン層上及び絶縁層上にニッケル（Ｎｉ）膜を成膜する第１工程と、
   前記ニッケル膜上にキャップ膜を成膜する第２工程と、
   第１熱処理により前記ニッケル膜を前記シリコン層と反応させてニッケルシリサイドを形成する第３工程と、
   ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ／ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）を用いて未反応金属を除去する除去処理を行う第４工程と、
   をこの順に行い、
   前記第１工程では、前記ニッケル膜を５０Å以上１５０Å以下の膜厚に形成し、
   前記第２工程では、前記キャップ膜を５０Å以上４５０Å以下の膜厚に形成し、
   前記第３工程では、前記第１熱処理を電気炉により行い、
   前記ＳＰＭは、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、をそれらの重量比の合計が１００％以下となるように含み、
   前記除去処理の処理時間の長さは、２０秒以上２００秒以下であることを特徴とする半導体装置の製造方法。
2. 前記ニッケル膜の膜厚がａ（Å）、
   前記キャップ膜の膜厚がｂ（Å）、
   前記ＳＰＭによる前記ニッケル膜のエッチング速度がｘ（Å／秒）、
   前記ＳＰＭによる前記キャップ膜のエッチング速度がｙ（Å／秒）であるとすると、
   前記除去処理の処理時間の長さを、｛（ａ／ｘ）＋（ｂ／ｙ）＋５｝秒以上、且つ、｛（ａ／ｘ）＋（ｂ／ｙ）＋１８０｝秒以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記キャップ膜は、チタンナイトライド（ＴｉＮ）膜であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記除去処理の処理時間の長さは、前記ニッケル膜の膜厚をａ（Å）、前記キャップ膜としての前記チタンナイトライド膜の膜厚をｂ（Å）とすると、｛（ａ／１５）＋（ｂ／５）＋１８０｝秒以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記除去処理の処理時間の長さは１３０秒以下であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
6. 前記除去処理の処理時間の長さは３０秒以上６０秒以下であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
7. 前記第１熱処理は、
   １℃／分以上６０℃／分以下で目標温度に昇温させる昇温工程と、
   １５分以上１２０分未満の間、前記目標温度に維持する温度維持工程と、
   からなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
8. 前記目標温度は、２００℃以上３５０℃以下であることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記目標温度は、２５０℃以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記目標温度は、３００℃以下であることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
11. 前記ニッケル膜の成膜を、１５０℃未満の温度条件で行うことを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置の製造方法。
12. 前記第４工程の後で、第５工程としての第２熱処理を行うことを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置の製造方法。
13. シリコン層と、該シリコン層上に形成されているニッケルシリサイドと、を備え、
    前記ニッケルシリサイドの表面の結晶粒上に形成される局所的なＳｉＯ_２の膜厚が５０Å未満であることを特徴とする半導体装置。

Images