JP2002270813A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002270813A JP2002270813A JP2001065055A JP2001065055A JP2002270813A JP 2002270813 A JP2002270813 A JP 2002270813A JP 2001065055 A JP2001065055 A JP 2001065055A JP 2001065055 A JP2001065055 A JP 2001065055A JP 2002270813 A JP2002270813 A JP 2002270813A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- polycrystalline silicon
- film
- emitter
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 103
- 238000004140 cleaning Methods 0.000 claims abstract description 75
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 239000007788 liquid Substances 0.000 claims abstract description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 5
- 239000002585 base Substances 0.000 claims description 51
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- 239000007800 oxidant agent Substances 0.000 claims description 21
- 239000003513 alkali Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 150000003839 salts Chemical class 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 124
- 229920005591 polysilicon Polymers 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 239000010409 thin film Substances 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 不純物拡散のための熱処理時にエミッタ電極
を構成する多結晶シリコンが単結晶化することを、界面
酸化膜の残存を防止しつつ、確実に防止し、エミッタ電
極抵抗を低減するとともにエミッタ不純物濃度を設計通
りに制御して安定したｈＦＥを実現する。また、エミッ
タ電極形成のためのドライエッチング後の洗浄におい
て、ウオーターマークや異物の発生を防止することによ
り、歩留まりの向上および素子信頼性の向上を図る。 【解決手段】 絶縁膜４および第一の多結晶シリコン膜
５を選択的にドライエッチングして接続孔を形成した
後、アンモニア、過酸化水素および水からなる洗浄液を
用いて基板を洗浄する。
を構成する多結晶シリコンが単結晶化することを、界面
酸化膜の残存を防止しつつ、確実に防止し、エミッタ電
極抵抗を低減するとともにエミッタ不純物濃度を設計通
りに制御して安定したｈＦＥを実現する。また、エミッ
タ電極形成のためのドライエッチング後の洗浄におい
て、ウオーターマークや異物の発生を防止することによ
り、歩留まりの向上および素子信頼性の向上を図る。 【解決手段】 絶縁膜４および第一の多結晶シリコン膜
５を選択的にドライエッチングして接続孔を形成した
後、アンモニア、過酸化水素および水からなる洗浄液を
用いて基板を洗浄する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタの製造方法に関するものである。
ジスタの製造方法に関するものである。
【０００２】
【従来の技術】バイポーラトランジスタの構造として、
大別してコンベンショナルおよびＳＳＴの２種類があ
る。コンベンショナルと呼ばれる構造は、イオン注入法
などにより基板中にコレクタ領域およびベース領域を形
成した後、その上部にエミッタ電極を形成し、このエミ
ッタ電極から不純物を熱拡散することによってベース領
域中にエミッタ領域を形成するものである。以下、コン
ベンショナル構造のバイポーラトランジスタの製造方法
について図７を参照して説明する。
大別してコンベンショナルおよびＳＳＴの２種類があ
る。コンベンショナルと呼ばれる構造は、イオン注入法
などにより基板中にコレクタ領域およびベース領域を形
成した後、その上部にエミッタ電極を形成し、このエミ
ッタ電極から不純物を熱拡散することによってベース領
域中にエミッタ領域を形成するものである。以下、コン
ベンショナル構造のバイポーラトランジスタの製造方法
について図７を参照して説明する。
【０００３】まず図７（ａ）のように、ｐ型シリコン基
板１表面にｎ型不純物をイオン注入してコレクタ領域２
を形成し、次いでｐ型不純物をイオン注入してコレクタ
領域２表面にベース領域３を形成する。つづいて、この
上に絶縁膜４と、第一の多結晶シリコン膜５を、この順
で堆積する（図７（ｂ））。この第一の多結晶シリコン
膜５の上に開口部を有するレジスト６を形成し（図７
（ｃ））、これをマスクとしてドライエッチングにより
ベース領域に到達する接続孔を形成する。この状態で接
続孔内部にエッチング残渣７が付着する（図７
（ｄ））。
板１表面にｎ型不純物をイオン注入してコレクタ領域２
を形成し、次いでｐ型不純物をイオン注入してコレクタ
領域２表面にベース領域３を形成する。つづいて、この
上に絶縁膜４と、第一の多結晶シリコン膜５を、この順
で堆積する（図７（ｂ））。この第一の多結晶シリコン
膜５の上に開口部を有するレジスト６を形成し（図７
（ｃ））、これをマスクとしてドライエッチングにより
ベース領域に到達する接続孔を形成する。この状態で接
続孔内部にエッチング残渣７が付着する（図７
（ｄ））。
【０００４】その後、アッシングおよびレジスト剥離液
による処理を行い、次いでフッ化水素酸またはその塩を
用いた洗浄を実施した後、純水によるリンスを行う。こ
れにより、レジストおよびエッチング残渣７が除去され
る。このときリンス後のフッ酸の液残りによる異物８が
接続孔内部や第一の多結晶シリコン膜５上に再付着する
（図８（ａ））。次に、接続孔内部を埋め込むように基
板全面に第二の多結晶シリコン膜１１を堆積した後、第
二の多結晶シリコン膜１１中にｎ型不純物をイオン注入
し、ひきつづき、基板全体を加熱処理してｎ型不純物を
ベース領域３中に拡散させてエミッタ領域１４を形成す
る。その後、第一の多結晶シリコン膜５および第二の多
結晶シリコン膜１１を選択的にドライエッチングしてエ
ミッタ電極１５とし、バイポーラトランジスタが完成す
る（図８（ｂ））。
による処理を行い、次いでフッ化水素酸またはその塩を
用いた洗浄を実施した後、純水によるリンスを行う。こ
れにより、レジストおよびエッチング残渣７が除去され
る。このときリンス後のフッ酸の液残りによる異物８が
接続孔内部や第一の多結晶シリコン膜５上に再付着する
（図８（ａ））。次に、接続孔内部を埋め込むように基
板全面に第二の多結晶シリコン膜１１を堆積した後、第
二の多結晶シリコン膜１１中にｎ型不純物をイオン注入
し、ひきつづき、基板全体を加熱処理してｎ型不純物を
ベース領域３中に拡散させてエミッタ領域１４を形成す
る。その後、第一の多結晶シリコン膜５および第二の多
結晶シリコン膜１１を選択的にドライエッチングしてエ
ミッタ電極１５とし、バイポーラトランジスタが完成す
る（図８（ｂ））。
【０００５】ところが、この従来技術においては、図８
（ａ）に示したようにフッ酸の液残りによる異物８が接
続孔内部や第一の多結晶シリコン膜５上に再付着するた
め、以下の課題を有していた。第一に、エミッタ開口部
を形成するドライエッチングの際、第一の多結晶シリコ
ン膜５上の異物８がマスクとなってエッチング残りが発
生する。第二に、エミッタ電極１５とベース領域３との
界面に異物８が残存するため、エミッタ不純物の拡散が
不良となって設計通りのエミッタ領域が形成されなかっ
たり、エミッタ電極抵抗が増大する場合があった。
（ａ）に示したようにフッ酸の液残りによる異物８が接
続孔内部や第一の多結晶シリコン膜５上に再付着するた
め、以下の課題を有していた。第一に、エミッタ開口部
を形成するドライエッチングの際、第一の多結晶シリコ
ン膜５上の異物８がマスクとなってエッチング残りが発
生する。第二に、エミッタ電極１５とベース領域３との
界面に異物８が残存するため、エミッタ不純物の拡散が
不良となって設計通りのエミッタ領域が形成されなかっ
たり、エミッタ電極抵抗が増大する場合があった。
【０００６】次にＳＳＴ（Super Self-alignment Techn
ology）と呼ばれる構造について説明する。ＳＳＴの構
造では、外部ベース領域がエミッタのまわりにセルフア
ラインに形成され、多結晶シリコンによってベース領域
に引き出される。基板上にベース引き出し用ポリシリコ
ン膜を形成する点、ベース領域を熱拡散により形成する
ため複数回の熱処理が必要となる点で、前述のコンベン
ショナル構造と相違する。
ology）と呼ばれる構造について説明する。ＳＳＴの構
造では、外部ベース領域がエミッタのまわりにセルフア
ラインに形成され、多結晶シリコンによってベース領域
に引き出される。基板上にベース引き出し用ポリシリコ
ン膜を形成する点、ベース領域を熱拡散により形成する
ため複数回の熱処理が必要となる点で、前述のコンベン
ショナル構造と相違する。
【０００７】図５は特開平６−６９２２５号公報に記載
されているＳＳＴ構造のバイポーラトランジスタの製造
プロセスである。まず、ｐ型シリコン基板５０１上にｎ
+ コレクタ埋込み層５０２とｎ- コレクタエピタキシャ
ル層５０３とが形成されたエピタキシャル基板に素子分
離酸化膜５０４を形成する。続いて、硼素を添加したベ
ースポリシリコン膜５０５を堆積し、かつパターニング
したのち、シリコン酸化膜５０６を堆積し、エミッタ形
成予定領域のシリコン酸化膜５０６、ｐ+ 型ベースポリ
シリコン膜５０５に開口を形成し、ｎ- コレクタエピタ
キシャル層５０３を露出させる（図５（ａ））。次に、
全面にシリコン酸化膜を堆積させ、この酸化膜をＲＩＥ
のような異方性エッチングによりエッチングしてシリコ
ン酸化膜側壁５０７を形成する。そして、窒素雰囲気中
での熱処理を行いｐ+ 型外部ベース拡散領域５０８を形
成する（図５（ｂ））。続いて、ポリシリコン堆積装置
に低温でローディングしたり、水素置換しながらローデ
ィングすることにより、エピタキシャル層５０３との界
面に自然酸化膜がほとんど被着しないような条件でエミ
ッタ電極となるポリシリコン膜５０９を堆積し、このポ
リシリコン膜５０９に硼素５１０をイオン注入する。そ
の後、例えば、１０５０℃、６０秒の窒素雰囲気中でラ
ンプ加熱を行い硼素をエミッタポリシリコン膜５０９か
らｎ- エピタキシャル層５０３へ固相拡散させ、内部ベ
ース拡散領域とするための硼素拡散領域５１１を形成す
る（図５（ｃ））。その後、ポリシリコン膜５０９に砒
素５１２をイオン注入し、例えば、１０５０℃、１０秒
の窒素雰囲気中でランプ加熱を行い砒素をエミッタポリ
シリコン膜５０９からｎ- エピタキシャル層５０３へ固
相拡散させ、エミッタ拡散領域５１３とベース拡散領域
５１１’とを自己整合的に形成する（図５（ｄ））。そ
して、エミッタポリシリコン膜５０９をパターニングす
ることによりエミッタポリシリコン電極５０９’を形成
する。最後に、ベースコンタクトを開孔し、エミッタポ
リシリコン電極５０９’およびベース引出し用ポリシリ
コン電極５０５上に金属電極５１４を被着してパターニ
ングする（図５（ｅ））。以上のような二重拡散法プロ
セスを用いることにより、各種寄生抵抗、容量を低減す
るベース拡散領域の浅いバイポーラトランジスタが得ら
れる。
されているＳＳＴ構造のバイポーラトランジスタの製造
プロセスである。まず、ｐ型シリコン基板５０１上にｎ
+ コレクタ埋込み層５０２とｎ- コレクタエピタキシャ
ル層５０３とが形成されたエピタキシャル基板に素子分
離酸化膜５０４を形成する。続いて、硼素を添加したベ
ースポリシリコン膜５０５を堆積し、かつパターニング
したのち、シリコン酸化膜５０６を堆積し、エミッタ形
成予定領域のシリコン酸化膜５０６、ｐ+ 型ベースポリ
シリコン膜５０５に開口を形成し、ｎ- コレクタエピタ
キシャル層５０３を露出させる（図５（ａ））。次に、
全面にシリコン酸化膜を堆積させ、この酸化膜をＲＩＥ
のような異方性エッチングによりエッチングしてシリコ
ン酸化膜側壁５０７を形成する。そして、窒素雰囲気中
での熱処理を行いｐ+ 型外部ベース拡散領域５０８を形
成する（図５（ｂ））。続いて、ポリシリコン堆積装置
に低温でローディングしたり、水素置換しながらローデ
ィングすることにより、エピタキシャル層５０３との界
面に自然酸化膜がほとんど被着しないような条件でエミ
ッタ電極となるポリシリコン膜５０９を堆積し、このポ
リシリコン膜５０９に硼素５１０をイオン注入する。そ
の後、例えば、１０５０℃、６０秒の窒素雰囲気中でラ
ンプ加熱を行い硼素をエミッタポリシリコン膜５０９か
らｎ- エピタキシャル層５０３へ固相拡散させ、内部ベ
ース拡散領域とするための硼素拡散領域５１１を形成す
る（図５（ｃ））。その後、ポリシリコン膜５０９に砒
素５１２をイオン注入し、例えば、１０５０℃、１０秒
の窒素雰囲気中でランプ加熱を行い砒素をエミッタポリ
シリコン膜５０９からｎ- エピタキシャル層５０３へ固
相拡散させ、エミッタ拡散領域５１３とベース拡散領域
５１１’とを自己整合的に形成する（図５（ｄ））。そ
して、エミッタポリシリコン膜５０９をパターニングす
ることによりエミッタポリシリコン電極５０９’を形成
する。最後に、ベースコンタクトを開孔し、エミッタポ
リシリコン電極５０９’およびベース引出し用ポリシリ
コン電極５０５上に金属電極５１４を被着してパターニ
ングする（図５（ｅ））。以上のような二重拡散法プロ
セスを用いることにより、各種寄生抵抗、容量を低減す
るベース拡散領域の浅いバイポーラトランジスタが得ら
れる。
【０００８】ところが、二重拡散法を使った上記プロセ
スでは、エミッタ抵抗低減のためにエピタキシャル層５
０３上に酸化膜を存在させないようにしているが、その
ために、ランプ加熱を繰り返すことにより、拡散源であ
るエミッタポリシリコン膜５０９の単結晶化が起こる。
この単結晶化によってエミッタ・ベース接合部の不純物
濃度や深さの制御が困難となり、拡散プロファイルにば
らつきを生じさせることとなる。
スでは、エミッタ抵抗低減のためにエピタキシャル層５
０３上に酸化膜を存在させないようにしているが、その
ために、ランプ加熱を繰り返すことにより、拡散源であ
るエミッタポリシリコン膜５０９の単結晶化が起こる。
この単結晶化によってエミッタ・ベース接合部の不純物
濃度や深さの制御が困難となり、拡散プロファイルにば
らつきを生じさせることとなる。
【０００９】このような課題を解決するプロセスとして
上記公報には、図６に示す製造プロセスが開示されてい
る。まず、従来の製造方法と同様の工程により、Ｐ+ 拡
散領域１０３の形成まで行う。それまでの工程におい
て、エピタキシャル層１０１とエミッタポリシリコン膜
１０４との界面に５オングストローム以上・２０オング
ストローム以下の自然酸化膜程度の酸化膜１０５が形成
されるように前処理条件や堆積炉への導入条件等を調節
する。（図６（ａ））。次に、酸化膜１０５が存在する
状態でエピタキシャル層１０１上の全面にエミッタポリ
シリコン膜１０４を堆積する（図６（ｂ））。その後、
このエミッタポリシリコン膜１０４に硼素１０６をイオ
ン注入する（図６（ｃ））。続いて、例えば、９００
℃、２０分の窒素雰囲気中の炉加熱を行うことにより、
エミッタポリシリコン膜１０４が固相エピタキシャル成
長により単結晶化しないように硼素をエミッタポリシリ
コン１０４からｎ- エピタキシャル層へ固相拡散させ、
硼素拡散領域１０７を形成させる。引続き、ポリシリコ
ン膜１０４に砒素１０８をイオン注入する（図６
（ｄ））。
上記公報には、図６に示す製造プロセスが開示されてい
る。まず、従来の製造方法と同様の工程により、Ｐ+ 拡
散領域１０３の形成まで行う。それまでの工程におい
て、エピタキシャル層１０１とエミッタポリシリコン膜
１０４との界面に５オングストローム以上・２０オング
ストローム以下の自然酸化膜程度の酸化膜１０５が形成
されるように前処理条件や堆積炉への導入条件等を調節
する。（図６（ａ））。次に、酸化膜１０５が存在する
状態でエピタキシャル層１０１上の全面にエミッタポリ
シリコン膜１０４を堆積する（図６（ｂ））。その後、
このエミッタポリシリコン膜１０４に硼素１０６をイオ
ン注入する（図６（ｃ））。続いて、例えば、９００
℃、２０分の窒素雰囲気中の炉加熱を行うことにより、
エミッタポリシリコン膜１０４が固相エピタキシャル成
長により単結晶化しないように硼素をエミッタポリシリ
コン１０４からｎ- エピタキシャル層へ固相拡散させ、
硼素拡散領域１０７を形成させる。引続き、ポリシリコ
ン膜１０４に砒素１０８をイオン注入する（図６
（ｄ））。
【００１０】その後、例えば９００℃、１０分の窒素雰
囲気中の炉加熱を行い砒素をエミッタポリシリコン膜１
０４からｎ- エピタキシャル層１０１へ固相拡散させ、
エミッタ拡散領域１０９とベース拡散領域１０７とを自
己整合的に形成する。そして、例えば、１０００℃、１
０秒の窒素雰囲気中のランプ加熱により不純物を活性化
させる。その際の熱で、酸化膜１０５はボールアップさ
れた酸化物１０５’となり、これによって、ポリシリコ
ン膜１０４とエピタキシャル層１０１との低抵抗な電気
的コンタクトを得る（図６（ｅ））。その後、ポリシリ
コン膜をパターニングし、最後に、ベースコンタクトを
開孔し、エミッタポリシリコン電極およびベースポリシ
リコン電極上に金属電極を被着してパターニングする。
このようなプロセスを採用することにより、ベース・エ
ミッタ拡散プロファイルの良好な制御性が得られるとさ
れている。
囲気中の炉加熱を行い砒素をエミッタポリシリコン膜１
０４からｎ- エピタキシャル層１０１へ固相拡散させ、
エミッタ拡散領域１０９とベース拡散領域１０７とを自
己整合的に形成する。そして、例えば、１０００℃、１
０秒の窒素雰囲気中のランプ加熱により不純物を活性化
させる。その際の熱で、酸化膜１０５はボールアップさ
れた酸化物１０５’となり、これによって、ポリシリコ
ン膜１０４とエピタキシャル層１０１との低抵抗な電気
的コンタクトを得る（図６（ｅ））。その後、ポリシリ
コン膜をパターニングし、最後に、ベースコンタクトを
開孔し、エミッタポリシリコン電極およびベースポリシ
リコン電極上に金属電極を被着してパターニングする。
このようなプロセスを採用することにより、ベース・エ
ミッタ拡散プロファイルの良好な制御性が得られるとさ
れている。
【００１１】ところが、この技術においては、界面の酸
化膜１０５が容易にボールアップする形態とするための
処理条件の制御が困難であるという課題があった。上記
公報における界面の酸化膜１０５は、前処理条件や堆積
炉への導入条件等を調節することにより、容易にボール
アップされる程度の膜厚に調整されると記載されている
が、その制御は必ずしも容易ではなかった。また、この
ような酸化膜では、特に、ランプ加熱のように高温の熱
処理をした場合、エミッタ電極を構成する多結晶シリコ
ンの単結晶化を充分に抑制することが困難であり、電流
増幅率（ｈＦＥ）の低下やばらつき、エミッタ電極抵抗
の上昇をもたらす場合があった。
化膜１０５が容易にボールアップする形態とするための
処理条件の制御が困難であるという課題があった。上記
公報における界面の酸化膜１０５は、前処理条件や堆積
炉への導入条件等を調節することにより、容易にボール
アップされる程度の膜厚に調整されると記載されている
が、その制御は必ずしも容易ではなかった。また、この
ような酸化膜では、特に、ランプ加熱のように高温の熱
処理をした場合、エミッタ電極を構成する多結晶シリコ
ンの単結晶化を充分に抑制することが困難であり、電流
増幅率（ｈＦＥ）の低下やばらつき、エミッタ電極抵抗
の上昇をもたらす場合があった。
【００１２】
【発明が解決しようとする課題】本発明は上記課題に鑑
みなされたものであり、不純物拡散のための熱処理時に
エミッタ電極を構成する多結晶シリコンが単結晶化する
ことを界面酸化膜の残存を防ぎつつ確実に抑止するこ
と、これにより、エミッタ電極抵抗を低減するとともに
エミッタ不純物濃度を設計通りに制御して安定したｈＦ
Ｅを実現することを目的とする。
みなされたものであり、不純物拡散のための熱処理時に
エミッタ電極を構成する多結晶シリコンが単結晶化する
ことを界面酸化膜の残存を防ぎつつ確実に抑止するこ
と、これにより、エミッタ電極抵抗を低減するとともに
エミッタ不純物濃度を設計通りに制御して安定したｈＦ
Ｅを実現することを目的とする。
【００１３】また本発明は、エミッタ電極形成のための
ドライエッチング後の洗浄において、ウオーターマーク
等の異物の発生を防止することにより、歩留まりの向上
および素子信頼性の向上を図ることを目的とする。
ドライエッチング後の洗浄において、ウオーターマーク
等の異物の発生を防止することにより、歩留まりの向上
および素子信頼性の向上を図ることを目的とする。
【００１４】
【課題を解決するための手段】本発明によれば、シリコ
ン基板の表面近傍に、第一導電型のコレクタ領域と該コ
レクタ領域の表面に位置する第二導電型のベース領域と
を形成する工程と、前記シリコン基板上に絶縁膜を形成
する工程と、前記絶縁膜を選択的にエッチングして前記
ベース領域に到達する接続孔を形成する工程と、酸化剤
およびアルカリを含む洗浄液を用いて前記絶縁膜表面お
よび前記接続孔の内部を洗浄する工程と、前記接続孔を
埋め込むように全面に多結晶シリコン膜を形成した後、
該多結晶シリコン中に第一導電型の不純物を導入する工
程と、基板全体を加熱処理し、前記不純物を前記ベース
領域中に拡散させて第一導電型のエミッタ領域を形成す
る工程と、前記多結晶シリコン膜を選択的にエッチング
してエミッタ電極とする工程と、を含むことを特徴とす
る半導体装置の製造方法、が提供される。
ン基板の表面近傍に、第一導電型のコレクタ領域と該コ
レクタ領域の表面に位置する第二導電型のベース領域と
を形成する工程と、前記シリコン基板上に絶縁膜を形成
する工程と、前記絶縁膜を選択的にエッチングして前記
ベース領域に到達する接続孔を形成する工程と、酸化剤
およびアルカリを含む洗浄液を用いて前記絶縁膜表面お
よび前記接続孔の内部を洗浄する工程と、前記接続孔を
埋め込むように全面に多結晶シリコン膜を形成した後、
該多結晶シリコン中に第一導電型の不純物を導入する工
程と、基板全体を加熱処理し、前記不純物を前記ベース
領域中に拡散させて第一導電型のエミッタ領域を形成す
る工程と、前記多結晶シリコン膜を選択的にエッチング
してエミッタ電極とする工程と、を含むことを特徴とす
る半導体装置の製造方法、が提供される。
【００１５】本発明によれば、不純物拡散のための熱処
理時にエミッタ電極を構成する多結晶シリコンが単結晶
化することを、界面酸化膜の残存を防ぎつつ確実に抑止
する。このため、エミッタ電極抵抗を低減するとともに
エミッタ不純物濃度を設計通りに制御して安定したｈＦ
Ｅを実現することができる。従来技術においては、基板
全体を加熱処理し、不純物をベース領域中に拡散させて
エミッタ領域を形成する際、基板近傍の多結晶シリコン
が単結晶化し、エミッタ抵抗の上昇および上記不純物拡
散の阻害をもたらすことがあった。本発明は、酸化剤お
よびアルカリを含む洗浄液を用いた洗浄を行うことによ
りかかる課題を解決し、エミッタ電極抵抗を低減すると
ともにエミッタ不純物濃度を設計通りに制御して安定し
たｈＦＥを実現できる。このような作用効果が得られる
理由は、接続孔底部および開口により表出された単結晶
シリコン基板表面の表面荒さが増大すること、および、
これらの上に酸化シリコン薄膜が形成されることによる
ものと推察される。ベース領域表面上の多結晶シリコン
の単結晶化は、単結晶シリコン基板表面を成長基点とし
て進行する。従来技術においては、成長基点となるシリ
コン基板表面を酸化膜により覆うことにより単結晶の成
長を抑制していた。これに対し本発明においては、酸化
膜によって成長起点を覆うことのほか、成長表面の平滑
性を低下させることにより単結晶の成長を阻害してい
る。また、酸化膜自体も洗浄液により形成されたもので
あり、熱酸化あるいは大気中での自然酸化により形成さ
れたものと比べ、薄い膜厚を制御性良く実現できる上、
膜質も均一なものとなる。したがって、ボールアップを
確実に行うことができ、エミッタ電極抵抗を低減すると
ともにエミッタ不純物濃度を設計通りに制御して安定し
たｈＦＥを実現できるのである。
理時にエミッタ電極を構成する多結晶シリコンが単結晶
化することを、界面酸化膜の残存を防ぎつつ確実に抑止
する。このため、エミッタ電極抵抗を低減するとともに
エミッタ不純物濃度を設計通りに制御して安定したｈＦ
Ｅを実現することができる。従来技術においては、基板
全体を加熱処理し、不純物をベース領域中に拡散させて
エミッタ領域を形成する際、基板近傍の多結晶シリコン
が単結晶化し、エミッタ抵抗の上昇および上記不純物拡
散の阻害をもたらすことがあった。本発明は、酸化剤お
よびアルカリを含む洗浄液を用いた洗浄を行うことによ
りかかる課題を解決し、エミッタ電極抵抗を低減すると
ともにエミッタ不純物濃度を設計通りに制御して安定し
たｈＦＥを実現できる。このような作用効果が得られる
理由は、接続孔底部および開口により表出された単結晶
シリコン基板表面の表面荒さが増大すること、および、
これらの上に酸化シリコン薄膜が形成されることによる
ものと推察される。ベース領域表面上の多結晶シリコン
の単結晶化は、単結晶シリコン基板表面を成長基点とし
て進行する。従来技術においては、成長基点となるシリ
コン基板表面を酸化膜により覆うことにより単結晶の成
長を抑制していた。これに対し本発明においては、酸化
膜によって成長起点を覆うことのほか、成長表面の平滑
性を低下させることにより単結晶の成長を阻害してい
る。また、酸化膜自体も洗浄液により形成されたもので
あり、熱酸化あるいは大気中での自然酸化により形成さ
れたものと比べ、薄い膜厚を制御性良く実現できる上、
膜質も均一なものとなる。したがって、ボールアップを
確実に行うことができ、エミッタ電極抵抗を低減すると
ともにエミッタ不純物濃度を設計通りに制御して安定し
たｈＦＥを実現できるのである。
【００１６】さらに、本発明によれば、基板中にあらか
じめコレクタ領域およびベース領域を形成し、その後、
加熱処理によって不純物を熱拡散させてエミッタ領域を
形成するという工程を採用しているため、加熱処理を一
回行うだけで済む。このため、エミッタ拡散源となる多
結晶シリコン膜の単結晶化を防止できる。前述の二重拡
散法によるＳＳＴ構造形成プロセスでは、ランプ加熱を
繰り返す必要があるため、エミッタポリシリコン膜の単
結晶化が特に問題となる。これに対し本発明は、不純物
拡散のための加熱処理を一回行うだけで済むため、この
点からも多結晶シリコン膜の単結晶化を有効に防止でき
るのである。
じめコレクタ領域およびベース領域を形成し、その後、
加熱処理によって不純物を熱拡散させてエミッタ領域を
形成するという工程を採用しているため、加熱処理を一
回行うだけで済む。このため、エミッタ拡散源となる多
結晶シリコン膜の単結晶化を防止できる。前述の二重拡
散法によるＳＳＴ構造形成プロセスでは、ランプ加熱を
繰り返す必要があるため、エミッタポリシリコン膜の単
結晶化が特に問題となる。これに対し本発明は、不純物
拡散のための加熱処理を一回行うだけで済むため、この
点からも多結晶シリコン膜の単結晶化を有効に防止でき
るのである。
【００１７】また本発明によれば、シリコン基板の表面
近傍に、第一導電型のコレクタ領域と該コレクタ領域の
表面に位置する第二導電型のベース領域とを形成する工
程と、前記シリコン基板上に絶縁膜および第一の多結晶
シリコン膜をこの順で形成する工程と、前記絶縁膜およ
び第一の多結晶シリコン膜を選択的にエッチングして前
記ベース領域に到達する接続孔を形成する工程と、酸化
剤およびアルカリを含む洗浄液を用いて前記多結晶シリ
コン膜表面および前記接続孔の内部を洗浄する工程と、
前記接続孔を埋め込むように全面に第二の多結晶シリコ
ン膜を形成した後、第一および第二の多結晶シリコン膜
中に第一導電型の不純物を導入する工程と、基板全体を
加熱処理し、前記不純物を前記ベース領域中に拡散させ
て第一導電型のエミッタ領域を形成する工程と、第一お
よび第二の多結晶シリコン膜を選択的にエッチングして
エミッタ電極とする工程と、を含むことを特徴とする半
導体装置の製造方法、が提供される。
近傍に、第一導電型のコレクタ領域と該コレクタ領域の
表面に位置する第二導電型のベース領域とを形成する工
程と、前記シリコン基板上に絶縁膜および第一の多結晶
シリコン膜をこの順で形成する工程と、前記絶縁膜およ
び第一の多結晶シリコン膜を選択的にエッチングして前
記ベース領域に到達する接続孔を形成する工程と、酸化
剤およびアルカリを含む洗浄液を用いて前記多結晶シリ
コン膜表面および前記接続孔の内部を洗浄する工程と、
前記接続孔を埋め込むように全面に第二の多結晶シリコ
ン膜を形成した後、第一および第二の多結晶シリコン膜
中に第一導電型の不純物を導入する工程と、基板全体を
加熱処理し、前記不純物を前記ベース領域中に拡散させ
て第一導電型のエミッタ領域を形成する工程と、第一お
よび第二の多結晶シリコン膜を選択的にエッチングして
エミッタ電極とする工程と、を含むことを特徴とする半
導体装置の製造方法、が提供される。
【００１８】本発明においては、前記した効果、すなわ
ち、多結晶シリコンが単結晶化することを抑止しつつ界
面酸化膜の残存を防ぐことにより、エミッタ電極抵抗を
低減するとともにエミッタ不純物濃度を設計通りに制御
して安定したｈＦＥを実現するという効果を奏するほ
か、以下の作用効果が得られる。
ち、多結晶シリコンが単結晶化することを抑止しつつ界
面酸化膜の残存を防ぐことにより、エミッタ電極抵抗を
低減するとともにエミッタ不純物濃度を設計通りに制御
して安定したｈＦＥを実現するという効果を奏するほ
か、以下の作用効果が得られる。
【００１９】本発明においては、エミッタ電極を構成す
る多結晶シリコンを、第一および第二の多結晶シリコン
膜の２段階に分けて形成している。このため、接続孔形
成後、その内部を洗浄する際の洗浄液の選択の自由度が
大きくなる。たとえば、多結晶シリコン膜を１段階で形
成した場合、エミッタ開口部のエッチング後、エッチン
グ残渣を除去する等の目的でフッ化水素酸またはその塩
を含む洗浄液を用いて洗浄したとき、シリコン酸化膜等
の絶縁膜が溶解し、膜減りが生じたり接続孔内でサイド
エッチングが進行し、設計通りの素子を製造することが
困難となる場合がある。本発明においては、絶縁膜上に
第一の多結晶シリコン膜を形成するため、絶縁膜が第一
の多結晶シリコン膜で覆われた構造となり、このような
課題を解決することができる。ところが、このようなプ
ロセスを採用した場合、第一の多結晶シリコン膜上に洗
浄液の液残りが発生しやすい状況となる。多結晶シリコ
ンの表面は、シリコン酸化膜等の絶縁膜に比べ、疎水性
が高く、ウオーターマークや異物が再付着しやすいから
である。本発明は、このような、エミッタ電極を構成す
る多結晶シリコンを第一および第二の多結晶シリコン膜
の２段階に分けて形成した場合に特有の課題を解決する
ものである。すなわち、酸化剤およびアルカリを含む洗
浄液を用いて第一の多結晶シリコン膜表面および接続孔
の内部を洗浄することにより、第二の多結晶シリコン膜
を堆積する際の下地層を親水性にし、これにより、ウオ
ーターマークや異物が再付着することを防止している。
この結果、歩留まりの向上および素子信頼性の向上を図
ることできる。
る多結晶シリコンを、第一および第二の多結晶シリコン
膜の２段階に分けて形成している。このため、接続孔形
成後、その内部を洗浄する際の洗浄液の選択の自由度が
大きくなる。たとえば、多結晶シリコン膜を１段階で形
成した場合、エミッタ開口部のエッチング後、エッチン
グ残渣を除去する等の目的でフッ化水素酸またはその塩
を含む洗浄液を用いて洗浄したとき、シリコン酸化膜等
の絶縁膜が溶解し、膜減りが生じたり接続孔内でサイド
エッチングが進行し、設計通りの素子を製造することが
困難となる場合がある。本発明においては、絶縁膜上に
第一の多結晶シリコン膜を形成するため、絶縁膜が第一
の多結晶シリコン膜で覆われた構造となり、このような
課題を解決することができる。ところが、このようなプ
ロセスを採用した場合、第一の多結晶シリコン膜上に洗
浄液の液残りが発生しやすい状況となる。多結晶シリコ
ンの表面は、シリコン酸化膜等の絶縁膜に比べ、疎水性
が高く、ウオーターマークや異物が再付着しやすいから
である。本発明は、このような、エミッタ電極を構成す
る多結晶シリコンを第一および第二の多結晶シリコン膜
の２段階に分けて形成した場合に特有の課題を解決する
ものである。すなわち、酸化剤およびアルカリを含む洗
浄液を用いて第一の多結晶シリコン膜表面および接続孔
の内部を洗浄することにより、第二の多結晶シリコン膜
を堆積する際の下地層を親水性にし、これにより、ウオ
ーターマークや異物が再付着することを防止している。
この結果、歩留まりの向上および素子信頼性の向上を図
ることできる。
【００２０】なお、本発明における第一導電型および第
二導電型は、それぞれ反対の導電型であればいずれの組
み合わせでもよい。すなわち第一導電型がｎ型、第二導
電型がｐ型であってもよいし、第一導電型がｐ型、第二
導電型がｎ型であってもよい。
二導電型は、それぞれ反対の導電型であればいずれの組
み合わせでもよい。すなわち第一導電型がｎ型、第二導
電型がｐ型であってもよいし、第一導電型がｐ型、第二
導電型がｎ型であってもよい。
【００２１】本発明に係る半導体装置の製造方法におい
て、上記接続孔を形成した後、フッ化水素酸またはその
塩を含む洗浄液による洗浄を行い、次いで、上記酸化剤
およびアルカリを含む洗浄液による洗浄を行うことがで
きる。このようにすればエッチング残渣が効果的に除去
される。
て、上記接続孔を形成した後、フッ化水素酸またはその
塩を含む洗浄液による洗浄を行い、次いで、上記酸化剤
およびアルカリを含む洗浄液による洗浄を行うことがで
きる。このようにすればエッチング残渣が効果的に除去
される。
【００２２】この場合、フッ化水素酸またはその塩を含
む洗浄液による洗浄後の洗浄は、以下の手順とすること
ができる。 (i)酸化剤および酸を含む洗浄液による洗浄を行い、そ
の後、酸化剤およびアルカリを含む洗浄液による洗浄を
行う。 (ii)酸化剤およびアルカリを含む洗浄液による洗浄を行
い、その後、酸化剤および酸を含む洗浄液による洗浄を
行う。
む洗浄液による洗浄後の洗浄は、以下の手順とすること
ができる。 (i)酸化剤および酸を含む洗浄液による洗浄を行い、そ
の後、酸化剤およびアルカリを含む洗浄液による洗浄を
行う。 (ii)酸化剤およびアルカリを含む洗浄液による洗浄を行
い、その後、酸化剤および酸を含む洗浄液による洗浄を
行う。
【００２３】
【発明の実施の形態】図１（ａ）は本発明の製造方法に
より得られるバイポーラトランジスタの一例である。シ
リコン基板１表面近傍にコレクタ領域２が形成され、こ
のコレクタ領域２に内包される姿態でコレクタ領域２表
面にベース領域３が形成される。シリコン基板１上に絶
縁膜４を介して第一の多結晶シリコン膜５、第二の多結
晶シリコン膜１１からなるエミッタ電極が形成されてお
り、エミッタ電極がシリコン基板１と接する部分にエミ
ッタ領域１４が形成されている。また、図１（ｂ）はタ
ングステンおよび多結晶シリコンからなるエミッタ電極
を設けた例である。本発明は、このような構造のバイポ
ーラトランジスタに適用することもできる。以下、図１
（ａ）のバイポーラトランジスタを例に挙げ、本発明に
係る製造方法の一例について説明する。
より得られるバイポーラトランジスタの一例である。シ
リコン基板１表面近傍にコレクタ領域２が形成され、こ
のコレクタ領域２に内包される姿態でコレクタ領域２表
面にベース領域３が形成される。シリコン基板１上に絶
縁膜４を介して第一の多結晶シリコン膜５、第二の多結
晶シリコン膜１１からなるエミッタ電極が形成されてお
り、エミッタ電極がシリコン基板１と接する部分にエミ
ッタ領域１４が形成されている。また、図１（ｂ）はタ
ングステンおよび多結晶シリコンからなるエミッタ電極
を設けた例である。本発明は、このような構造のバイポ
ーラトランジスタに適用することもできる。以下、図１
（ａ）のバイポーラトランジスタを例に挙げ、本発明に
係る製造方法の一例について説明する。
【００２４】まず図２（ａ）のように、ｐ型シリコン基
板１表面にｎ型不純物をイオン注入してコレクタ領域２
を形成し、次いでｐ型不純物をイオン注入してコレクタ
領域２表面にベース領域３を形成する。つづいて、この
上に絶縁膜４を形成する。絶縁膜４は通常シリコン酸化
膜とする。本実施形態では、ＨＴＯ膜（High Temperatu
re Oxide）を採用し、８００〜８２０℃程度の加熱雰囲
気下でＬＰ（Low Pressure）ＣＶＤ法により成膜してい
る。膜厚はたとえば５０〜１００ｎｍ程度とする。次
に、この上に膜厚５０〜１００ｎｍ程度の第一の多結晶
シリコン膜５を堆積する（図２（ｂ））。
板１表面にｎ型不純物をイオン注入してコレクタ領域２
を形成し、次いでｐ型不純物をイオン注入してコレクタ
領域２表面にベース領域３を形成する。つづいて、この
上に絶縁膜４を形成する。絶縁膜４は通常シリコン酸化
膜とする。本実施形態では、ＨＴＯ膜（High Temperatu
re Oxide）を採用し、８００〜８２０℃程度の加熱雰囲
気下でＬＰ（Low Pressure）ＣＶＤ法により成膜してい
る。膜厚はたとえば５０〜１００ｎｍ程度とする。次
に、この上に膜厚５０〜１００ｎｍ程度の第一の多結晶
シリコン膜５を堆積する（図２（ｂ））。
【００２５】この第一の多結晶シリコン膜５の上に開口
部を有するレジスト６を形成し（図２（ｃ））、これを
マスクとしてドライエッチングによりベース領域に到達
する接続孔を形成する。この状態で接続孔内部にエッチ
ング残渣７が付着する（図２（ｄ））。
部を有するレジスト６を形成し（図２（ｃ））、これを
マスクとしてドライエッチングによりベース領域に到達
する接続孔を形成する。この状態で接続孔内部にエッチ
ング残渣７が付着する（図２（ｄ））。
【００２６】その後、アッシングおよびレジスト剥離液
による処理を行い、次いでフッ化水素酸またはその塩を
用いた洗浄を実施した後、純水によるリンスを行う。こ
れにより、レジストおよびエッチング残渣７が除去され
る。ところが、リンス後のフッ酸の液残りによる異物が
接続孔内部や第一の多結晶シリコン膜５上に再付着する
（図３（ａ））。従来技術においては、この異物に対す
る処置は行われていなかったが、本発明においては、洗
浄液により除去処理を行う。この洗浄処理は、(i)酸化
剤およびアルカリを含む洗浄液による洗浄を必須とし、
適宜、(ii)酸化剤および酸を含む洗浄液による洗浄を行
うものとする。酸化剤としては、過酸化水素等が好まし
く用いられる。また、アルカリとしてはアンモニア等が
例示され、酸としては、硫酸、塩酸等が例示される。こ
の洗浄処理の手順の具体例を以下に示す。 （ａ）ＡＰＭ洗浄 （ｂ）ＳＰＭ洗浄→ＡＰＭ洗浄 （ｃ）ＡＰＭ洗浄→ＨＰＭ洗浄 （ｄ）ＳＰＭ洗浄→ＡＰＭ洗浄→ＨＰＭ洗浄 ＊ＡＰＭ：アンモニア、過酸化水素、水からなる洗浄液 ＳＰＭ：硫酸、過酸化水素、水からなる洗浄液 ＨＰＭ：塩酸、過酸化水素、水からなる洗浄液 この間、適宜、純水によるリンス工程や過酸化水素水に
よる洗浄工程を設けても良い。
による処理を行い、次いでフッ化水素酸またはその塩を
用いた洗浄を実施した後、純水によるリンスを行う。こ
れにより、レジストおよびエッチング残渣７が除去され
る。ところが、リンス後のフッ酸の液残りによる異物が
接続孔内部や第一の多結晶シリコン膜５上に再付着する
（図３（ａ））。従来技術においては、この異物に対す
る処置は行われていなかったが、本発明においては、洗
浄液により除去処理を行う。この洗浄処理は、(i)酸化
剤およびアルカリを含む洗浄液による洗浄を必須とし、
適宜、(ii)酸化剤および酸を含む洗浄液による洗浄を行
うものとする。酸化剤としては、過酸化水素等が好まし
く用いられる。また、アルカリとしてはアンモニア等が
例示され、酸としては、硫酸、塩酸等が例示される。こ
の洗浄処理の手順の具体例を以下に示す。 （ａ）ＡＰＭ洗浄 （ｂ）ＳＰＭ洗浄→ＡＰＭ洗浄 （ｃ）ＡＰＭ洗浄→ＨＰＭ洗浄 （ｄ）ＳＰＭ洗浄→ＡＰＭ洗浄→ＨＰＭ洗浄 ＊ＡＰＭ：アンモニア、過酸化水素、水からなる洗浄液 ＳＰＭ：硫酸、過酸化水素、水からなる洗浄液 ＨＰＭ：塩酸、過酸化水素、水からなる洗浄液 この間、適宜、純水によるリンス工程や過酸化水素水に
よる洗浄工程を設けても良い。
【００２７】このような処理を行うことにより、異物が
効果的に除去される。また、接続孔底部および第一の多
結晶シリコン膜５の表面荒さが増大するとともに、これ
らの上に酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂ
が形成される（図３（ｂ））。
効果的に除去される。また、接続孔底部および第一の多
結晶シリコン膜５の表面荒さが増大するとともに、これ
らの上に酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂ
が形成される（図３（ｂ））。
【００２８】次に、接続孔内部を埋め込むように基板全
面に第二の多結晶シリコン膜１１を堆積した後、第二の
多結晶シリコン膜１１中にｎ型不純物をイオン注入する
（図４（ａ））。
面に第二の多結晶シリコン膜１１を堆積した後、第二の
多結晶シリコン膜１１中にｎ型不純物をイオン注入する
（図４（ａ））。
【００２９】その後、基板全体を加熱処理し、ｎ型不純
物をベース領域３中に拡散させてエミッタ領域１４を形
成する。このとき、酸化シリコン薄膜９ａ、酸化シリコ
ン薄膜９ｂがボールアップし、消滅する（図４
（ｂ））。図中には、ボールアップ後の界面１２として
示されている。このときの加熱処理の方法としては、Ｒ
ＴＡ（Rapid Thermal Annealing）等のランプアニール
法が好ましい。エミッタ領域１４を設計通りに作製する
ことができ、また、酸化シリコン薄膜９ａ、酸化シリコ
ン薄膜９ｂのボールアップを確実に行うことができるか
らである。加熱処理条件としては、９５０℃以上とする
ことが好ましく、たとえば、１０００℃〜１１００℃、
より好ましくは１０００℃〜１０５０℃とする。処理時
間は、たとえば１０〜６０秒とする。
物をベース領域３中に拡散させてエミッタ領域１４を形
成する。このとき、酸化シリコン薄膜９ａ、酸化シリコ
ン薄膜９ｂがボールアップし、消滅する（図４
（ｂ））。図中には、ボールアップ後の界面１２として
示されている。このときの加熱処理の方法としては、Ｒ
ＴＡ（Rapid Thermal Annealing）等のランプアニール
法が好ましい。エミッタ領域１４を設計通りに作製する
ことができ、また、酸化シリコン薄膜９ａ、酸化シリコ
ン薄膜９ｂのボールアップを確実に行うことができるか
らである。加熱処理条件としては、９５０℃以上とする
ことが好ましく、たとえば、１０００℃〜１１００℃、
より好ましくは１０００℃〜１０５０℃とする。処理時
間は、たとえば１０〜６０秒とする。
【００３０】その後、第一の多結晶シリコン膜５および
第二の多結晶シリコン膜１１を選択エッチングしてエミ
ッタ電極とし、バイポーラトランジスタを完成する（図
４（ｃ））。
第二の多結晶シリコン膜１１を選択エッチングしてエミ
ッタ電極とし、バイポーラトランジスタを完成する（図
４（ｃ））。
【００３１】本発明においては、酸化剤およびアルカリ
を含む洗浄液による洗浄を行うため、図３（ｂ）の工程
で酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂが形成
される。シリコン酸化膜は多結晶シリコンに比べ、親水
性が高いため、このような膜が形成されると、その後の
液残りがなく、ウオーターマークや異物の発生を防止す
ることができる。したがって、従来技術図３（ｂ）で説
明したような異物の発生の問題がない。
を含む洗浄液による洗浄を行うため、図３（ｂ）の工程
で酸化シリコン薄膜９ａ、酸化シリコン薄膜９ｂが形成
される。シリコン酸化膜は多結晶シリコンに比べ、親水
性が高いため、このような膜が形成されると、その後の
液残りがなく、ウオーターマークや異物の発生を防止す
ることができる。したがって、従来技術図３（ｂ）で説
明したような異物の発生の問題がない。
【００３２】また、従来技術においては、図３（ｂ）の
熱加熱処理を実施した際、第二の多結晶シリコン膜１１
がベース領域３と接する箇所において第二の多結晶シリ
コン膜１１が単結晶化し、エミッタ抵抗の上昇およびベ
ース領域３への不純物拡散の阻害をもたらすことがあっ
た。本発明においては、このような課題が効果的に解決
される。これは、接続孔底部の表面荒さが増大するこ
と、および、これらの上に酸化シリコン薄膜９ａが形成
されることによるものと推察される。第二の多結晶シリ
コン膜１１中の単結晶化は、単結晶のシリコン基板表面
を成長基点として進行する。従来技術においては、成長
基点となるシリコン基板表面を酸化膜により覆うことに
より単結晶の成長を抑制していた。これに対し本発明に
おいては、酸化膜によって成長起点を覆うことのほか、
成長表面の平滑性を低下させることにより単結晶の成長
を阻害している。また、酸化膜自体も洗浄液により形成
されたものであり、熱酸化あるいは大気中での自然酸化
により形成されたものと比べ、薄い膜厚を制御性良く実
現できる上、膜質も均一なものとなる。したがって、ボ
ールアップを確実に行うことができ、エミッタ電極抵抗
を低減するとともにエミッタ不純物濃度を設計通りに制
御して安定したｈＦＥを実現できる。
熱加熱処理を実施した際、第二の多結晶シリコン膜１１
がベース領域３と接する箇所において第二の多結晶シリ
コン膜１１が単結晶化し、エミッタ抵抗の上昇およびベ
ース領域３への不純物拡散の阻害をもたらすことがあっ
た。本発明においては、このような課題が効果的に解決
される。これは、接続孔底部の表面荒さが増大するこ
と、および、これらの上に酸化シリコン薄膜９ａが形成
されることによるものと推察される。第二の多結晶シリ
コン膜１１中の単結晶化は、単結晶のシリコン基板表面
を成長基点として進行する。従来技術においては、成長
基点となるシリコン基板表面を酸化膜により覆うことに
より単結晶の成長を抑制していた。これに対し本発明に
おいては、酸化膜によって成長起点を覆うことのほか、
成長表面の平滑性を低下させることにより単結晶の成長
を阻害している。また、酸化膜自体も洗浄液により形成
されたものであり、熱酸化あるいは大気中での自然酸化
により形成されたものと比べ、薄い膜厚を制御性良く実
現できる上、膜質も均一なものとなる。したがって、ボ
ールアップを確実に行うことができ、エミッタ電極抵抗
を低減するとともにエミッタ不純物濃度を設計通りに制
御して安定したｈＦＥを実現できる。
【００３３】また、本実施形態では、エミッタ電極を構
成する多結晶シリコンを、絶縁膜４、第一の多結晶シリ
コン膜５のように２段階に分けて形成しているため、フ
ッ化水素酸またはその塩を含む洗浄液によってシリコン
酸化膜等の絶縁膜が溶解し、膜減りが生じたり接続孔内
でサイドエッチングが進行することを防止できる。
成する多結晶シリコンを、絶縁膜４、第一の多結晶シリ
コン膜５のように２段階に分けて形成しているため、フ
ッ化水素酸またはその塩を含む洗浄液によってシリコン
酸化膜等の絶縁膜が溶解し、膜減りが生じたり接続孔内
でサイドエッチングが進行することを防止できる。
【００３４】なお、本実施形態は多結晶シリコンからな
るバイポーラトランジスタの例を示したが、多結晶シリ
コン上にタングステン等の高融点金属を積層した図１
（ｂ）に示す電極構造とすることもできる。
るバイポーラトランジスタの例を示したが、多結晶シリ
コン上にタングステン等の高融点金属を積層した図１
（ｂ）に示す電極構造とすることもできる。
【００３５】
【実施例】本実施例では図１（ａ）に示す構造のバイポ
ーラトランジスタを作製し、その性能を評価した。以
下、このバイポーラトランジスタの作製手順について説
明する。
ーラトランジスタを作製し、その性能を評価した。以
下、このバイポーラトランジスタの作製手順について説
明する。
【００３６】まず図２（ａ）のように、シリコン基板１
表面にリンをイオン注入してコレクタ領域２を形成し、
次いでボロンをイオン注入してコレクタ領域２表面にベ
ース領域３を形成し、つづいてこの上に酸化シリコンか
らなる絶縁膜４を形成した。絶縁膜４は８００〜８２０
℃程度の加熱雰囲気下でＬＰＣＶＤ法により成膜し、膜
厚は５０〜１００ｎｍ程度とした。次に、この上に膜厚
５０〜１００ｎｍ程度の第一の多結晶シリコン膜５を堆
積した（図２（ｂ））。そして、第一の多結晶シリコン
膜５の上に開口部を有するレジスト６を形成し（図２
（ｃ））、これをマスクとしてドライエッチングにより
ベース領域に到達する接続孔を形成した。
表面にリンをイオン注入してコレクタ領域２を形成し、
次いでボロンをイオン注入してコレクタ領域２表面にベ
ース領域３を形成し、つづいてこの上に酸化シリコンか
らなる絶縁膜４を形成した。絶縁膜４は８００〜８２０
℃程度の加熱雰囲気下でＬＰＣＶＤ法により成膜し、膜
厚は５０〜１００ｎｍ程度とした。次に、この上に膜厚
５０〜１００ｎｍ程度の第一の多結晶シリコン膜５を堆
積した（図２（ｂ））。そして、第一の多結晶シリコン
膜５の上に開口部を有するレジスト６を形成し（図２
（ｃ））、これをマスクとしてドライエッチングにより
ベース領域に到達する接続孔を形成した。
【００３７】その後、アッシングおよびレジスト剥離液
による処理を行い、次いでフッ化水素酸またはその塩を
用いた洗浄を実施した後、純水によるリンスを行った。
これにより、レジストおよびエッチング残渣７が除去さ
れる（図３（ａ））。この後、ＡＰＭ（アンモニア：過
酸化水素：水＝１：４：２０（体積比））により洗浄を
行った。処理温度は５０〜７０℃が好ましいが、本実施
例では６０℃程度とした。処理時間は３〜５分である。
その後、純水によるリンスを行った後、基板を乾燥させ
た（図３（ｂ））。
による処理を行い、次いでフッ化水素酸またはその塩を
用いた洗浄を実施した後、純水によるリンスを行った。
これにより、レジストおよびエッチング残渣７が除去さ
れる（図３（ａ））。この後、ＡＰＭ（アンモニア：過
酸化水素：水＝１：４：２０（体積比））により洗浄を
行った。処理温度は５０〜７０℃が好ましいが、本実施
例では６０℃程度とした。処理時間は３〜５分である。
その後、純水によるリンスを行った後、基板を乾燥させ
た（図３（ｂ））。
【００３８】次に、接続孔内部を埋め込むように基板全
面に第二の多結晶シリコン膜１１を堆積した後、第二の
多結晶シリコン膜１１中に砒素をイオン注入した（図４
（ａ））。
面に第二の多結晶シリコン膜１１を堆積した後、第二の
多結晶シリコン膜１１中に砒素をイオン注入した（図４
（ａ））。
【００３９】その後、基板全体をＲＴＡにより加熱処理
し、砒素をベース領域３中に拡散させてエミッタ領域１
４を形成した。処理温度は１０２５℃、４０秒とした
（図４（ｂ））。
し、砒素をベース領域３中に拡散させてエミッタ領域１
４を形成した。処理温度は１０２５℃、４０秒とした
（図４（ｂ））。
【００４０】その後、第一の多結晶シリコン膜５および
第二の多結晶シリコン膜１１を選択エッチングしてエミ
ッタ電極１５とし、バイポーラトランジスタを完成させ
た（図４（ｃ））。
第二の多結晶シリコン膜１１を選択エッチングしてエミ
ッタ電極１５とし、バイポーラトランジスタを完成させ
た（図４（ｃ））。
【００４１】以上のようにして得られたバイポーラトラ
ンジスタを試料１とする。また、これとあわせて、ＡＰ
Ｍによる洗浄を行わないこと以外は上記と同様にしてバ
イポーラトランジスタを作製した。これを試料２とす
る。これらの試料についてｈＦＥを測定したところ、試
料１では電流増幅率ｈＦＥが顕著に向上し、しかもその
ばらつきが低減していることがわかる。また、エミッタ
電極抵抗も良好な値を示した。本発明によるバイポーラ
トランジスタは、ｈＦＥのばらつきが小さく、安定した
素子性能が得られることが確認された（図９）。
ンジスタを試料１とする。また、これとあわせて、ＡＰ
Ｍによる洗浄を行わないこと以外は上記と同様にしてバ
イポーラトランジスタを作製した。これを試料２とす
る。これらの試料についてｈＦＥを測定したところ、試
料１では電流増幅率ｈＦＥが顕著に向上し、しかもその
ばらつきが低減していることがわかる。また、エミッタ
電極抵抗も良好な値を示した。本発明によるバイポーラ
トランジスタは、ｈＦＥのばらつきが小さく、安定した
素子性能が得られることが確認された（図９）。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
不純物拡散のための熱処理時にエミッタ電極を構成する
多結晶シリコンが単結晶化することを、界面酸化膜の残
存を防止しつつ、確実に防止できる。このため、エミッ
タ電極抵抗を低減するとともにエミッタ不純物濃度を設
計通りに制御して安定したｈＦＥを実現することができ
る。
不純物拡散のための熱処理時にエミッタ電極を構成する
多結晶シリコンが単結晶化することを、界面酸化膜の残
存を防止しつつ、確実に防止できる。このため、エミッ
タ電極抵抗を低減するとともにエミッタ不純物濃度を設
計通りに制御して安定したｈＦＥを実現することができ
る。
【００４３】また本発明によれば、エミッタ電極形成の
ためのドライエッチング後の洗浄において、ウオーター
マーク等の異物の発生を防止することにより、歩留まり
の向上および素子信頼性の向上を図ることができる。
ためのドライエッチング後の洗浄において、ウオーター
マーク等の異物の発生を防止することにより、歩留まり
の向上および素子信頼性の向上を図ることができる。
【図１】本発明の製造方法により得られるバイポーラト
ランジスタの例を示す図である。
ランジスタの例を示す図である。
【図２】本発明の製造方法を説明するための図である。
【図３】本発明の製造方法を説明するための図である。
【図４】本発明の製造方法を説明するための図である。
【図５】従来の製造方法を説明するための図である。
【図６】従来の製造方法を説明するための図である。
【図７】従来の製造方法を説明するための図である。
【図８】従来の製造方法を説明するための図である。
【図９】実施例で作製したバイポーラトランジスタの電
流増幅率の評価結果である。
流増幅率の評価結果である。
１ シリコン基板 ２ コレクタ領域 ３ ベース領域 ４ 絶縁膜 ５ 第一の多結晶シリコン膜 ６ レジスト ７ エッチング残渣 ８ 異物 ９ａ 酸化シリコン薄膜 ９ｂ 酸化シリコン薄膜 １１ 第二の多結晶シリコン膜 １２ ボールアップ後の界面 １４ エミッタ領域 １５ エミッタ電極 １６ タングステン
Claims (7)
- 【請求項１】 シリコン基板の表面近傍に、第一導電型
のコレクタ領域と該コレクタ領域の表面に位置する第二
導電型のベース領域とを形成する工程と、前記シリコン
基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的
にエッチングして前記ベース領域に到達する接続孔を形
成する工程と、酸化剤およびアルカリを含む洗浄液を用
いて前記絶縁膜表面および前記接続孔の内部を洗浄する
工程と、前記接続孔を埋め込むように全面に多結晶シリ
コン膜を形成した後、該多結晶シリコン中に第一導電型
の不純物を導入する工程と、基板全体を加熱処理し、前
記不純物を前記ベース領域中に拡散させて第一導電型の
エミッタ領域を形成する工程と、前記多結晶シリコン膜
を選択的にエッチングしてエミッタ電極とする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン基板の表面近傍に、第一導電型
のコレクタ領域と該コレクタ領域の表面に位置する第二
導電型のベース領域とを形成する工程と、前記シリコン
基板上に絶縁膜および第一の多結晶シリコン膜をこの順
で形成する工程と、前記絶縁膜および第一の多結晶シリ
コン膜を選択的にエッチングして前記ベース領域に到達
する接続孔を形成する工程と、酸化剤およびアルカリを
含む洗浄液を用いて前記第一の多結晶シリコン膜表面お
よび前記接続孔の内部を洗浄する工程と、前記接続孔を
埋め込むように全面に第二の多結晶シリコン膜を形成し
た後、第一および第二の多結晶シリコン膜中に第一導電
型の不純物を導入する工程と、基板全体を加熱処理し、
前記不純物を前記ベース領域中に拡散させて第一導電型
のエミッタ領域を形成する工程と、第一および第二の多
結晶シリコン膜を選択的にエッチングしてエミッタ電極
とする工程と、を含むことを特徴とする半導体装置の製
造方法。 - 【請求項３】 請求項１または２に記載の半導体装置の
製造方法において、前記接続孔を形成した後、フッ化水
素酸またはその塩を含む洗浄液による洗浄を行い、次い
で、前記酸化剤およびアルカリを含む洗浄液による洗浄
を行うことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１または２に記載の半導体装置の
製造方法において、前記接続孔を形成した後、フッ化水
素酸またはその塩を含む洗浄液による洗浄を行い、次い
で、酸化剤および酸を含む洗浄液による洗浄を行い、そ
の後、前記酸化剤およびアルカリを含む洗浄液による洗
浄を行うことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１または２に記載の半導体装置の
製造方法において、前記接続孔を形成した後、フッ化水
素酸またはその塩を含む洗浄液による洗浄を行い、次い
で、前記酸化剤およびアルカリを含む洗浄液による洗浄
を行い、その後、酸化剤および酸を含む洗浄液による洗
浄を行うことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１乃至５いずれかに記載の半導体
装置の製造方法において、前記酸化剤およびアルカリを
含む洗浄液は、過酸化水素、アンモニアおよび水を含有
することを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１乃至６いずれかに記載の半導体
装置の製造方法において、前記エミッタ領域を形成する
ための前記加熱処理を、ランプアニール法により行うこ
とを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065055A JP4870873B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
| US10/090,626 US6472287B2 (en) | 2001-03-08 | 2002-03-06 | Manufacturing method of semiconductor with a cleansing agent |
| EP02251663A EP1239513B1 (en) | 2001-03-08 | 2002-03-08 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065055A JP4870873B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270813A true JP2002270813A (ja) | 2002-09-20 |
| JP4870873B2 JP4870873B2 (ja) | 2012-02-08 |
Family
ID=18923777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001065055A Expired - Fee Related JP4870873B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6472287B2 (ja) |
| EP (1) | EP1239513B1 (ja) |
| JP (1) | JP4870873B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071181A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2015191947A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324861A (ja) * | 2001-04-24 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20070045227A1 (en) * | 2005-08-31 | 2007-03-01 | Chih-Ning Wu | Method of stripping photoresist |
| JP2007227775A (ja) * | 2006-02-24 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| EP2149147A1 (en) * | 2007-05-14 | 2010-02-03 | Basf Se | Method for removing etching residues from semiconductor components |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399440A (ja) * | 1989-09-12 | 1991-04-24 | Canon Inc | 半導体デバイスおよびその作製方法 |
| JPH03246947A (ja) * | 1990-02-23 | 1991-11-05 | Sony Corp | 半導体装置 |
| JPH0521595A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体基板の洗浄方法 |
| JPH0669225A (ja) * | 1992-08-19 | 1994-03-11 | Toshiba Corp | バイポーラトランジスタの製造方法 |
| JPH07335664A (ja) * | 1994-06-13 | 1995-12-22 | Samsung Electron Co Ltd | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 |
| JPH09306867A (ja) * | 1996-05-14 | 1997-11-28 | Toyota Central Res & Dev Lab Inc | 半導体装置の製造方法 |
| JPH10335341A (ja) * | 1997-05-28 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
| JPH1187281A (ja) * | 1997-09-08 | 1999-03-30 | Shin Etsu Handotai Co Ltd | シリコンウエーハの洗浄方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8501769A (nl) * | 1984-10-02 | 1986-05-01 | Imec Interuniversitair Micro E | Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. |
| US4797372A (en) * | 1985-11-01 | 1989-01-10 | Texas Instruments Incorporated | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device |
| JPH0628266B2 (ja) * | 1986-07-09 | 1994-04-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5065208A (en) * | 1987-01-30 | 1991-11-12 | Texas Instruments Incorporated | Integrated bipolar and CMOS transistor with titanium nitride interconnections |
| JP2906416B2 (ja) | 1988-09-16 | 1999-06-21 | ソニー株式会社 | シリコンのエッチング方法 |
| EP0473194A3 (en) * | 1990-08-30 | 1992-08-05 | Nec Corporation | Method of fabricating a semiconductor device, especially a bipolar transistor |
| US6124211A (en) * | 1994-06-14 | 2000-09-26 | Fsi International, Inc. | Cleaning method |
| JP3651160B2 (ja) * | 1997-01-31 | 2005-05-25 | ソニー株式会社 | 半導体装置の製造方法 |
| FR2805923B1 (fr) * | 2000-03-06 | 2002-05-24 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne |
-
2001
- 2001-03-08 JP JP2001065055A patent/JP4870873B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-06 US US10/090,626 patent/US6472287B2/en not_active Expired - Lifetime
- 2002-03-08 EP EP02251663A patent/EP1239513B1/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399440A (ja) * | 1989-09-12 | 1991-04-24 | Canon Inc | 半導体デバイスおよびその作製方法 |
| JPH03246947A (ja) * | 1990-02-23 | 1991-11-05 | Sony Corp | 半導体装置 |
| JPH0521595A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体基板の洗浄方法 |
| JPH0669225A (ja) * | 1992-08-19 | 1994-03-11 | Toshiba Corp | バイポーラトランジスタの製造方法 |
| JPH07335664A (ja) * | 1994-06-13 | 1995-12-22 | Samsung Electron Co Ltd | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 |
| JPH09306867A (ja) * | 1996-05-14 | 1997-11-28 | Toyota Central Res & Dev Lab Inc | 半導体装置の製造方法 |
| JPH10335341A (ja) * | 1997-05-28 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
| JPH1187281A (ja) * | 1997-09-08 | 1999-03-30 | Shin Etsu Handotai Co Ltd | シリコンウエーハの洗浄方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071181A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2015191947A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1239513A3 (en) | 2003-05-28 |
| EP1239513B1 (en) | 2011-11-09 |
| US6472287B2 (en) | 2002-10-29 |
| JP4870873B2 (ja) | 2012-02-08 |
| US20020127832A1 (en) | 2002-09-12 |
| EP1239513A2 (en) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839018B2 (ja) | 半導体装置の製造方法 | |
| JPH10125909A (ja) | 半導体装置の製造方法 | |
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| JPH0785470B2 (ja) | デバイスの製造方法 | |
| JP2000091570A (ja) | 半導体装置の製造方法 | |
| JP4870873B2 (ja) | 半導体装置の製造方法 | |
| JP3211374B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6939802B2 (en) | Method of manufacturing a semiconductor device | |
| JPH10172922A (ja) | 半導体装置の製造方法 | |
| JP2002184783A (ja) | 半導体装置の製造方法 | |
| KR100585867B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JP2720567B2 (ja) | 半導体装置の製造方法 | |
| KR0172290B1 (ko) | 모스트랜지스터 제조방법 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH08264651A (ja) | 半導体装置の製造方法 | |
| JPH0136251B2 (ja) | ||
| JPH0352221B2 (ja) | ||
| JP2000100827A (ja) | バイポーラトランジスタを有する半導体装置の製造方法 | |
| JPH0221657A (ja) | 半導体記憶装置の製造方法 | |
| JP2004363258A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4870873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |