JPH0669225A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 ポリシリコン膜１０４の堆積時に、当該膜１
０４とｎ^- コレクタエピタキシャル層１０１との界面
に、薄い界面酸化膜１０５を介在させておき、エピタキ
シャル層１０１へのベース・エミッタ拡散はその酸化膜
１０５がボールアップされない温度条件で行う。これで
ポリシリコン膜１０４の単結晶化を膜１０４堆積時並び
にベース、エミッタ拡散時を問わず防げる。よって不純
物拡散の制御性が向上しプロファイルのばらつきが抑え
られる。同時に、ベース・エミッタ拡散後に酸化膜１０
５は１０００°Ｃ以上の熱処理でボールアップさせ、ポ
リシリコン膜１０４とエミッタ拡散領域１０８との寄生
抵抗をその酸化膜１０５で増大させることがない。した
がって、エミッタ抵抗の低減とエミッタ・ベース接合部
の不純物プロファイルの良好な制御性とが同時に可能な
プロセスが得られる。 【効果】 バイポーラトランジスタの動作速度の向上が
図れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法に関する。

【０００２】

【従来の技術】近年、高性能バイポーラトランジスタ
は、コンピュータ等に用いられる高速演算用のプロセッ
サやメモリ等のディジタル回路用素子としては勿論、光
通信、オペアンプ及びコンパレータ等の各種アナログ回
路用素子、更にはディジタル／アナログ混載のＤＡ／Ａ
Ｄコンバータとしても広く用いられており、高速、高集
積、低消費電力の素子が要求されている。

【０００３】ところで、バイポーラトランジスタの高速
化を推し進めるにあたっては、各種寄生抵抗、容量を低
減し、ベース拡散領域を浅く形成することが重要であ
る。従来、それらを課題として、各種製造プロセス上な
いしは構造上の技術が提案されてきている。

【０００４】例えば、エミッタ抵抗を低減するために、
エミッタポリシリコン／エピタキシャル層基板界面に生
じる自然酸化膜をなくすことが考えられた。

【０００５】また、これまで最も一般的に用いてきたイ
オン注入法よりも浅い拡散領域を形成することができる
として、エミッタポリシリコン電極からの固相拡散で、
ベース、エミッタ拡散領域を形成する二重拡散法が提案
された。

【０００６】ここで、そのような技術を取入れた従来の
プロセスならびに構造例について図面を参照しつつ説明
する。

【０００７】まず、図５は二重拡散法を取入れたバイポ
ーラトランジスタの製造プロセスならびに構造例を示す
ものである。

【０００８】この図において、ｐ型シリコン基板５０１
上にｎ⁺ コレクタ埋込み層５０２とｎ^- コレクタエピタ
キシャル層５０３とが形成されたエピタキシャル基板に
素子分離酸化膜５０４を形成する。続いて、硼素を添加
したベースポリシリコン膜５０５を堆積し、かつパター
ニングしたのち、シリコン酸化膜５０６を堆積し、エミ
ッタ形成予定領域のシリコン酸化膜５０６、ｐ⁺ 型ベー
スポリシリコン膜５０５に開口を形成し、ｎ^- コレクタ
エピタキシャル層５０３を露出させる（図５（ａ））。

【０００９】次に、全面にシリコン酸化膜を堆積させ、
この酸化膜をＲＩＥのような異方性エッチングによりエ
ッチングしてシリコン酸化膜側壁５０７を形成する。そ
して、窒素雰囲気中での熱処理を行いｐ⁺ 型外部ベース
拡散領域５０８を形成する（図５（ｂ））。

【００１０】続いて、ポリシリコン堆積装置に低温でロ
ーディングしたり、水素置換しながらローディングする
ことにより、エピタキシャル層５０３との界面に自然酸
化膜がほとんど被着しないような条件でエミッタ電極と
なるポリシリコン膜５０９を堆積し、このポリシリコン
膜５０９に硼素５１０をイオン注入する。その後、例え
ば、１０５０℃、６０秒の窒素雰囲気中でランプ加熱を
行い硼素をエミッタポリシリコン膜５０９からｎ^- エピ
タキシャル層５０３へ固相拡散させ、内部ベース拡散領
域とするための硼素拡散領域５１１を形成する（図５
（ｃ））。

【００１１】その後、ポリシリコン膜５０９に砒素５１
２をイオン注入し、例えば、１０５０℃、１０秒の窒素
雰囲気中でランプ加熱を行い砒素をエミッタポリシリコ
ン膜５０９からｎ^- エピタキシャル層５０３へ固相拡散
させ、エミッタ拡散領域５１３とベース拡散領域５１１
´とを自己整合的に形成する（図５（ｄ））。

【００１２】そして、エミッタポリシリコン膜５０９を
パターニングすることによりエミッタポリシリコン電極
５０９´を形成する。最後に、ベースコンタクトを開孔
し、エミッタポリシリコン電極５０９´およびベース引
出し用ポリシリコン電極５０５上に金属電極５１４を被
着してパターニングする（図５（ｅ））。

【００１３】以上のような二重拡散法プロセスを用いる
ことにより、各種寄生抵抗、容量を低減するベース拡散
領域の浅いバイポーラトランジスタを得ることができ
る。

【００１４】次に、図９はヘテロエピタキシャル技術を
取入れた従来のプロセスならびに構造例を示している。

【００１５】この図において、ｐ型シリコン基板９０１
上にｎ⁺ 型埋込み層９０２を介してｎ型エピタキシャル
層９０３を形成し、これに対して素子分離酸化膜９０
４，９０５を形成する。そして、このウェーハの素子分
離酸化膜９０４，９０５によって囲まれる領域表面に硼
素を含むシリコン・ゲルマニウム合金（ＳｉＧｅ）をエ
ピタキシャル成長させた後、そのエピタキシャル層９０
６上の全面に酸化膜と耐酸化性マスクとなる窒化膜（Ｓ
ｉ₃ Ｎ₄ 膜）を堆積し、それらにホトエッチングを施す
ことによりエミッタ・ベース形成予定領域上にのみ酸化
膜９０７と窒化膜９０８とを残置する。

【００１６】次いで、第１のポリシリコン膜９０９を堆
積し、続いて、この第１のポリシリコン膜９０９に硼素
をイオン注入する。次いで、その全面にＣＶＤ酸化膜９
１０を堆積し、ホトエッチングを施すことにより、エミ
ッタ形成領域上のＣＶＤ酸化膜９１０と第１のポリシリ
コン膜９０９と窒化膜９０８と酸化膜９０７とをエッチ
ングして開口部９１１を設ける（図９（ａ））。

【００１７】その後、全面に酸化膜９１２を被着し、異
方性エッチングでエッチバックすることにより、この酸
化膜９１２を開口部９１１の側壁部にのみ残置する（図
９（ｂ））。

【００１８】そして、高濃度に砒素を添加した第２のポ
リシリコン膜９１３を堆積し、熱処理によりその砒素を
エピタキシャル層９０６内へ拡散させてエミッタ拡散領
域９１４を形成すると同時に、第１のポリシリコン層９
０９の硼素をエピタキシャル層９０３内へ拡散させて外
部ベース拡散領域９１５を形成する（図９（ｃ））。

【００１９】このようにしてヘテロエピタキシャル技術
により良好に厚さ制御がなされたベース層を持ち、しか
もポリシリコンエミッタ技術により幅が５００オングス
トローム以下のエミッタ拡散領域を持つ高速動作可能な
バイポーラトランジスタが得られる。

【００２０】

【発明が解決しようとする課題】しかしながら、上記従
来技術にあっては、動作速度の向上化を妨げる大きな要
因が残されている。

【００２１】まず、上記二重拡散法を採用するプロセス
で作成されたトランジスタにおいては、ポリシリコン膜
５０９のしばしば生ずる単結晶化によりベース拡散領域
５１１´およびエミッタ拡散領域５１３の各不純物の理
想的な拡散プロファイルが得られない場合がある。

【００２２】すなわち、二重拡散法を用いてエミッタ・
ベース拡散領域を形成する場合には、エミッタポリシリ
コン膜５０９中での不純物密度がすばやく一定になり、
エミッタポリシリコン膜５０９が一定濃度の拡散源とし
て作用することが前提となる。この前提が成り立ってい
る場合には図６に示すような拡散プロファイルが安定し
て得られる。

【００２３】ところが、上述のプロセスでは、エミッタ
ポリシリコン膜５０９とｎ^- エピタキシャル層５０３と
の界面に酸化膜をほとんど存在させず、その酸化膜に因
るエミッタ抵抗増大を防止するようにしているため、度
々、エミッタポリシリコン膜５０９は、エピタキシャル
層５０３との整合によって、その堆積中にエピタキシャ
ル成長し、単結晶化することが生ずる。この単結晶化の
ため、ポリシリコン膜５０９中の不純物濃度がすばやく
一定になるという特性が損なわれ、図７に示すように硼
素や砒素がｎ^- エピタキシャル層へ十分に拡散しなくな
るという問題が起きる。また、ポリシリコン膜５０９の
堆積時にエピタキシャル成長が生じなかった場合でも、
硼素拡散の際の熱工程でエミッタポリシリコン膜５０９
が固相エピタキシャル成長することがあり、その場合に
はポリシリコン膜５０９中で砒素についてだけであるが
十分に拡散しなくなるため、図８に示すようなプロファ
イルになってしまう。

【００２４】このように二重拡散法を使った従来のプロ
セスでは、エミッタ抵抗低減のためにエピタキシャル層
５０３上に酸化膜を存在させないようにしているが、そ
のために拡散源であるエミッタポリシリコン膜５０９の
単結晶化を生じさせ、この単結晶化によってエミッタ・
ベース接合部の不純物濃度や深さの制御を非常に困難に
し、拡散プロファイルにばらつきを生じさせることとな
る。そのために、二重拡散法を取入れたプロセスを採用
するのは難しく、上記したような二重拡散法を採用でき
れば達成することが可能なバイポーラトランジスタの動
作速度の向上化に対する妨げとなっている。

【００２５】次に、ヘテロエピタキシャル技術を使った
プロセスにより形成される素子は図９（ｃ）に符号Ａで
示す領域にポリシリコンが存在することとなるが、この
ポリシリコンが存在するがためにエミッタ・ベース間容
量を増やしてしまっている。そして、このポリシリコン
はデバイス的には何等機能しておらず、障害にしかなっ
ていない。

【００２６】また、エピタキシャル層９０６における酸
化膜９０７及び窒化膜９０８の下方に存在する領域へは
ポリシリコン層９０９からの不純物が十分に拡散され難
いため、エミッタ拡散領域９１４とポリシリコン層９０
９との間に高抵抗を生じ、これもバイポーラトランジス
タの高速化を妨げる一つの要因となっている。

【００２７】上記のヘテロエピタキシャル技術を取入れ
たプロセスではエピタキシャルベース層にＳｉＧｅ合金
を採用しているが、当該エピタキシャルベース層がシリ
コン単体であっても同様のことが言える。

【００２８】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは動作速度
の向上を図ったバイポーラトランジスタの製造方法を提
供することにある。

【００２９】

【問題を解決するための手段】請求項１記載の本発明の
バイポーラトランジスタの製造方法は、半導体基板上に
コレクタ領域となる第１導電型の半導体エピタキシャル
層を形成する工程と、この半導体基板上に素子分離絶縁
膜を形成する工程と、上記半導体エピタキシャル層に上
記素子分離絶縁膜に隣接させて上記第１導電型とは逆導
電型である第２導電型の外部ベース拡散領域を形成する
工程と、上記半導体エピタキシャル層における上記外部
ベース拡散領域により囲まれる領域上に温度条件次第で
ボールアップされる程度の薄い酸化膜を存在させた状態
で、上記第２導電型の不純物を含むエミッタ電極用導体
膜を形成する工程と、上記薄酸化膜がボールアップされ
る温度より低い温度条件での熱処理により上記導体膜の
上記第２導電型不純物を上記半導体エピタキシャル層内
へ拡散させることにより上記外部ベース拡散領域間に内
部ベース拡散領域を形成する工程と、上記導体膜内に上
記第１導電型の不純物を添加する工程と、この導体膜の
上記第１導電型不純物を上記半導体エピタキシャル層内
へ拡散させることにより上記内部ベース拡散領域上にエ
ミッタ拡散領域を形成する工程とを含むことを特徴とす
る。

【００３０】温度条件によってボールアップされる程度
の薄い酸化膜としては具体的には５〜２０オングストロ
ームの自然酸化膜が上げられる。

【００３１】また、この自然酸化膜の場合、９３０°Ｃ
以下の熱処理であれば、ボールアップされることはな
く、よって内部ベース拡散領域の形成にあたっては、そ
のような温度条件を採用すると良い。

【００３２】さらに、第２導電型不純物を含むエミッタ
電極用ポリシリコン膜の形成は、純粋なポリシリコン膜
を堆積させた後に当該第２導電型不純物をイオン注入す
ることにより実現可能である。

【００３３】または、第２導電型不純物ガスを含む雰囲
気中でポリシリコン膜を堆積することによっても実現す
ることができる。

【００３４】そして、エミッタ拡散領域形成のためポリ
シリコン膜の第１導電型不純物をエピタキシャル層内へ
所定のプロファイルが得られる状態にまで拡散させた後
は、上記温度条件より高温の熱処理を施しても問題は無
い。

【００３５】上記厚さの自然酸化膜は１０００°Ｃ以上
の短時間熱処理により確実にボールアップされる。よっ
て、エミッタ拡散領域形成のためポリシリコン膜の第１
導電型不純物をエピタキシャル層内へ所定のプロファイ
ルが得られる状態にまで拡散させた後、かかる温度条件
で短時間の熱処理または不純物の活性化処理を行うこと
により、エミッタ拡散領域とエミッタ電極用ポリシリコ
ン膜との間に介在される上記酸化膜をボールアップさ
せ、それらエミッタ拡散領域とエミッタ電極用ポリシリ
コン膜との低抵抗コンタクトを容易に得ることができ
る。

【００３６】また、請求項２記載の本発明のバイポーラ
トランジスタの製造方法は、半導体基板上にコレクタ領
域となる第１導電型の第１の半導体エピタキシャル層を
形成する工程と、この第１の半導体エピタキシャル層に
素子分離用の第１の絶縁膜を形成する工程と、上記第１
の半導体エピタキシャル層上に上記第１導電型とは逆導
電型である第２導電型であって、かつベース領域となる
第２の半導体エピタキシャル層を形成する工程と、上記
第２の半導体エピタキシャル層上に第２の絶縁膜を形成
する工程と、この第２の絶縁膜上に耐酸化性の第３の絶
縁膜を形成する工程と、この第３の絶縁膜上に、上記第
２、第３の絶縁膜を含めた総厚がベース引出し用電極膜
よりも厚くなるように第４の絶縁膜を形成する工程と、
上記第２〜第４の絶縁膜を上記第２の半導体エピタキシ
ャル層におけるエミッタ・ベース形成予定領域以外の領
域表面のみ露出させるようにそれら第２、第３、第４の
絶縁膜を選択的に除去する工程と、この第２の半導体エ
ピタキシャル層の露出表面上に上記第２導電型の不純物
を含み上記ベース引出し用電極膜となる第１の導体膜を
形成する工程と、上記半導体基板上の全面に第５の絶縁
膜を形成する工程と、上記第２の半導体エピタキシャル
層のエミッタ形成予定領域表面のみ露出させるように上
記第２〜第５の絶縁膜からなる層に開口部を形成する工
程と、この開口部内に上記第１導電型の不純物を含む第
２の導体膜を形成する工程と、上記第２の導体膜から上
記第２のエピタキシャル層内へ上記第１導電型の不純物
を拡散させることによりエミッタ拡散領域を形成する工
程とを含んでいることを特徴としている。

【００３７】すなわち、この製法はベース引出し用電極
膜となる第１の導体膜を形成する前に耐酸化性絶縁膜
（第３の絶縁膜）上に更に１層のダミーレイヤ（第４の
絶縁膜）を追加するようにしたものである。

【００３８】また、第２の半導体エピタキシャル層用の
ヘテロ材料としてはシリコン（Ｓｉ）は勿論のこと、こ
のＳｉよりもバンドギャップの小さい材料、例えば、単
結晶Ｓｉ中にゲルマニウム（Ｇｅ）を含有させた合金を
採用することができる。

【００３９】さらに、請求項３記載の本発明のバイポー
ラトランジスタの製造方法は、半導体基板上にコレクタ
領域となる第１導電型の第１の半導体エピタキシャル層
を形成する工程と、この第１の半導体エピタキシャル層
に素子分離用の第１の絶縁膜を形成する工程と、上記第
１の半導体エピタキシャル層上に上記第１導電型とは逆
導電型である第２導電型であって、かつベース領域とな
る第２の半導体エピタキシャル層を形成する工程と、上
記第２の半導体エピタキシャル層におけるエミッタ・ベ
ース形成予定領域上に上記第２導電型の不純物を含む第
２の絶縁膜を形成する工程と、上記第２の半導体エピタ
キシャル層上にベース引出し用電極膜となる第１の導体
膜を形成する工程と、上記半導体基板上の全面に第３の
絶縁膜を形成する工程と、上記第２の絶縁膜表面を露出
させるように上記第１の導体膜と上記第２の絶縁膜とか
らなる層に第１の開口部を形成する工程と、上記第２の
半導体エピタキシャル層におけるエミッタ形成予定領域
表面のみ露出させるように上記第２の絶縁膜に第２の開
口部を形成する工程と、少なくとも上記第２の開口部内
へ上記第１導電型の不純物を含む第２の導体膜を形成す
る工程と、上記第２の絶縁膜から上記第２のエピタキシ
ャル層内へ上記第１導電型の不純物を拡散させて低抵抗
ベース拡散領域を形成するとともに、上記第２の導体膜
から上記第２のエピタキシャル層内へ上記第１導電型の
不純物を拡散させてエミッタ拡散領域を形成する工程と
を含んでいることを特徴とする。

【００４０】すなわち、この製法は、エミッタ電極とな
る第２の導体膜とベース引出し用電極となる第１の導体
膜とを分離する絶縁膜にベース領域の導電型である第１
導電型の不純物を含有させ、その不純物を第２のエピタ
キシャル層におけるエミッタ拡散領域と第１の導電膜と
の間の部分に拡散させ、両者間を低抵抗とするようにし
たものである。

【００４１】

【作用】請求項１記載の本発明によれば、エミッタポリ
シリコン堆積時に、エミッタポリシリコンとｎ^- コレク
タエピタキシャル層の界面に、上記特定の厚さの薄い界
面酸化膜を介在させておき、第１、第２不純物のエピタ
キシャル層への拡散はその酸化膜がボールアップされな
い温度条件で行うことにより、ポリシリコン膜のエピタ
キシャル成長を気相・固相を問わず防ぐことができるの
で、ベース・エミッタ拡散プロファイルの良好な制御性
が得られると共に、その拡散処理の後に上記界面酸化膜
は所定の熱処理でボールアップさせることにより、ポリ
シリコン膜とエミッタ拡散領域とのコンタクト抵抗をそ
の界面酸化膜で増大させることはなく、エミッタ抵抗の
低減とエミッタ・ベース接合部における不純物プロファ
イルの良好な制御性とが同時に可能な二重拡散法プロセ
スを得ることができ、これにより、非常に浅いエミッタ
・ベース拡散領域をエミッタ抵抗の増大なしに安定に形
成できるようになり、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。

【００４２】請求項２記載の本発明によれば、ベース引
出し用電極となる第１の導体膜を形成する前に耐酸化性
絶縁膜上に更に１層の絶縁膜を追加しておくようにした
から、結果物はデバイスとしての電気的動作に寄与して
いない耐酸化性絶縁膜上をその追加絶縁膜で埋めること
ができるので、第１、第２の導体膜間を絶縁分離する誘
電体（第２〜第４の絶縁膜）と第１の導体膜との接触面
積を減らすことができ、エミッタ・ベース間の寄生容量
低減を図れることとなって、バイポーラトランジスタの
動作速度向上に寄与することが可能となる。

【００４３】請求項３記載の本発明によれば、エミッタ
電極となる第２の導体膜とベース引出し用電極となる第
１の導体膜とを分離する絶縁膜にベース領域の導電型で
ある第１導電型の不純物を含有させ、その不純物を第２
のエピタキシャル層におけるエミッタ拡散領域と第１の
導電膜との間の部分に拡散させ、両者間を低抵抗とする
ようにしたから、エミッタ・ベース間の寄生抵抗低減を
図れることとなって、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。

【００４４】

【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。

【００４５】図１は本発明の二重拡散法導入プロセスの
一実施例を図解するものである。

【００４６】まず、従来の製造方法と同様の工程によ
り、Ｐ⁺ 拡散領域１０３の形成まで行う。それまでの工
程において、エピタキシャル層１０１とエミッタポリシ
リコン膜１０４との界面に５オングストローム以上・２
０オングストローム以下の自然酸化膜程度の酸化膜１０
５が形成されるように前処理条件や堆積炉への導入条件
等を調節する。（図１（ａ））。

【００４７】次に、酸化膜１０５が存在する状態でエピ
タキシャル層１０１上の全面にエミッタポリシリコン膜
１０４を堆積する（図１（ｂ））。

【００４８】その後、このエミッタポリシリコン膜１０
４に硼素１０６をイオン注入する（図１（ｃ））。

【００４９】続いて、例えば、９００℃、２０分の窒素
雰囲気中の炉加熱を行うことにより、エミッタポリシリ
コン膜１０４が固相エピタキシャル成長により単結晶化
しないように硼素をエミッタポリシリコン１０４からｎ
^- エピタキシャル層へ固相拡散させ、硼素拡散領域１０
７を形成させる。引続き、ポリシリコン膜１０４に砒素
１０８をイオン注入する（図１（ｄ））。

【００５０】その後、例えば９００℃、１０分の窒素雰
囲気中の炉加熱を行い砒素をエミッタポリシリコン膜１
０４からｎ^- エピタキシャル層１０１へ固相拡散させ、
エミッタ拡散領域１０８とベース拡散領域１０７´とを
自己整合的に形成する。そして、例えば、１０００℃、
１０秒の窒素雰囲気中のランプ加熱により不純物を活性
化させる。その際の熱で、酸化膜１０５はボールアップ
された酸化物１０５´となり、これによって、ポリシリ
コン膜１０４とエピタキシャル層１０１との低抵抗な電
気的コンタクトを得る（図１（ｅ））。

【００５１】その後は、従来と同様に、ポリシリコン膜
をパターニングし、最後に、ベースコンタクトを開孔
し、エミッタポリシリコン電極およびベースポリシリコ
ン電極上に金属電極を被着してパターニングする。

【００５２】以上のように本実施例によれば、エミッタ
ポリシリコン膜１０４の堆積時に、エミッタポリシリコ
ン膜１０４とｎ^- コレクタエピタキシャル層１０１との
界面に、上記特定の厚さの薄い界面酸化膜を介在させる
状態にしておき、第１、第２不純物のエピタキシャル層
１０１への拡散はその酸化膜がボールアップされない温
度条件で行うことにより、ポリシリコン膜１０４のエピ
タキシャル成長をポリシリコン膜１０４の堆積時ならび
にベース、エミッタ拡散領域１０８，１０７´形成時を
問わず防ぐことができるので、ベース・エミッタ拡散プ
ロファイルの良好な制御性が得られる。よって、界面酸
化膜１０５の働きにより、エミッタポリシリコン膜１０
４のエピタキシャル成長が抑制され、拡散プロファイル
のばらつきが抑えられるため、上記プロセスによって図
６に示すような良好な不純物プロファイルを得ることが
できることとなる。

【００５３】また同時に、ベース・エミッタ拡散処理の
後に界面酸化膜１０５は１０００°Ｃ以上の熱処理でボ
ールアップさせることにより、ポリシリコン膜１０４と
エミッタ拡散領域１０８とのコンタクト抵抗をその界面
酸化膜１０５で増大させることはなく、エミッタ抵抗の
低減とエミッタ・ベース接合部における不純物プロファ
イルの良好な制御性とが同時に可能な二重拡散法プロセ
スを得ることができることとなっている。

【００５４】なお、上記実施例ではエミッタ電極用ポリ
シリコン膜１０４の堆積の後に硼素をイオン注入するよ
うにしているが、ポリシリコン膜１０４の堆積を、硼素
を含む雰囲気中で行うようにしても良い。

【００５５】図２は本発明のヘテロエピタキシャル技術
導入プロセスの一実施例を図解するものである。

【００５６】この図において、まず、Ｐ型シリコン基板
２０１上にＮ⁺ 不純物層２０２を形成し、さらに、この
Ｎ⁺ 不純物層２０２上にＮ^- 不純物層（〜１×１０¹⁶ｃ
ｍ^-3）からなるエピタキシャル層２０３を気相成長法で
形成した後、トレンチ技術及び酸化膜選択埋込み技術を
用いて素子間分離としてのトレンチ領域２０４を形成
し、また真性素子領域とコレクタコンタクト部とを分離
する電極間分離領域に絶縁酸化膜２０５を形成する。ま
た、Ｎ⁺ 不純物層２０２は図示しないコレクタコンタク
トに接続されており、これによって低濃度エピタキシャ
ル層からなるエピタキシャル層２０３はコレクタの一部
を形成している。次に、シリコン基板２０１全面に半導
体層としてエピタキシャル成長により厚さ１０００オン
グストローム程度の高濃度（〜５×１０¹⁸ｃｍ^-3）に硼
素が添加されたシリコン・ゲルマニウム合金（ＳｉＧ
ｅ）層２０６を１０００オングストローム程度形成す
る。さらに、その上に５００オングストローム程度のＣ
ＶＤ酸化膜２０７と、１０００オングストローム程度の
耐酸化性絶縁膜となるシリコン窒化膜（Ｓｉ₃ Ｎ₄ 膜）
２０８と、５０００オングストローム程度のＣＶＤ酸化
膜２０９とをその順に積層堆積する（図２（ａ））。

【００５７】次に、エミッタ・ベース領域以外のＣＶＤ
酸化膜２０９と窒化膜２０８とＣＶＤ酸化膜２０７とを
写真蝕刻法及び反応性プラズマエッチング法により下地
のＳｉＧｅ層２０６が露出するまで除去する（図２
（ｂ））。

【００５８】続いて、露出したＳｉＧｅエピタキシャル
層２０６上にのみ選択的に第１の導体膜としてポリシリ
コン膜２１０を厚さ４０００オングストローム程度成長
させる。次に、このポリシリコン膜２１０に硼素を５０
ｋｅＶ，１×１０¹⁶ｃｍ^-3の条件でイオン注入する。ひ
き続き全面にＣＶＤ酸化膜２１１を３０００オングスト
ローム程度被着する（図２（ｃ））。このようにして、
エミッタ開口のエッチングストッパである窒化膜２０８
上にダミーレイヤーとしてのＣＶＤ酸化膜２０９を残し
ておけば、従来例のように電気的に活用されていないベ
ースポリシリコンを無くすことができ、バイポーラトラ
ンジスタの高速化に対して障害になっているエミッタ・
ベース容量を低減することができる。

【００５９】次に、真性領域上のＣＶＤ酸化膜２１１と
ＣＶＤ酸化膜２０９とを下地窒化膜２０８が露出するま
で写真蝕刻法及びエッチング法により除去し、開口幅１
μｍ程度の開口部２１２を形成する。その後、高濃度に
砒素が添加されたポリシリコン膜２１３を厚さ３０００
オングストローム程度全面に被着する。次いで、所望の
熱処理を施して第２の導電体なるポリシリコン２１３に
添加された砒素をエピタキシャル層２０６に拡散してＮ
型エミッタ領域２１４を形成する（図２（ｄ））。

【００６０】その後、さらに基板全面にアルミニウムを
被着し、写真蝕刻法及びエッチング法を用いて電極配線
を形成し、バイポーラトランジスタを形成する（図示せ
ず。）。

【００６１】以上のように本実施例によれば、ベース引
出し用電極となるポリシリコン膜２１０の堆積の前に耐
酸化性絶縁膜としての窒化膜２０８上に更に１層の酸化
膜２０９を追加しておくようにしたから、結果物はデバ
イスとしての電気的動作に寄与していない窒化膜２０８
上の領域をその追加酸化膜２０９で埋めることができる
ので、ポリシリコン膜２１０，２１３間を絶縁分離する
誘電体２０７〜２０９とポリシリコン膜２１０との接触
面積を減らすことができ、エミッタ・ベース間の寄生容
量低減を図れることとなる。

【００６２】図３及び図４は本発明のヘテロエピタキシ
ャル技術導入プロセスの他の実施例を図解するものであ
る。

【００６３】まず、図３において、硼素等のＰ型不純物
を４×１０¹⁴ｃｍ^-3程度含んだＰ型基板３０１に、イオ
ン注入または固相拡散法等により、アンチモンまたは砒
素等のＮ型の不純物を添加し、ｎ⁺ 埋込み層３０２を形
成する。次いで全面に燐等のＮ型の不純物を含んだ半導
体層３０３をエピタキシャル成長法等により形成した
後、素子分離領域となる酸化膜３０４を形成する（図３
（ａ））。

【００６４】さらに、全面に硼素等のＰ型の不純物を５
〜１０×１０¹⁸ｃｍ^-3程度含んだＳｉエピタキシャル層
３０５を５００°Ｃ〜６００°Ｃ程度の温度で３０〜５
０ｎｍ程度成長させる。このときＮ型エピタキシャル層
３０３上には単結晶が成長するが酸化膜３０４上は多結
晶となる（図３（ｂ））。

【００６５】次いで、全面に硼素等のＰ型の不純物を含
んだ酸化膜（ＢＳＧ膜）３０６をＣＶＤ法により５〜１
００ｎｍ程成長させ、リソグラフィ技術によりパターニ
ングする。さらに、減圧ＣＶＤ法等により硼素等のＰ型
の不純物を１×１０¹⁸〜５×１０²¹ｃｍ^-3ほど含んだポ
リシリコン膜３０７を１００〜４００ｎｍ程度成長さ
せ、同じくリソグラフィ技術によりパターニングする。
このときＰ型エピタキシャル層３０５も同時にパターニ
ングされる（図３（ｃ））。

【００６６】その後、絶縁膜３０８をＣＶＤ等で２００
〜４００ｎｍほど全面に成長させる（図３（ｄ））。

【００６７】ＢＳＧ膜３０６上の一部の酸化膜３０８と
ポリシリコン膜３０７とに開口部３０９を設ける（図３
（ｅ））。このとき、ＢＳＧ膜３０６が保護膜として作
用し、下地のＰ型エピタキシャル層３０５にダメージが
入らない。

【００６８】次に、全面に酸化膜を成長させ、異方性エ
ッチング技術により側壁膜３１０を残す（図４
（ｆ））。

【００６９】この側壁膜３１０をマスクにＢＳＧ膜３０
６を開口し、エミッタ拡散窓３１１を形成する（図４
（ｇ））。

【００７０】減圧ＣＶＤ法等により砒素等のＮ型の不純
物を含んだポリシリコン膜３１２を１００〜３００ｎｍ
程度成長させた後、パターニングする。さらに、熱拡散
により、エミッタ領域３１３を形成する。このとき、Ｂ
ＳＧ膜３０６よりＰ型の不純物が拡散し、エミッタとポ
リシリコン膜３０７との間に低抵抗層３１４が形成され
るため、ベース抵抗が低く押さえられる（図４
（ｈ））。

【００７１】最後にポリシリコン膜３０７上にコンタク
ト開口後、ＡＬ−Ｓｉ−Ｃｕ等の電極３１５，３１６を
形成する（図４（ｉ））。

【００７２】このような本実施例によれば、エミッタ電
極となるポリシリコン膜３１２とベース引出し用電極と
なるポリシリコン膜３０７とを分離する絶縁膜（ＢＳＧ
膜３１４）にベース領域の導電型であるＰ型の不純物を
含有させ、その不純物をエピタキシャル層３０５におけ
るエミッタ拡散領域３１３とポリシリコン膜３０７との
間の部分に拡散させ、両者間を低抵抗とするようにした
から、エミッタ・ベース間の寄生抵抗低減を図れること
となる。

【００７３】

【発明の効果】以上から明らかなように、まず、請求項
１記載の本発明によれば、エミッタポリシリコン堆積時
に、エミッタポリシリコンとコレクタエピタキシャル層
の界面に、上記特定の厚さの薄い界面酸化膜を介在させ
ておき、第１、第２導電型不純物のエピタキシャル層へ
の拡散はその酸化膜がボールアップされない温度条件で
行うことにより、ポリシリコン膜のエピタキシャル成長
を気相・固相を問わず防ぐことができるので、ベース・
エミッタ拡散プロファイルの良好な制御性が得られると
共に、その拡散処理の後に上記界面酸化膜は所定の熱処
理でボールアップさせることにより、ポリシリコン膜と
エミッタ拡散領域とのコンタクト抵抗をその界面酸化膜
で増大させることはなく、エミッタ抵抗の低減とエミッ
タ・ベース接合部における不純物プロファイルの良好な
制御性とが同時に可能な二重拡散法プロセスを得ること
ができ、バイポーラトランジスタの動作速度向上に寄与
することができる。

【００７４】請求項２記載の本発明によれば、ベース引
出し用電極となる第１の導体膜を形成する前に耐酸化性
絶縁膜上に更に１層の絶縁膜を追加しておくようにした
から、結果物はデバイスとしての電気的動作に寄与して
いない耐酸化性絶縁膜上をその追加絶縁膜で埋めること
ができるので、第１、第２の導体膜間を絶縁分離する誘
電体（第２〜第４の絶縁膜）と第１の導体膜との接触面
積を減らすことができ、エミッタ・ベース間の寄生容量
低減を図れることとなって、バイポーラトランジスタの
動作速度向上に寄与することが可能となる。

【００７５】請求項３記載の本発明によれば、エミッタ
電極となる第２の導体膜とベース引出し用電極となる第
１の導体膜とを分離する絶縁膜にベース領域の導電型で
ある第１導電型の不純物を含有させ、その不純物を第２
のエピタキシャル層におけるエミッタ拡散領域と第１の
導電膜との間の部分に拡散させ、両者間を低抵抗とする
ようにしたから、エミッタ・ベース間の寄生抵抗低減を
図れることとなって、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。

【図面の簡単な説明】

【図１】二重拡散法を取入れた本発明に係る製造プロセ
スの一実施例を図解する工程別素子断面図。

【図２】ヘテロエピタキシャル技術を取入れた本発明に
係る製造プロセスの一実施例を図解する工程別素子断面
図。

【図３】ヘテロエピタキシャル技術を取入れた本発明に
係る製造プロセスの他の実施例における前半工程を図解
する工程別素子断面図。

【図４】図３に示すプロセスに続く後半工程を図解する
工程別素子断面図。

【図５】二重拡散法を取入れた従来技術に係る製造プロ
セスを図解する工程別素子断面図。

【図６】理想ベース・エミッタ拡散プロファイルを示す
不純物濃度分布図。

【図７】ベース・エミッタの両拡散が良好に行われなか
った場合のプロファイルを示す不純物濃度分布図。

【図８】エミッタのみの拡散が良好に行われなかった場
合のプロファイルを示す不純物濃度分布図。

【図９】ヘテロエピタキシャル技術を取入れた従来技術
に係る製造プロセスを図解する工程別素子断面図。

【符号の説明】

１０１ コレクタエピタキシャル層 １０２ 酸化膜 １０３ 外部ベース拡散領域 １０４ エミッタポリシリコン膜 １０６ 硼素（第１導電型不純物） １１ 内部ベース拡散領域 １０８ 砒素（第２導電型不純物） １０９ エミッタ拡散領域 １０５ ５オングストローム以上・２０オングストロー
ム以下の自然酸化膜からなる界面酸化膜 １０５´ ボールアップ状態の界面酸化物 ２０３ コレクタエピタキシャル層（第１のエピタキシ
ャル層） ２０４ トレンチ領域（第１の絶縁膜） ２０５ 酸化膜（第１の絶縁膜） ２０６ エミッタ・ベースエピタキシャル層（第２のエ
ピタキシャル層） ２０７ 酸化膜（第２の絶縁膜） ２０８ 窒化膜（第３の絶縁膜） ２０９ 酸化膜（第４の絶縁膜） ２１０ ベースポリシリコン膜（第１の導電膜） ２１１ 酸化膜（第５の絶縁膜） ２１２ エミッタ形成用窓 ２１３ エミッタポリシリコン膜（第２の導電膜） ３０３ コレクタエピタキシャル層（第１のエピタキシ
ャル層） ３０４ 酸化膜（第１の絶縁膜） ３０５ エミッタ・ベースエピタキシャル層（第２のエ
ピタキシャル層） ３０６ ＢＳＧ膜（第２の絶縁膜） ３０７ ベースポリシリコン膜（第１の導体膜） ３０８ 酸化膜（第３の絶縁膜） ３０９ 開口部（第１の開口部） ３１０ 側壁膜 ３１１ エミッタ形成用窓（第２の開口部） ３１２ エミッタポリシリコン膜（第２の導体膜） ３１３ エミッタ拡散領域 ３１４ 低抵抗ベース拡散領域

フロントページの続き (72)発明者 勝 又 康 弘 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝総合研究所内 (72)発明者 中 島 博 臣 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝総合研究所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】半導体基板上にコレクタ領域となる第１導
   電型の半導体エピタキシャル層を形成する工程と、 該半導体基板上に素子分離絶縁膜を形成する工程と、 前記半導体エピタキシャル層に前記素子分離絶縁膜に隣
   接させて前記第１導電型とは逆導電型である第２導電型
   の外部ベース拡散領域を形成する工程と、 前記半導体エピタキシャル層における前記外部ベース拡
   散領域により囲まれる領域上に温度条件次第でボールア
   ップされる程度の薄い酸化膜を存在させた状態で、前記
   第２導電型の不純物を含むエミッタ電極用導体膜を形成
   する工程と、 前記薄酸化膜がボールアップされる温度より低い温度条
   件での熱処理により前記導体膜の前記第２導電型不純物
   を前記半導体エピタキシャル層内へ拡散させることによ
   り前記外部ベース拡散領域間に内部ベース拡散領域を形
   成する工程と、 前記導体膜内に前記第１導電型の不純物を添加する工程
   と、 該導体膜の前記第１導電型不純物を前記半導体エピタキ
   シャル層内へ拡散させることにより前記内部ベース拡散
   領域上にエミッタ拡散領域を形成する工程とを含むこと
   を特徴とするバイポーラトランジスタの製造方法。
2. 【請求項２】半導体基板上にコレクタ領域となる第１導
   電型の第１の半導体エピタキシャル層を形成する工程
   と、 該第１の半導体エピタキシャル層に素子分離用の第１の
   絶縁膜を形成する工程と、 前記第１の半導体エピタキシャル層上に前記第１導電型
   とは逆導電型である第２導電型であって、かつベース領
   域となる第２の半導体エピタキシャル層を形成する工程
   と、 前記第２の半導体エピタキシャル層上に第２の絶縁膜を
   形成する工程と、 該第２の絶縁膜上に耐酸化性の第３の絶縁膜を形成する
   工程と、 該第３の絶縁膜上に、前記第２、第３の絶縁膜を含めた
   総厚がベース引出し用電極膜よりも厚くなるように第４
   の絶縁膜を形成する工程と、 前記第２〜第４の絶縁膜を前記第２の半導体エピタキシ
   ャル層におけるエミッタ・ベース形成予定領域以外の領
   域表面のみ露出させるように該第２、第３、第４の絶縁
   膜を選択的に除去する工程と、 該第２の半導体エピタキシャル層の露出表面上に前記第
   ２導電型の不純物を含み前記ベース引出し用電極膜とな
   る第１の導体膜を形成する工程と、 前記半導体基板上の全面に第５の絶縁膜を形成する工程
   と、 前記第２の半導体エピタキシャル層のエミッタ形成予定
   領域表面のみ露出させるように前記第２〜第５の絶縁膜
   からなる層に開口部を形成する工程と、 該開口部内に前記第１導電型の不純物を含む第２の導体
   膜を形成する工程と、 前記第２の導体膜から前記第２のエピタキシャル層内へ
   前記第１導電型の不純物を拡散させることによりエミッ
   タ拡散領域を形成する工程とを含むことを特徴とするバ
   イポーラトランジスタの製造方法。
3. 【請求項３】半導体基板上にコレクタ領域となる第１導
   電型の第１の半導体エピタキシャル層を形成する工程
   と、 該第１の半導体エピタキシャル層に素子分離用の第１の
   絶縁膜を形成する工程と、 前記第１の半導体エピタキシャル層上に前記第１導電型
   とは逆導電型である第２導電型であって、かつベース領
   域となる第２の半導体エピタキシャル層を形成する工程
   と、 前記第２の半導体エピタキシャル層におけるエミッタ・
   ベース形成予定領域上に前記第２導電型の不純物を含む
   第２の絶縁膜を形成する工程と、 前記第２の半導体エピタキシャル層上にベース引出し用
   電極膜となる第１の導体膜を形成する工程と、 前記半導体基板上の全面に第３の絶縁膜を形成する工程
   と、 前記第２の絶縁膜表面を露出させるように前記第１の導
   体膜と前記第２の絶縁膜とからなる層に第１の開口部を
   形成する工程と、 前記第２の半導体エピタキシャル層におけるエミッタ形
   成予定領域表面のみ露出させるように前記第２の絶縁膜
   に第２の開口部を形成する工程と、 少なくとも前記第２の開口部内へ前記第１導電型の不純
   物を含む第２の導体膜を形成する工程と、 前記第２の絶縁膜から前記第２のエピタキシャル層内へ
   前記第１導電型の不純物を拡散させて低抵抗ベース拡散
   領域を形成するとともに、前記第２の導体膜から前記第
   ２のエピタキシャル層内へ前記第１導電型の不純物を拡
   散させてエミッタ拡散領域を形成する工程とを含むこと
   を特徴とするバイポーラトランジスタの製造方法。