JP2613029B2 - 超自己整合垂直構造バイポーラトランジスターの製造方法 - Google Patents
超自己整合垂直構造バイポーラトランジスターの製造方法Info
- Publication number
- JP2613029B2 JP2613029B2 JP31342494A JP31342494A JP2613029B2 JP 2613029 B2 JP2613029 B2 JP 2613029B2 JP 31342494 A JP31342494 A JP 31342494A JP 31342494 A JP31342494 A JP 31342494A JP 2613029 B2 JP2613029 B2 JP 2613029B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- base
- manufacturing
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はコンピューターや光通信
等の高速情報処理システムに有用なバイポーラトランジ
スターを製造する方法に関するもので、特にエミッタ
ー、ベース、コレクターを垂直構造に超自己整合させる
ことのできる超自己整合垂直構造双極子トランジスター
（super self-aligned vertical bipolar transistor）
の製造方法に関するものである。
等の高速情報処理システムに有用なバイポーラトランジ
スターを製造する方法に関するもので、特にエミッタ
ー、ベース、コレクターを垂直構造に超自己整合させる
ことのできる超自己整合垂直構造双極子トランジスター
（super self-aligned vertical bipolar transistor）
の製造方法に関するものである。
【０００２】
【従来の技術】動作特性向上のために、Ｓｉベース物質
をＳｉＧｅに代置してＧｅの添加量によりエネルギーバ
ンドギャップの狭まり（narrowing)及び傾斜（grading)
特性を利用する異種接合バイポーラトランジスターが台
頭された。
をＳｉＧｅに代置してＧｅの添加量によりエネルギーバ
ンドギャップの狭まり（narrowing)及び傾斜（grading)
特性を利用する異種接合バイポーラトランジスターが台
頭された。
【０００３】異種接合バイポーラトランジスターは一般
的な同種接合トランジスターと同様にポリシリコンをベ
ース電極及びエミッターとエミッター不純物拡散源とし
て同時に用いながら、ＳｉＧｅベースを用いてエミッタ
ー注入効率（injection efficiency）を増加させて、上
記ベースを高不純物濃度（high doping concentration)
の超微細（ultra-thin）薄膜に成長して素子の電流利得
（current gain）及びスイッチング速度を向上させてい
る。
的な同種接合トランジスターと同様にポリシリコンをベ
ース電極及びエミッターとエミッター不純物拡散源とし
て同時に用いながら、ＳｉＧｅベースを用いてエミッタ
ー注入効率（injection efficiency）を増加させて、上
記ベースを高不純物濃度（high doping concentration)
の超微細（ultra-thin）薄膜に成長して素子の電流利得
（current gain）及びスイッチング速度を向上させてい
る。
【０００４】最近には、集積度が向上されるに従って、
即ち、素子の大きさがスケーリングダウン（scaling do
wn）されるに従って、素子の活性領域上に存在するベー
ス及びコレクター／ベース間の寄生容量（parastic cap
acitance）を減少させるために、選択的薄膜成長（ＳＥ
Ｇ；selective epitaxial growth）等の工程開発と共に
ベース電極用薄膜に上記ポリシリコンの代りに金属性シ
リサイド（metalic silicide）、例えばＴｉＳｉ2 を用
いる工程に対する研究が活発に進められている。
即ち、素子の大きさがスケーリングダウン（scaling do
wn）されるに従って、素子の活性領域上に存在するベー
ス及びコレクター／ベース間の寄生容量（parastic cap
acitance）を減少させるために、選択的薄膜成長（ＳＥ
Ｇ；selective epitaxial growth）等の工程開発と共に
ベース電極用薄膜に上記ポリシリコンの代りに金属性シ
リサイド（metalic silicide）、例えばＴｉＳｉ2 を用
いる工程に対する研究が活発に進められている。
【０００５】図１は、従来の超自己整合選択的エピタキ
シャル成長された（super self-aligned selectively e
pitaxial grown）ベースを利用して製作されたｎ−ｐ−
ｎ異種接合バイポーラトランジスターの構造を示す。
シャル成長された（super self-aligned selectively e
pitaxial grown）ベースを利用して製作されたｎ−ｐ−
ｎ異種接合バイポーラトランジスターの構造を示す。
【０００６】図１を参照して、トランジスターの製造工
程を簡単に説明する。
程を簡単に説明する。
【０００７】シリコン基板１上にｎ+ サブコレクター
２、ｎ−コレクター３及びコレクターシンカー１６を各
々成長させた後、素子隔離のためのトレンチ隔離（tren
ch isolation）工程を行なう。
２、ｎ−コレクター３及びコレクターシンカー１６を各
々成長させた後、素子隔離のためのトレンチ隔離（tren
ch isolation）工程を行なう。
【０００８】トレンチエッチング部位に絶縁物を充填し
て平坦化させ隔離絶縁膜４を形成する。
て平坦化させ隔離絶縁膜４を形成する。
【０００９】次いで、絶縁膜５、ｐ+ 多結晶硅素層６、
絶縁膜７及び側面窒化膜８パターンを形成して活性領域
を定義した後、活性領域内に選択的にイオン注入して素
子の高電流特性を向上させるためのｎコレクター９領域
を形成する。
絶縁膜７及び側面窒化膜８パターンを形成して活性領域
を定義した後、活性領域内に選択的にイオン注入して素
子の高電流特性を向上させるためのｎコレクター９領域
を形成する。
【００１０】上記定義された活性領域に気体源ＭＢＥ
（gas source molecular beam epitaxy)を利用してＳｉ
Ｇｅベース１０と、上記ベース電極用薄膜であるｐ+ 多
結晶硅素層６と上記ベース１０との接続のための多結晶
硅素層１１を連続して選択的エピタキシャル成長させ
る。
（gas source molecular beam epitaxy)を利用してＳｉ
Ｇｅベース１０と、上記ベース電極用薄膜であるｐ+ 多
結晶硅素層６と上記ベース１０との接続のための多結晶
硅素層１１を連続して選択的エピタキシャル成長させ
る。
【００１１】従って、コレクターとベース間に形成され
る寄生容量領域が感光膜に定義されることなく上記接続
多結晶硅素層１１の領域のみに制限される。
る寄生容量領域が感光膜に定義されることなく上記接続
多結晶硅素層１１の領域のみに制限される。
【００１２】上記真性ベース１０領域に非等方性エッチ
ングを利用して側壁絶縁膜１２を形成した後、自己整合
されたエミッター１３を形成した後、電極１５を配線す
ることにより製作を完了する。
ングを利用して側壁絶縁膜１２を形成した後、自己整合
されたエミッター１３を形成した後、電極１５を配線す
ることにより製作を完了する。
【００１３】この方法は前述した如く、真性ベース１０
でＳｉＧｅを用いてエミッター注入効率を増加させ、コ
レクター−ベースとエミッター−ベースを全部自己整合
させる。従って、ベース寄生容量領域を上記側面窒化膜
８と側壁絶縁膜１２パターンに対応する領域のみに局限
させることにより上記側面窒化膜８と側壁絶縁膜１２の
サイズを調節してベース寄生抵抗を減少させている。
でＳｉＧｅを用いてエミッター注入効率を増加させ、コ
レクター−ベースとエミッター−ベースを全部自己整合
させる。従って、ベース寄生容量領域を上記側面窒化膜
８と側壁絶縁膜１２パターンに対応する領域のみに局限
させることにより上記側面窒化膜８と側壁絶縁膜１２の
サイズを調節してベース寄生抵抗を減少させている。
【００１４】
【発明が解決しようとする課題】しかし、上記絶縁膜５
の水平的湿式エッチングで上記接続多結晶硅素層１１の
パターンを形成してコレクター−ベース間の寄生容量領
域を定義する工程は均一度や再現性の側面から工程の安
定度が劣り、万が一素子性能の致命的な劣化を招来する
ことがある。
の水平的湿式エッチングで上記接続多結晶硅素層１１の
パターンを形成してコレクター−ベース間の寄生容量領
域を定義する工程は均一度や再現性の側面から工程の安
定度が劣り、万が一素子性能の致命的な劣化を招来する
ことがある。
【００１５】さらに、成長速度が極度に遅い選択的薄膜
成長法をベース１０と接続多結晶硅素層１１形成に二回
も用い、その構成物質も単結晶と多結晶で各々異なるた
めに、工程が複雑で生産性が低下する。なお、上記超薄
膜ベース１０上部に多結晶硅素が少しでも成長される場
合には素子に致命的な影響を与えるようになる。
成長法をベース１０と接続多結晶硅素層１１形成に二回
も用い、その構成物質も単結晶と多結晶で各々異なるた
めに、工程が複雑で生産性が低下する。なお、上記超薄
膜ベース１０上部に多結晶硅素が少しでも成長される場
合には素子に致命的な影響を与えるようになる。
【００１６】本発明の目的は工程を単純化させ、素子の
集積度を向上させて、素子の性能を改善させることので
きる高集積型自己整合バイポーラトランジスターの製造
方法を提供することにある。
集積度を向上させて、素子の性能を改善させることので
きる高集積型自己整合バイポーラトランジスターの製造
方法を提供することにある。
【００１７】
【課題を解決するための手段】上記目的は、超自己整合
垂直構造バイポーラトランジスターの製造方法におい
て、シリコン基板上に不純物をイオン注入し熱アニール
処理を行なうことで導電性埋没コレクター領域を形成す
る工程と、第１の珪素酸化膜、第１の窒化膜、第１の多
結晶珪素膜、酸化膜、第２の窒化膜、及び不純物が添加
された第２の多結晶珪素膜を順次形成する工程と、前記
第２の窒化膜及び前記第２の多結晶膜を選択的に除去し
てパターンを形成する工程と、その上に、第２の珪素酸
化膜、第３の窒化膜、及び第３の珪素酸化膜を順次形成
する工程と、その上に、活性領域及び不活性領域を定義
づけるための感光膜パターンを形成し、前記活性領域の
複数の膜を除去して開口部を形成する工程と、前記開口
部の側面に側壁膜を形成する工程と、前記埋没コレクタ
ー領域の表面上の一部に、前記第２の多結晶珪素膜の下
方表面の高さまで、コレクターを形成する工程と、前記
側壁膜及び前記第３の窒化膜を除去して、前記第２の多
結晶珪素膜の側面を露出させる工程と、前記第２の多結
晶珪素膜の側面の表面を含んで前記コレクターの上方表
面に選択的にベースを形成する工程と、前記ベース及び
前記第２の珪素酸化膜のそれぞれの側面に第１の側壁酸
化膜を形成し、エミッター領域を定義づける工程と、前
記ベース上にエミッターを形成する工程と、その上に複
数の電極を形成する工程とを有することを特徴とする超
自己整合垂直構造バイポーラトランジスターの製造方法
により達成される。
垂直構造バイポーラトランジスターの製造方法におい
て、シリコン基板上に不純物をイオン注入し熱アニール
処理を行なうことで導電性埋没コレクター領域を形成す
る工程と、第１の珪素酸化膜、第１の窒化膜、第１の多
結晶珪素膜、酸化膜、第２の窒化膜、及び不純物が添加
された第２の多結晶珪素膜を順次形成する工程と、前記
第２の窒化膜及び前記第２の多結晶膜を選択的に除去し
てパターンを形成する工程と、その上に、第２の珪素酸
化膜、第３の窒化膜、及び第３の珪素酸化膜を順次形成
する工程と、その上に、活性領域及び不活性領域を定義
づけるための感光膜パターンを形成し、前記活性領域の
複数の膜を除去して開口部を形成する工程と、前記開口
部の側面に側壁膜を形成する工程と、前記埋没コレクタ
ー領域の表面上の一部に、前記第２の多結晶珪素膜の下
方表面の高さまで、コレクターを形成する工程と、前記
側壁膜及び前記第３の窒化膜を除去して、前記第２の多
結晶珪素膜の側面を露出させる工程と、前記第２の多結
晶珪素膜の側面の表面を含んで前記コレクターの上方表
面に選択的にベースを形成する工程と、前記ベース及び
前記第２の珪素酸化膜のそれぞれの側面に第１の側壁酸
化膜を形成し、エミッター領域を定義づける工程と、前
記ベース上にエミッターを形成する工程と、その上に複
数の電極を形成する工程とを有することを特徴とする超
自己整合垂直構造バイポーラトランジスターの製造方法
により達成される。
【００１８】
【作用】本発明は簡単なフォトリソグラフィ（photolit
hograph)を利用して活性領域を隔離することにより集積
度定期及び素子性能劣化の要因であるトレンチ隔離（tr
ench isolation）工程を排除し、エミッター、ベース及
びコレクター領域を垂直構造に超自己整合することによ
り、上下向動作モードが可能である。
hograph)を利用して活性領域を隔離することにより集積
度定期及び素子性能劣化の要因であるトレンチ隔離（tr
ench isolation）工程を排除し、エミッター、ベース及
びコレクター領域を垂直構造に超自己整合することによ
り、上下向動作モードが可能である。
【００１９】さらに、フォトリソグラフィによりパター
ニングされた多数の薄膜を利用して基板と配線電極間の
絶縁膜厚さを任意に調節することができる。
ニングされた多数の薄膜を利用して基板と配線電極間の
絶縁膜厚さを任意に調節することができる。
【００２０】その結果、集積度を改善し、寄生容量を著
しく減少させることができるし、製作工程を大いに単純
化させて工程の再現性と生産性を増加させることができ
る。
しく減少させることができるし、製作工程を大いに単純
化させて工程の再現性と生産性を増加させることができ
る。
【００２１】
【実施例】図２は本発明の実施例により製作されたバイ
ポーラトランジスターの断面構造を示す。
ポーラトランジスターの断面構造を示す。
【００２２】図２を参照して、図１の従来技術と対比し
て本発明の特徴を要約すれば次の通りである。
て本発明の特徴を要約すれば次の通りである。
【００２３】第１、素子隔離のためのトレンチ隔離工程
を排除した。従来技術（図１）では素子間の隔離のため
に上記基板１の所定領域を含むトレンチ深さを有するた
めにこれに比例してトレンチの平面面積も増加する。従
って、工程の再現性が低下され、集積度向上に大いに引
っ掛りになっている。これに反して、本発明では簡単な
フォトリソグラフィを利用して活性領域を隔離すること
によりトレンチ隔離（trench isolation）工程を省略す
ることができる。その結果、工程が単純になり集積度を
改善することができる。
を排除した。従来技術（図１）では素子間の隔離のため
に上記基板１の所定領域を含むトレンチ深さを有するた
めにこれに比例してトレンチの平面面積も増加する。従
って、工程の再現性が低下され、集積度向上に大いに引
っ掛りになっている。これに反して、本発明では簡単な
フォトリソグラフィを利用して活性領域を隔離すること
によりトレンチ隔離（trench isolation）工程を省略す
ることができる。その結果、工程が単純になり集積度を
改善することができる。
【００２４】なお、図２に図示したように、エミッター
３４、ベース３２及びコレクター３１領域が垂直構造に
自己整合されることにより、上下向動作モード（エミッ
ターとコレクターが変わる場合）が可能である。
３４、ベース３２及びコレクター３１領域が垂直構造に
自己整合されることにより、上下向動作モード（エミッ
ターとコレクターが変わる場合）が可能である。
【００２５】第２、従来のトレンチ隔離工程による隔離
絶縁膜（図１の４）とこの隔離絶縁膜上部に形成された
活性領域を定義するための絶縁膜５との不必要領域（図
１の“Ｌ”参照）を除去して、素子のサイズとサブコレ
クターと基板間の寄生容量を減少させる。
絶縁膜（図１の４）とこの隔離絶縁膜上部に形成された
活性領域を定義するための絶縁膜５との不必要領域（図
１の“Ｌ”参照）を除去して、素子のサイズとサブコレ
クターと基板間の寄生容量を減少させる。
【００２６】第３、前述した如く、図１の超薄膜ベース
１０と接続多結晶硅素層１１が全部ＳＥＧ（Selective
Epitaxial Growth）により成長されるので、これらの厚
さの和から厚さが決定される上記絶縁膜５の厚さが制限
されるより外ない。
１０と接続多結晶硅素層１１が全部ＳＥＧ（Selective
Epitaxial Growth）により成長されるので、これらの厚
さの和から厚さが決定される上記絶縁膜５の厚さが制限
されるより外ない。
【００２７】その結果、この絶縁膜を介した配線電極と
基板との寄生容量が増加して素子の動作速度を低下させ
る反面、本発明では活性領域を定義するためフォトリソ
グラフィによりパターニングされた多数の薄膜（２３，
２４，２５，２６）を利用するので金属配線の寄生容量
を著しく低下させることができる。
基板との寄生容量が増加して素子の動作速度を低下させ
る反面、本発明では活性領域を定義するためフォトリソ
グラフィによりパターニングされた多数の薄膜（２３，
２４，２５，２６）を利用するので金属配線の寄生容量
を著しく低下させることができる。
【００２８】以下、本発明の望ましい実施例を図３〜図
１２を参照して詳細に説明する。
１２を参照して詳細に説明する。
【００２９】図３を参照した１段階は、基板の準備段階
である。先ず、シリコン基板２１上に高濃度不純物をイ
オン注入し熱処理して導電性埋没（conductive buried)
コレクター２２を形成する。
である。先ず、シリコン基板２１上に高濃度不純物をイ
オン注入し熱処理して導電性埋没（conductive buried)
コレクター２２を形成する。
【００３０】次いで、上記シリコン基板２１の全面に多
数の薄膜を形成する。即ち、ＳｉＯ2層２３、窒化膜２
４、多結晶硅素層２５、酸化膜２６、窒化膜２７及び不
純物が添加された導電性多結晶硅素膜２８を順次的に形
成した後、上記窒化膜２７と多結晶硅素膜２８をパター
ニングする。続けて、硅素酸化膜２９、窒化膜１７及び
硅素酸化膜１８を塗布する。
数の薄膜を形成する。即ち、ＳｉＯ2層２３、窒化膜２
４、多結晶硅素層２５、酸化膜２６、窒化膜２７及び不
純物が添加された導電性多結晶硅素膜２８を順次的に形
成した後、上記窒化膜２７と多結晶硅素膜２８をパター
ニングする。続けて、硅素酸化膜２９、窒化膜１７及び
硅素酸化膜１８を塗布する。
【００３１】第２段階は図４に図示した如く、活性領域
をパターニングしこのエッチング部位の側面に側壁膜１
９を形成する工程である。所定の感光膜パターン（図示
しない）により定義された活性領域の上記硅素酸化膜１
８、窒化膜１７、硅素酸化膜２９、多結晶硅素膜２８、
及び窒化膜２７をエッチングした後、側壁膜１９を形成
する。
をパターニングしこのエッチング部位の側面に側壁膜１
９を形成する工程である。所定の感光膜パターン（図示
しない）により定義された活性領域の上記硅素酸化膜１
８、窒化膜１７、硅素酸化膜２９、多結晶硅素膜２８、
及び窒化膜２７をエッチングした後、側壁膜１９を形成
する。
【００３２】第３段階は上記工程により定義された活性
領域の導電性埋没コレクター２２に開口部（opening)を
形成する工程である。先ず、図５に図示した如く、上記
露出された酸化膜２６、多結晶硅素膜２５をエッチング
した後、熱酸化して非活性領域の多結晶硅素膜２５の側
面に酸化膜３０を形成する。
領域の導電性埋没コレクター２２に開口部（opening)を
形成する工程である。先ず、図５に図示した如く、上記
露出された酸化膜２６、多結晶硅素膜２５をエッチング
した後、熱酸化して非活性領域の多結晶硅素膜２５の側
面に酸化膜３０を形成する。
【００３３】次いで、図６に図示した如く、活性領域の
窒化膜２４とＳｉＯ2層２３をエッチングして埋没コレ
クター２２に開口部（opening)を形成する。
窒化膜２４とＳｉＯ2層２３をエッチングして埋没コレ
クター２２に開口部（opening)を形成する。
【００３４】図７に基づいた第４段階は上記工程を通じ
て開口部（opening)が形成された埋没コレクター２２上
部にコレクター３１を形成する工程で、上記開口部（op
ening)に選択的に導電性を帯びた単結晶コレクター３１
を成長させる。
て開口部（opening)が形成された埋没コレクター２２上
部にコレクター３１を形成する工程で、上記開口部（op
ening)に選択的に導電性を帯びた単結晶コレクター３１
を成長させる。
【００３５】成長されたコレクター３１の高さは非活性
領域上に形成され外因ベース領域である上記伝導性多結
晶硅素層２８下部に形成された多層薄膜により制御され
る。
領域上に形成され外因ベース領域である上記伝導性多結
晶硅素層２８下部に形成された多層薄膜により制御され
る。
【００３６】上記単結晶シリコンであるコレクター３１
に導電性を与えるための不純物は選択的結晶成長と同時
に添加されるか、成長後熱処理を伴うイオン注入や拡散
工程により添加されることができる。
に導電性を与えるための不純物は選択的結晶成長と同時
に添加されるか、成長後熱処理を伴うイオン注入や拡散
工程により添加されることができる。
【００３７】第５段階は超薄膜ベース（厳密に言えば、
真性ベース）３２を形成する工程である。
真性ベース）３２を形成する工程である。
【００３８】先ず、図８に図示した如く、上記窒化膜１
７，１９を除去して上記外因ベース領域である多結晶硅
素膜２８の側面を露出させる。
７，１９を除去して上記外因ベース領域である多結晶硅
素膜２８の側面を露出させる。
【００３９】次いで、図９に図示した如く、露出された
上記外因ベース２８の側面と上記コレクター３１上部に
ベース３２を選択的に成長させる。この時、上記伝導性
ベース３２物質により、単層の単結晶ＳｉＧｅ、２層の
ＳｉＧｅ／Ｓｉ、又は３層のＳｉ／ＳｉＧｅ／Ｓｉを用
いることができる。
上記外因ベース２８の側面と上記コレクター３１上部に
ベース３２を選択的に成長させる。この時、上記伝導性
ベース３２物質により、単層の単結晶ＳｉＧｅ、２層の
ＳｉＧｅ／Ｓｉ、又は３層のＳｉ／ＳｉＧｅ／Ｓｉを用
いることができる。
【００４０】上記単層のＳｉＧｅベース３２の場合、伝
導性を高めるために、不純物濃度を１×１０18ｃｍ~3以
上の高濃度に添加する。
導性を高めるために、不純物濃度を１×１０18ｃｍ~3以
上の高濃度に添加する。
【００４１】上記Ｓｉ／ＳｉＧｅの２層構造ベース３２
である場合、ＳｉＧｅの不純物濃度を後述されるエミッ
ターと接する上部にのみ１×１０18ｃｍ~3以上の高濃度
に添加して成長することができる。
である場合、ＳｉＧｅの不純物濃度を後述されるエミッ
ターと接する上部にのみ１×１０18ｃｍ~3以上の高濃度
に添加して成長することができる。
【００４２】なお、上記シリコンゲルマニウムベース３
２内のゲルマニウム含量分布を線形的に変化させること
ができる。例えば、Ｇｅの含量分布を３０％以下に一定
にするか、下部から上部側に３０％から０％に線形的に
変化させるか、下部から上部へ３０％以下で或る部分ま
では一定にして再び０％に線形的に変化させるか、又は
０％から３０％以下に線形的に増加させて再び３０％以
下から０％に線形的に減少させる方法でゲルマニウムの
含量分布を変化させながら成長させることができる。
２内のゲルマニウム含量分布を線形的に変化させること
ができる。例えば、Ｇｅの含量分布を３０％以下に一定
にするか、下部から上部側に３０％から０％に線形的に
変化させるか、下部から上部へ３０％以下で或る部分ま
では一定にして再び０％に線形的に変化させるか、又は
０％から３０％以下に線形的に増加させて再び３０％以
下から０％に線形的に減少させる方法でゲルマニウムの
含量分布を変化させながら成長させることができる。
【００４３】第６段階はエミッター３４を形成する工程
である。
である。
【００４４】図１０に図示した如く、先ず、エミッター
領域を定義するための側壁酸化膜３３を形成した後、フ
ォトリソグラフィを利用して伝導性エミッター薄膜で１
０20ｃｍ~3以上の不純物濃度を有するポリシリコンを用
いてエミッター３４を形成する。この時、ｎ−ｐ−ｎト
ランジスターを製造する場合には硼素を含むＢＳＧ（Bo
ron Silica Glass）を上記側壁酸化膜３３として用い、
ｐ−ｎ−ｐトランジスターである場合にはリンを含むＰ
ＳＧ（Phosphorous Silica Glass）を側壁酸化膜３３の
形成物質として用いる。
領域を定義するための側壁酸化膜３３を形成した後、フ
ォトリソグラフィを利用して伝導性エミッター薄膜で１
０20ｃｍ~3以上の不純物濃度を有するポリシリコンを用
いてエミッター３４を形成する。この時、ｎ−ｐ−ｎト
ランジスターを製造する場合には硼素を含むＢＳＧ（Bo
ron Silica Glass）を上記側壁酸化膜３３として用い、
ｐ−ｎ−ｐトランジスターである場合にはリンを含むＰ
ＳＧ（Phosphorous Silica Glass）を側壁酸化膜３３の
形成物質として用いる。
【００４５】最終的に、図１１〜図１２に図示した如
く、保護膜３５を蒸着した後、コレクター、ベース及び
エミッターの各金属接触領域に開口部（opening)を形成
して、金属配線工程を行ない各電極３６を形成すること
により工程を完了する。
く、保護膜３５を蒸着した後、コレクター、ベース及び
エミッターの各金属接触領域に開口部（opening)を形成
して、金属配線工程を行ない各電極３６を形成すること
により工程を完了する。
【００４６】以上説明した如く、本実施例の超自己整合
垂直構造バイポーラ製造方法によれば、簡単なフォトリ
ソグラフィ（photolithograph)を利用して活性領域を隔
離することにより集積度低下及び素子性能劣化の要因で
あるトレンチ隔離（trench isolation）工程を省略する
ことができる。その結果、工程が単純になり集積度を改
善することができる。なお、フォトリソグラフィにより
パターニングされた多数の薄膜を利用して基板と配線電
極間の絶縁膜厚さを任意に調節することができるので寄
生容量を著しく減少させることができるし、製作工程を
大いに単純化することにより工程の再現性と生産性を増
加させることができる。従って、高速情報処理及び低電
力を要するコンピューター用ディジタル集積回路と高周
波帯域の通信機器及び情報処理システムとして応用範囲
が拡大される。
垂直構造バイポーラ製造方法によれば、簡単なフォトリ
ソグラフィ（photolithograph)を利用して活性領域を隔
離することにより集積度低下及び素子性能劣化の要因で
あるトレンチ隔離（trench isolation）工程を省略する
ことができる。その結果、工程が単純になり集積度を改
善することができる。なお、フォトリソグラフィにより
パターニングされた多数の薄膜を利用して基板と配線電
極間の絶縁膜厚さを任意に調節することができるので寄
生容量を著しく減少させることができるし、製作工程を
大いに単純化することにより工程の再現性と生産性を増
加させることができる。従って、高速情報処理及び低電
力を要するコンピューター用ディジタル集積回路と高周
波帯域の通信機器及び情報処理システムとして応用範囲
が拡大される。
【００４７】
【発明の効果】本発明によれば、工程を単純化させ、素
子の集積度を向上させて、素子の性能を改善させること
のできる高集積型自己整合バイポーラトランジスターの
製造方法を提供することが可能となる。
子の集積度を向上させて、素子の性能を改善させること
のできる高集積型自己整合バイポーラトランジスターの
製造方法を提供することが可能となる。
【００４８】
【図１】従来の技術により製作されたバイポーラトラン
ジスターの断面図。
ジスターの断面図。
【図２】本発明により製作されたバイポーラトランジス
ターの断面図。
ターの断面図。
【図３】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図４】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図５】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図６】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図７】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図８】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図９】図２のトランジスターの製造方法における段階
別工程の断面図。
別工程の断面図。
【図１０】図２のトランジスターの製造方法における段
階別工程の断面図。
階別工程の断面図。
【図１１】図２のトランジスターの製造方法における段
階別工程の断面図。
階別工程の断面図。
【図１２】図２のトランジスターの製造方法における段
階別工程の断面図。
階別工程の断面図。
２１…シリコン基板、２２…埋没コレクター、３１…単
結晶コレクター、３２…ベース、３４…エミッター。
結晶コレクター、３２…ベース、３４…エミッター。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 秀▲ミン▼ 大韓民国大田直轄市儒城区柯亭洞161番 地 (72)発明者 趙 徳鎬 大韓民国大田直轄市儒城区柯亭洞161番 地 (72)発明者 李 成▲ハーン▼ 大韓民国大田直轄市儒城区柯亭洞161番 地 (72)発明者 姜 鎭榮 大韓民国大田直轄市儒城区柯亭洞161番 地
Claims (13)
- 【請求項１】超自己整合垂直構造バイポーラトランジス
ターの製造方法において、 シリコン基板上に不純物をイオン注入し熱アニール処理
を行なうことで導電性埋没コレクター領域を形成する工
程と、 第１の珪素酸化膜、第１の窒化膜、第１の多結晶珪素
膜、酸化膜、第２の窒化膜、及び不純物が添加された第
２の多結晶珪素膜を順次形成する工程と、 前記第２の窒化膜及び前記第２の多結晶膜を選択的に除
去してパターンを形成する工程と、 その上に、第２の珪素酸化膜、第３の窒化膜、及び第３
の珪素酸化膜を順次形成する工程と、 その上に、活性領域及び不活性領域を定義づけるための
感光膜パターンを形成し、前記活性領域の複数の膜を除
去して開口部を形成する工程と、 前記開口部の側面に側壁膜を形成する工程と、 前記埋没コレクター領域の表面上の一部に、前記第２の
多結晶珪素膜の下方表面の高さまで、コレクターを形成
する工程と、 前記側壁膜及び前記第３の窒化膜を除去して、前記第２
の多結晶珪素膜の側面を露出させる工程と、 前記第２の多結晶珪素膜の側面の表面を含んで前記コレ
クターの上方表面に選択的にベースを形成する工程と、 前記ベース及び前記第２の珪素酸化膜のそれぞれの側面
に第１の側壁酸化膜を形成し、エミッター領域を定義づ
ける工程と、 前記ベース上にエミッターを形成する工程と、 その上に複数の電極を形成する工程とを有することを特
徴とする超自己整合垂直構造バイポーラトランジスター
の製造方法。 - 【請求項２】請求項１において、 前記活性領域の複数の膜を除去して開口部を形成する工
程では、さらに、前記第１の多結晶珪素膜の露出した側
面に、第２の側壁酸化膜を形成する処理を行なうことを
特徴とする超自己整合垂直構造バイポーラトランジスタ
ーの製造方法。 - 【請求項３】請求項２において、 前記第２の側壁酸化膜を形成する処理は、前記活性領域
に形成された前記酸化膜及び前記第１の多結晶珪素膜を
除去する処理と、前記第１の多結晶珪素膜の露出した部
分を酸化すると共に、当該部分に第１の側壁酸化膜を形
成する熱アニール処理を実行する処理と、前記活性領域
の前記第１の窒化膜及び前記第１の珪素酸化膜を除去
し、前記埋没コレクターの表面の一部を露出する処理と
を有することを特徴とする超自己整合垂直構造バイポー
ラトランジスターの製造方法。 - 【請求項４】請求項１において、 前記コレクターを形成する工程では、不純物注入処理と
選択的結晶成長が同時に行うことにより、前記コレクタ
ーに導電性を付与することを特徴とする超自己整合垂直
構造バイポーラトランジスターの製造方法。 - 【請求項５】請求項１において、 前記コレクターを形成する工程では、前記埋没コレクタ
ーの露出した表面上に単結晶珪素膜を選択的結晶成長に
より形成し、その後、前記単結晶珪素膜に不純物を注入
することを特徴とする超自己整合垂直構造バイポーラト
ランジスターの製造方法。 - 【請求項６】請求項１において、 前記ベースは、１×１０18ｃｍ~ 3あるいはそれ以上の
高濃度で不純物がドープされた単結晶ＳｉＧｅ膜から構
成されることを特徴とする超自己整合垂直構造バイポー
ラトランジスターの製造方法。 - 【請求項７】請求項１において、 前記ベースは、ＳｉＧｅ／Ｓｉ膜及びＳｉ／ＳｉＧｅ／
Ｓｉ膜のうちいずれか１つから構成されることを特徴と
する超自己整合垂直構造バイポーラトランジスターの製
造方法。 - 【請求項８】請求項１において、 前記ベースのＧｅの含量分布は、前記ベースの底面から
上面にかけて線形的に変化することを特徴とする超自己
整合垂直構造バイポーラトランジスターの製造方法。 - 【請求項９】請求項１において、 前記ベースのＧｅの含量分布は、３０％あるいはそれ以
下の範囲で一定であることを特徴とする超自己整合垂直
構造バイポーラトランジスターの製造方法。 - 【請求項１０】請求項１において、 前記ベースのＧｅの含量分布は、前記ベースの底面から
上面にかけて、３０％から０％までの範囲で線形的に変
化することを特徴とする超自己整合垂直構造バイポーラ
トランジスターの製造方法。 - 【請求項１１】請求項１において、 前記ベースのＧｅの含量分布は、前記ベースの底面から
予め定めた高さまでは３０％あるいはそれ以下の範囲で
一定であり、前記予め定めた高さから前記ベースの上面
までは３０％から０％までの範囲で線形的に変化するこ
とを特徴とする超自己整合垂直構造バイポーラトランジ
スターの製造方法。 - 【請求項１２】請求項１において、 前記ベースのＧｅの含量分布は、前記ベースの底面から
予め定めた高さまでは０％から３０％までの範囲で線形
的に変化し、前記予め定めた高さから前記ベースの上面
までは３０％から０％までの範囲で線形的に変化するこ
とを特徴とする超自己整合垂直構造バイポーラトランジ
スターの製造方法。 - 【請求項１３】請求項１において、 前記第１の側壁酸化膜は、硼素を含むＢＳＧ及びリンを
含むＰＳＧのうちの１つから構成されることを特徴とす
る超自己整合垂直構造バイポーラトランジスターの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31342494A JP2613029B2 (ja) | 1994-12-16 | 1994-12-16 | 超自己整合垂直構造バイポーラトランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31342494A JP2613029B2 (ja) | 1994-12-16 | 1994-12-16 | 超自己整合垂直構造バイポーラトランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186122A JPH08186122A (ja) | 1996-07-16 |
| JP2613029B2 true JP2613029B2 (ja) | 1997-05-21 |
Family
ID=18041136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31342494A Expired - Lifetime JP2613029B2 (ja) | 1994-12-16 | 1994-12-16 | 超自己整合垂直構造バイポーラトランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613029B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759730B2 (en) * | 2001-09-18 | 2004-07-06 | Agere Systems Inc. | Bipolar junction transistor compatible with vertical replacement gate transistor |
| US8999804B2 (en) | 2013-05-06 | 2015-04-07 | International Business Machines Corporation | Methods for fabricating a bipolar junction transistor with self-aligned terminals |
-
1994
- 1994-12-16 JP JP31342494A patent/JP2613029B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186122A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337494B1 (en) | Super self-aligned bipolar transistor and method for fabricating thereof | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| US5484737A (en) | Method for fabricating bipolar transistor | |
| US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP2000031155A (ja) | 低雑音たて形バイポ―ラトランジスタとその製造方法 | |
| US6888221B1 (en) | BICMOS technology on SIMOX wafers | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| JPH05235017A (ja) | 半導体装置 | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| US20020042178A1 (en) | Bipolar transistor manufacturing | |
| KR0137574B1 (ko) | 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| EP0552697A2 (en) | An SOI lateral bipolar transistor with a polysilicon emitter | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| KR100275539B1 (ko) | 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 17 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |