KR0149434B1 - 쌍극자 트랜지스터 및 그 제조방법 - Google Patents

쌍극자 트랜지스터 및 그 제조방법

Info

Publication number
KR0149434B1
KR0149434B1 KR1019940036365A KR19940036365A KR0149434B1 KR 0149434 B1 KR0149434 B1 KR 0149434B1 KR 1019940036365 A KR1019940036365 A KR 1019940036365A KR 19940036365 A KR19940036365 A KR 19940036365A KR 0149434 B1 KR0149434 B1 KR 0149434B1
Authority
KR
South Korea
Prior art keywords
thin film
film
silicon
insulating film
collector
Prior art date
Application number
KR1019940036365A
Other languages
English (en)
Other versions
KR960026915A (ko
Inventor
염병렬
한태현
이수민
조덕호
이성현
강진영
Original Assignee
양승택
재단법인한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940036365A priority Critical patent/KR0149434B1/ko
Publication of KR960026915A publication Critical patent/KR960026915A/ko
Application granted granted Critical
Publication of KR0149434B1 publication Critical patent/KR0149434B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Abstract

본 발명에서는 컬렉터(2-4)가 절연막(2-3)에 의해 격리가 되므로 종래의 도랑격리와 같은 소자간의 격리공정이 불필요해져 생략가능하고, 에미터, 베이스, 컬렉터의 면적이 거의 같아져서 베이스-컬렉터간의 기생용량 뿐만아니라 에미터-베이스간의 자기 정렬되어 종래의 초자기정렬 장점이 본 발명에도 그대로 있으며, 본 발명에서는 소자격리공정이 제거되므로써 소자의 면적을 더욱 줄일 수 있으며 동시에 공정도 더욱 단순해졌다.

Description

쌍극자 트랜지스터 및 그 제조방법(Bipolar Transistor and Method of Fabricationg The Same)
제1도는 선택적 베이스 박막성장법을 사용하고 도랑 소자격리를 사용한 종래의 초자기정렬 n-p-n 규소/규소저매늄 이종접합 쌍극자 소자의 단면도.
제2도는 본 발명에 따른 소자격리가 없는 고집적형 자기 정렬 쌍극자 소자의 단면도.
제3도는 (a) 내지 (g)에 따른 고집적형 자기정렬 쌍극자 소자의 제조공정별 단면도.
본 발명은 고집적형 자기정렬 이종접합 쌍극자 트랜지스터장치(Self-aligned Heterojunction Bipolar Transistor) 및 그 제조방법에 관한 것이다.
동종접합 쌍극자 트랜지스터(Homojunction Bipolar Transistor)의 크기가 작아지면서 동작속도가 개선되는 잇점이 있지만 에미터(Emitter)와 베이스(Base)의 불순물(Dopant) 농도가 증가되어야 함으로 기존구조를 이용하여 소자특성을 향상시키는 데에는 한계가 있다.
이 문제를 해결하기 위하여 제시된 것이 이종접합(Heterojunction) 쌍극자 소자이다.
이종접합 소자의 구조적 특징은 에미터 에너지띠 간격(Energy bandgap)이 베이스 에너지띠 간격보다 크다는 것이며, 이로 인하여 소자의 성능과 설계상에 많은 잇점을 얻을 수 있는 것으로, 기존 동정접합 쌍극자 소자 공정에서 규소(Si)를 이용한 베이스층에 저매늄(Ge)을 첨가하여 에너지띠 간격을 감소시키는 방법이 최근에 와서 집중 연구중에 있다.
기존의 이종접합 쌍극자 소자들은 일반적인 동종접합 규소 쌍극자 소자와 같이 다결정 규소(Polysliicon)박막을 베이스전극 및 에미터와 에미터 불순물 확산원(Diffusion source)으로 동시에 사용하면서, 베이스층에는 규소대신 규소저매늄을 사용하여 에미터와 베이스간의 에너지띠 간격격차를 생기게 하여 에미터 주입효율(Injection efficiency)을 증가시키며, 베이스를 고불순물농도(High doping concentration) 초미세박막(Ultra-thin)으로 성장시켜 소자의 전류 증폭이득(Current gain) 및 스위칭속도를 크게 향상시켜 왔다.
최근에 와서 소자의 구조가 최적화 또한 소형화(Scaling-down)되면서 소자활성영역상에 존재하는 베이스 저항 및 컬렉터-베이스간의 기생용량 등 각종 기생성분을 최소화하기 위해 도랑소자격리, 국부규소열산화(LOCOS : Oxidation of Silicon), 규소저매늄(SiGe) 베이스박막의 선택적 박막성장(SEG:Selective Epitaxial Growth) 또는 규소에미터만의 선택적 박막성장 등을 이용하여 베이스-에미터를 자기정렬하여 베이스 기생 저항을 줄이거나, 베이스-에미터간과 컬렉터-베이스간 모두를 자기정렬한 초자기정렬 규소/규소저매늄(Si/SiGe) 이종접합 쌍극자 트랜지스터를 개발함과 동시에 베이스전극 물질인 다결정규소 박막에서 야기되는 베이스 기생저항을 더욱 줄이기 위해 베이스전극으로 다결정 규소 대신 금속성 박막, 예를 들면 타이타니눔 실리사이드(TiSi2)를 사용하는 공정에 대해 연구가 활발하게 진행되었다.
또한 LOCOS도 수직적인 규소열산화막의 두께만큼 새부리모양의 열산화막이 수평적으로 형성되어 소자의 등비축소에 한계를 야기시키므로 바람직하지는 않다.
이중 가장 최근으로 규소저매늄 베이스박막의 선택적 박막성장을 사용하고 LOCOS를 사용하지 않은 초자기정렬 Si/SiGe 이종접합 쌍극자 트랜지스터의 대표적인 예를 제1도에 나타내었다.
제1도는 초자기정렬 선택적 베이스 성장법(Super Self-Aligned Selectively grown Base)으로 n-p-n 이종접합 쌍극자 트랜지스터를 제조한 것으로, p형 규소기판(1-1)에 고불순물농도층인 n+매몰규소 컬렉터층(1-2)을 형성하고 그 위에 저불순물 농도층인 n-규소컬렉터박막(1-3)을 성장하고 난 후에 n형 불순물이온을 주입하여 컬렉터 연결부(1-4)를 형성하고, 소자간을 격리하기 위하여 규소층의 건식식각으로 도랑(Trench)을 형성하고 그 안에 붕소와 인을 포함한 BPSG (Boron Phosphorous Silica Glass)절연막(1-5)을 채웠다.
그리고 고압에서 박막(1-5)을 평탄화 시켰다.
그후 절연막(1-6), p+다결정 규소막(1-7), 절연막(1-8), 측면절연막(1-9)을 도포와 식각으로 제1도와 같이 형성하고 난 후, 선택적으로 소자의 활성영역에만 이온주입하여 고전류영역에서의 소자특성을 향상시키기 위한 n형 컬렉터영역(1-10)을 형성하였다.
다음으로 기체원 분자석(Gas Source Molecular Beam) 박막성장법을 사용하여 규소컬렉터(1-3, 1-10)와 다결정 규소 베이스전극(1-7)이 노출된 부분에만 선택적으로 규소저매늄 베이스(1-11)를 성장시키고 다시 잔여공간에 다결정 규소박막(1-12)을 선택적으로 성장시켜 베이스전극용 다결정 규소(1-7)와 규소저매늄 베이스(1-11)와의 접속을 이루었다.
따라서 컬렉터와 베이스간에 형성되는 기생용량영역은 감광막으로 정의됨이 없이 박막(1-12)의 부분만으로 국한되어 작게 할 수 있어서 컬렉터-베이스간이 자기정렬되었다.
다음 단계로 미세한 베이스박막(1-11)에 절연막(1-13)을 도포한 후에 비등방성(Anisotropic)식각을 사용하여 측면에만 절연막(1-13)을 형성시킴으로써 베이스전극(1-7)과 다결정규소 에미터박막(1-14)을 감광막으로 정의함이 없이 격리함으로써 베이스-에미터간도 자기정렬하였다.
이로써 베이스이 기생저항영역은 오로지 측면절연막 (1-9)와 (1-13)의 밑부분으로 국한되며 측면절연막의 두께를 조절하여 기생베이스저항을 작게 할 수 있게 된다.
그러나 절연막(1-6)을 수평적 습식식각으로 컬렉터-베이스간에 형성되는 기생용량영역(1-12)을 정의하는 것이 균일도나 재현성면에서 공정의 안정도가 떨어지며 자칫 소자성능의 치명적인 열화를 초래할 수 있다.
또한 성장속도가 극도로 느린 선택적 박막성장법을 베이스박막(1-11)과 연결박막(1-12)의 성장에 두번이나 적용하고, 박막종류도 결정박막(1-11)과 다결정 규소박막(1-12)으로 다름으로써 공정의 복잡성이 증가함과 동시에 자칫 베이스박막(1-11)상에 다결정성 규소박막(1-12)이 조금이라도 성장되는 경우는 소자에 치명적이므로 그리고 공정조절이 용이하지 않으므로 생산(Throughput)과 관련된 경제성, 공정의 용이성과 관련된 재현성있는 기술이 되기 힘들다는 단점이 있다.
본 발명의 목적은 종래의 구조적 단점을 보완하고 공정을 더욱 간단화한 이종접합 쌍극자 소자 및 그 제조방법을 제공하는 것이다.
이하, 첨부된 도면들을 참조하면서 본 발명에 대해 상세히 설명한다.
제2도는 본 발명에 따른 소자격리가 없는 고집적형 자기 정렬 쌍극자 소자의 단면도이다.
본 발명에 따른 소자의 구조적 특징들을 기술하면 다음과 같다.
첫째로, 제1도의 구조에서와 같이 기판의 전면에 형성된 n+매몰 컬렉터층(1-2)과 컬렉터 연결부(1-4)가 n-컬렉터박막(1-3)을 통해 소자간에 연결됨을 방지하기 위해 소자격리 도랑구조를 깊게 형성해야 하므로 인해 절연막(1-5)을 채우기 위한 도랑의 평면면적이 커져서 소자가 커지는 반면, 본 발명에서는 컬렉터(2-4)가 절연막(2-3)에 의해 격리가 되므로 제1도의 도랑 격리가 같은 소자간의 격리공정이 불필요해져 생략가능하고, 제2도에서 볼 수 있듯이 에미터, 베이스, 컬렉터의 면적이 거의 같아져서 베이스-컬렉터간의 기생용량 뿐만아니라 에미터-베이스간이 자기정렬되어 제1도의 초자기정렬 장점이 본 발명에도 그대로 있으며, 본 발명에서는 소자격리공정이 제거되므로써 소자의 면적을 더욱 줄일 수 있으며 동시에 공정도 더욱 단순해졌다.
둘째로, 본 발명에서는 제1도의 불필요한 영역(길이 L로 표시된 곳)이 제거됨으로써 인해 소자가 더욱 작아지므로써 n+매몰 컬렉터(1-2,2-2)와 p형 기판(1-1,2-1)사이의 기생용량을 감소시켜 소자의 동작속도를 향상시킬 수 있다.
셋째로, 제1도의 구조에서는 소자의 성능특성상 선택적 박막 성장법으로 성장되는 베이스박막(1-11)과 연결박막(1-12)의 두께가 매우 얇으므로 베이스박막(1-11)과 연결박막(1-12)의 두께의 합으로 두께가 결정되는 절연막(1-6)의 두께를 크게 할 수 없기 때문에 소자가 완성된 후의 금속배선과 절연막 (1-6)과 (1-15)를 사이에 둔 기판과의 기생용량이 커져서 회로의 동작 속도가 열화되지만, 본 발명에서는 제1도와 같이 규소컬렉터(2-4)의 선택적 성장은 절연막(2-3)의 두께에 제한을 주지 않으므로 절연막(2-3)의 두께를 임의로 조절할 수 있어 금속배선의 기생용량을 현저하게 줄일 수 있다.
이와 같이 본 발명은 Si/SiGe이종접합 박막을 이용한 새로운 소자구조로서, 기존에 발표된 이온주입이나 도랑격리를 사용하여 소자간을 격리한 소자구조와는 달리, 칩(Chip)상에 소자격리 영역을 제거하고 또한 이온주입 소자격리 등에 따른 단점 등을 제거할 수 있으며, 컬렉터-베이스간의 기생용량을 작게 조절할 수 있고 또한 베이스-에미터간을 자기정렬함으로써 에미터-베이스간의 기생용량 및 베이스 기생저항을 크게 감소시켜 소자의 고주파 대역에서의 동작특성을 개선하였다.
본 발명의 일 특징에 따르면, 본 발명의 쌍극자 트랜지스터는 기판에 매몰컬렉터가 형성되고, 도포된 절연막이 패터닝된 부분에만 컬렉터가 존재하므로 소자간의 격리가 불필요해지며, 컬렉터박막상에만 베이스박막이 존재하고 베이스전극용 전도성박막과 접속됨과 동시에 다결정규소박막이 절연막들 그리고 측벽절연막들에 의해서 에미터용 전도성박막과 자기정렬되어 격리된다.
본 발명의 다른 특징에 따르면, 본 발명의 제조방법은 규소기판에 불순물 이온주입과 열처리로 매몰 컬렉터를 형성하고 제1 절연막을 도포하고 감광막을 마스크로 상기 제1 절연막을 식각한 후 노출된 규소영역에만 선택적으로 컬렉터 박막을 성장시키는 공정과; 제2 절연막을 형성하고 상기 제1 절연막상에 있는 상기 컬렉터박막과 상기 제2 절연막을 제거하고, 베이스 전극용 제1 전도성박막, 제3 절연막, 제4 절연막을 차례로 도포하고, 감광막을 마스크로 사용하여 상기 제1 전도성박막, 상기 제3 절연막, 상기 제4 절연막을 차례로 식각하는 공정과; 제5 절연막을 도포하고 비등방성 식각으로 제1 측벽절연막을 형성하고, 상기 제2 절연막을 습식식각으로 제거하는 공정과; 노출된 상기 컬렉터 박막과 상기 제1 전도성 박막상에만 선택적으로 제2 전도성 박막을 성장하고, 제6 절연막을 도포하고 비등방성식각으로 제2 측벽절연막을 형성하는 공정과; 에미터용 제3전도성박막을 성장하고 감광막을 마스크로 사용하여 그것을 시각하는 공정과; 제7 절연막을 도포하고, 에미터, 베이스, 컬렉터 금속접촉 영역을 정의하기 위해 상기 제7 절연막을 식각하고, 그 위에 금속을 증착한 후 식각으로 금속배선을 정의하는 공정을 포함한다.
한편, 상기 제1 절연막은 규소산화막으로 구성될 수 있고, 상기 제1 절연막의 식각공정과 상기 컬렉터 박막의 성장공정 사이에 상기 제1 절연막의 측면에 측벽질화막을 형성하는 공정을 부가적으로 포함할 수 있다.
또한, 상기 제2 절연막은 산화막으로 구성될 수 있고, 다른 실시예로서, 상기 제2 절연막은 산화막과 질화막의 이중박막구조로 구성될 수 있다.
상기 제1 전도성박막은 금속성 실리사이드 박막으로 구성 될 수 있고, 다른 실시예로서, 상기 제1 전도성박막은 이온주입이나 불순물 확산에 의해 불순물이 첨가되거나 또는 박막성장과 동시에 불순물이 첨가된 다결정 규소박막으로 구성될 수 있다. 또 다른 실시예로서, 상기 제1 전도성박막은 불순물이 첨가된 다결정 규소 박막과, 그 위에 형성되는 금속성 실리사이드 박막으로 구성될 수도 있다.
상기 제3 절연막은 규소열산화막, 증착규소 산화막, 또는 n-p-n 소자인 경우 BSG(Born Silica Glass), p-n-p소자인 경우 PSG(Phosphorous Silica Glass) 중 하나로 구성될 수 있고, 상기 제4 절연막은 질화막으로 구성될 수 있다.
상기 제1측벽절연막은 질화막으로 구성될 수 있고, 상기 제2 측벽절연막은 규소산화막으로 구성될 수 있다.
상기 제1 전도성박막, 상기 제3 절연막, 상기 제4 절연막의 식각공정이 완료된 후 상기 컬렉터박막에 이온주입을 수행하는 공정을 부가적으로 포함할 수 있다.
상기 제2 전도성박막은 규소저매늄박막으로 구성될 수 있고, 다른 실시예로서 상기 제2 전도성박막은 규소저매늄 박막과, 그 위에 형성된 규소박막으로 구성될 수 있으며, 또 다른 실시예로서 상기 제2전도성박막은 규소박막과, 그 위에 차례로 형성된 규소저매늄 박막 및 규소박막으로 구성될 수 있다.
상기 규소저매늄 박막은 불순물이 1018cm-3이상으로 첨가되는 것이 바람직하다.
또한, 상기 규소저매늄 박막은 불순물이 첨가되지 않은 제1 규소저매늄박막과, 그 위에 형성된 그리고 불순물이 1018cm-3이상으로 첨가된 제2 규소저매늄 박막으로 구성될 수 있다.
다른 실시예로서, 상기 규소저매늄 박막은 불순물이 첨가되지 않은 제1 규소저매늄 박막과, 그 위에 형성된 그리고 불순물이 1018cm-3이상으로 첨가된 제2 규소저매늄 박막과, 상기 제2 규소저매늄 박막 위에 형성된 그리고 불순물이 첨가되지 않은 제3규소저매늄 박막으로 구성될 수 있다.
상기 규소저매늄 박막 내의 저매늄 함량분포를 30%이하로 일정하게 하거나, 아래부분에서 위부분으로 30%이하에서 0%로 선형적으로 변화시키거나, 아래부분에서 위부분으로 30% 이하에서 일정하다가 다시 30%이하에서 0%로 선형적으로 변화시키거나, 아래부분에서 위부분으로 0%에서 30%이하로 선형적으로 증가를 시키다가 다시 30%이하에서 0%로 선형적 감소를 시키는 방법들 중 하나로 저매늄 함량분포를 변화시켜서 상기 규소저매늄박막을 성장시킬 수 있다.
상기 제3전도성박막은 1020cm-3이상의 불순물농도를 가진 다결정 규소박막 또는 단결정 규소박막으로 구성될 수 있다.
그리고, 상기 제3 전도성박막의 성장공정은 불순물농도가 1018cm-3이하인 단결정규소박막을 성장하고 윗부분만을 이온 주입으로 오믹접촉이 되게 불순물 농도가 1020cm-3이상의 고불순물농도를 형성하는 공정을 포함할 수 있다.
또한, 다른 실시예로서, 상기 제3전도성박막은 불순물 농도가 1018cm-3이하인 단결정규소박막과, 그 위에 형성된 불순물 농도가 1020cm-3이상의 다결정 규소박막으로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 본 발명의 방법은 규소기판에 불순물 이온주입과 열처리로 매몰 컬렉터를 형성하고 제1 절연막을 도포하고 감광막을 마스크로 상기 제1 절연막을 식각한 후 노출된 규소영역에마나 선택적으로 컬렉터 박막을 성장시키는 공정과; 상기 컬렉터 박막의 표면을 열산화시켜 제3 절연막을 형성하고, 베이스 전극용 제1 전도성박막, 제3 절연막, 제4 절연막을 차례로 도포하고, 감광막을 마스크로 사용하여 상기 제1 전도성박막, 상기 제3절연막, 상기 제4 절연막을 차례로 시각하는 공정과; 제5 절연막을 도포하고 비등방성 식각으로 제1 측벽절연막을 형성하고, 상기 제2 절연막을 습식식각으로 제거하는 공정과; 노출된 상기 컬렉터 박막과 상기 제1 전도성박막 상에만 선택적으로 제2 전도성 박막을 성장하고, 제6 절연막을 도포하고 비등방성식각으로 제2 측벽절연막을 형성하는 공정과; 에미터용 제3 전도성박막을 성장하고 감광막을 마스크로 사용하여 그것을 식각하는 공정과; 제7 절연막을 도포하고, 에미터, 베이스, 컬렉터 금속접촉 영역을 정의하기 위해 상기 제7 절연막을 식각하고, 그 위에 금속을 증착한 후 식각으로 금속배선을 정의하는 공정을 포함한다.
제3도의 (a)-(g)는 본 발명에 따른 일 실시예의 제조 공정단면도이며, 이를 상세히 설명하면 다음과 같다.
제3도의 (a)와 같이, 규소기판(1)에 감광막을 마스크로 한 불순물 이온주입과 열처리로 매몰 컬렉터(2)를 형성하고 절연막(3)을 도포하고 감광막을 마스크로 절연막(3)을 식각한 후 노출된 규소영역에만 선택적으로 컬렉터 박막층(4)을 성장한다.
이때, 절연막(3)을 식각한 후 그것의 측면에 측벽질화막을 형성할 수도 있다.
제3도의 (b)와 같이, 규소산화막(5)을 형성하고 감광막을 마스크로 절연막(3)상에 있는 박막(4)과 규소산화막(5)을 소정 패턴으로 식각하여제거하거나 또는 감광막을 형성하는 공정없이 박막(4)을 열산화하여 규소산화막(5)을 형성한다. 이후, 불순물을 첨가하며 성장한 다결정 규소박막(6), 규소산화막(7), 질화막(8)을 도포하고 감광막을 마스크로 박막(6),(7),(8)을 식각한다.
다음, 제3도의 (c)와 같이, 질화막(9)을 도포하고 비등방성 식각으로 측벽질화막(9)을 형성한 후, 규소산화막(5)을 습식식각으로 제거한다.
제3도의 (d)와 같이, 노출된 규소컬렉터(4)와 베이스전극용 박막(6)상에만 선택적으로 규소나 규소저매늄 베이스 결정박막(10)을 성장하고 난 후 규소산화막(11)을 도포하고 비등방성 식각으로 측벽규소 산화막(11)을 형성한다.
제3도의 (e)와 같이, 에미터용 박막으로 불순물이 첨가된 다결정 규소박막(12)을 성장하고 다시 감광막을 마스크로 식각한다.
이어, 제3도의 (f)와 같이, 규소산호막(13)을 도포한다.
마지막으로, 제3도의 (g)를 참조하여, 에미터, 베이스, 컬렉터 금속접촉 영역을 정의하기 위해 절연막(13)을 식각하고, 그 위에 금속(14)을 증착한 후 식각으로 금속배선을 정의한다.
이로써 소자가 완성된다.
이상에서 일 실시예의 제조공정을 설명하였으나 본 발명의 사상에 벗어남이 없이 다양한 실시예들이 있을 수도 있음은 이 분야에 통상적인 지식을 가진자는 쉽게 알 수 있을 것이다.

Claims (24)

  1. 쌍극자 트랜지스터에 있어서, 기판(2-1)에 매몰컬렉터(2-2)가 형성되고, 그 매몰컬렉터(2-2) 및 기판(2-1)의 상면에 절연막(2-3)이 형성되어 패터닝된 컬렉터 영역에 컬렉터 박막(2-4)이 형성되며, 상기 컬렉터 박막(2-4)의 상면에만 베이스박막(2-9)이 형성되고, 그 베이스박막(2-9) 및 컬렉터 박막(2-4)의 측면 및 베이스 박막(2-9)의 상면 일부와 접속되는 베이스전극용 전도성박막(2-5)이 형성되며, 그 베이스전극용 전도성박막(2-5)의 상면에 절연막들(2-6,2-7)이 형성됨과 아울러 상기 베이스박막(2-9)의 상면에 패터닝된 부분에 이중의 측벽절연막들(2-8,2-10)이 형성되고, 그 이중 측벽절연막(2-8,2-10)에 의해서 자기 정렬되는 에미터용 전도성박막(2-11)이 상기 베이스박막(2-9)의 상면에 형성되어 구성된 것을 특징으로 하는 쌍극자 트랜지스터.
  2. 규소기판(1)에 불순물 이온주입과 열처리로 매몰 컬렉터(2)를 형성하고 제1 절연막(3)을 도포하고 감광막을 마스크로 상기 제1 절연막(3)을 식각한 후 노출된 규소영역에만 선택적으로 컬렉터 박막(4)을 성장시키는 공정과; 제2 절연막(5)을 형성하고 상기 제1 절연막(3)상에 있는 상기 박막들(4,5)을 제거하고, 베이스 전극용 제1 전도성 박막(6), 제3 절연막(7), 제4 절연막(8)을 차례로 도포하고, 감광막을 마스크로 사용하여 상기 박막들(6,7,8)을 차례로 식각하는 공정과; 제5 절연막(9)을 도포하고 비등방성 식각으로 제1 측벽절연막(9)을 형성하고, 상기 제2 절연막(5)을 습식식각으로 제거하는 공정과; 노출된 상기 컬렉터 박막(4)과 상기 제1 전도성박막(6)상에만 선택적으로 제2 전도성 박막(10)을 성장하고, 제 6 절연막을 도포하고 비등방성식각으로 제2 측벽절연막(11)을 형성하는 공정과; 에미터용 제3 절연막박막(12)을 성장하고 감광막을 마스크로 사용하여 그것을 식각하는 공정과; 제7 절연막(13)을 도포하고, 에미터, 베이스, 컬렉터 금속접촉 영역을 정의하기 위해 상기 제7 절연막(13)을 식각하고, 그 위에 금속(14)을 증착한 후 식각으로 금속배선을 정의하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 제1 절연막(3)은 규소산화막인 쌍극자 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 제1 절연막(3)의 식각공정과 상기 컬렉터 박막(4)의 성장공정 사이에 상기 제1 절연막(3)의 측면에 측벽질화막을 형성하는 공정을 부가적으로 포함하는 쌍극자 트랜지스터의 제조방법.
  5. 제2항에 있어서, 상기 제2절연막(5)은 산화막인 쌍극자 트랜지스터의 제조방법.
  6. 제2항에 있어서, 상기 제2절연막(5)은 산화막과 질화막의 이중박막구조인 쌍극자 트랜지스터의 제조방법.
  7. 제2항에 있어서, 상기 제1 전도성박막(6)은 금속성 실리사이드 박막인 쌍극자 트랜지스터의 제조방법.
  8. 제2항에 있어서, 상기 제1 전도성박막(6)은 이온주입이나 불순물 확산에 의해 불순물이 첨가되거나 또는 박막성장과 동시에 불순물이 첨가된 다결정 규소박막인 쌍극자 트랜지스터의 제조방법.
  9. 제2항에 있어서, 상기 제1 전도성박막(6)은 불순물이 첨가된 다결정 규소박막과, 그 위에 형성되는 금속성 실리사이드 박막으로 이루어지는 쌍극자 트랜지스터의 제조방법.
  10. 제2항에 있어서, 제3 절연막(7)은 규소열산화막, 증착규소 산화막, 또는 n-p-n 소자인 경우 BSG(Boron Silica Glass), p-n-p소자인 경우 PSG (Phosphorous Silica Glass) 중 하나이고, 상기 제4절연막(8)은 질화막인 쌍극자 트랜지스터의 제조방법.
  11. 제 2 항에 있어서, 상기 제 1 측벽절연막(9)은 질화막이고, 상기 제 2 측벽절연막(11)은 규소산화막인 쌍극자 트랜지스터의 제조방법.
  12. 제2항에 있어서, 상기 제1 전도성박막(6), 상기 제3 절연막(7), 상기 제4 절연막(8)의 식각공정이 완료된 후 상기 컬렉터박막(4)에 이온주입을 수행하는 공정을 부가적으로 포함하는 쌍극자 트랜지스터의 제조방법.
  13. 제2항에 있어서, 상기 제2 전도성박막(10)은 규소저매늄박막인 쌍극자 트랜지스터의 제조방법.
  14. 제2항에 있어서, 상기 제2 전도성박막(10)은 규소저매늄 박막과, 그 위에 형성된 규소박막으로 이루어지는 쌍극자 트랜지스터의 제조방법.
  15. 제2항에 있어서, 상기 제2 전도성박막(10)은 규소박막과, 그 위에 차례로 형성된 규소저매늄 박막 및 규소박막으로 이루어지는 쌍극자 트랜지스터의 제조방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 규소저매늄 박막은 불순물이 1018cm-3이상으로 첨가되는 쌍극자 트랜지스터의 제조방법.
  17. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 규소저매늄 박막은 불순물이 첨가되지 않은 제1 규소저매늄 박막과, 그 위에 형성된 그리고 불순물이 1018cm-3이상으로 첨가된 제2 규소저매늄 박막으로 이루어지는 쌍극자 트랜지스터의 제조방법.
  18. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 규소저매늄 박막은 불순물이 첨가되지 않은 제1 규소저매늄 박막과, 그 위에 형성된 그리고 불순물이 1018cm-3이상으로 첨가된 제2 규소저매늄 박막과, 상기 제 2 규소저매늄 박막 위에 형성된 그리고 불순물이 첨가되지 않은 제3 규소 저매늄 박막으로 구성되는 쌍극자 트랜지스터의 제조방법.
  19. 제18항에 있어서, 상기 규소저매늄 박막 내의 저매늄 함량분포를 30%이하로 일정하게 하거나, 아래부분에서 위부분으로 30%이하에서 0%로 선형적으로 변화시키거나, 아래부분에서 위부분으로 30%이하에서 일정하다가 다시 30%이하에서 0%로 선형적으로 변화시키거나, 아래부분에서 위부분으로 0%에서 30%이하로 선형적으로 증가를 시키다가 다시 30%이하에서 0%로 선형적 감소를 시키는 방법들중 하나로 저매늄 함량분포를 변화시켜서 상기 규소저매늄박막을 성장시키는 쌍극자 트랜지스터의 제조방법
  20. 제2항에 있어서, 상기 제3 전도성박막(12)은 1020cm-3이상의 불순물농도를 가진 다결정 규소박막인 쌍극자 트랜지스터의 제조방법.
  21. 제2항에 있어서, 상기 제3 전도성박막(12)은 단결정 규소박막인 쌍극자 트랜지스터의 제조방법.
  22. 제21항에 있어서, 상기 제3 전도성박막(12)의 성장공정은 불순물농도가 1018cm-3이하인 단결정규소박막을 성장하고 윗부분만을 이온주입으로 오믹접촉이 되게 불순물 농도가 1020cm-3이상의 고불순물농도를 형성하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법.
  23. 제2항에 있어서, 상기 제3 전도성박막(12)은 불순물 농도가 1018cm-3이하인 단결정규소박막과, 그 위에 형성된 불순물 농도가 1020cm-3이상의 다결정 규소박막으로 이루어지는 쌍극자 트랜지스터의 제조방법.
  24. 규소기판(1)에 불순물 이온주입과 열처리로 매몰 컬렉터(2)를 형성하고 제1 절연막(3)을 도포하고 감광막을 마스크로 상기 제1 절연막(3)을 식각한 후 노출된 규소영역에만 선택적으로 컬렉터 박막(4)을 성장시키는 공정과; 상기 컬렉터 박막(4)의 표면을 열산화시켜 제3 절연막(5)을 형성하고, 베이스 전극용 제1 전도성박막(6), 제3 절연막(7), 제4 절연막(8)을 차례로 도포하고, 감광막을 마스크로 사용하여 상기 박막들(6,7,8)을 차례로 시각하는 공정과; 제5 절연막(9)을 도포하고 비등방성 식각으로 제1 측벽절연막(9)을 형성하고, 상기 제2 절연막(5)을 습식식각으로 제거하는 공정과; 노출된 상기 컬렉터 박막(4)과 상기 제1 전도성박막(6)상에만 선택적으로 제2 전도성 박막(10)을 성장하고, 제6 절연막을 도포하고 비등방성식각으로 제2 측벽절연막(11)을 형성하는 공정과; 에미터용 제3 전도성박막(12)을 성장하고 감광막을 마스크로 사용하여 그것을 식각하는 공정과; 제7 절연막(13)을 도포하고, 에미터, 베이스, 켈렉터 금속접촉 영역을 정의하기 위해 상기 제7 절연막(13)을 식각하고, 그 위에 금속(14)을 증착한 후 식각으로 금속 배선을 정의하는 공정을 포함하는 쌍극자 트랜지스터의 제조방법.
KR1019940036365A 1994-12-23 1994-12-23 쌍극자 트랜지스터 및 그 제조방법 KR0149434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036365A KR0149434B1 (ko) 1994-12-23 1994-12-23 쌍극자 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036365A KR0149434B1 (ko) 1994-12-23 1994-12-23 쌍극자 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960026915A KR960026915A (ko) 1996-07-22
KR0149434B1 true KR0149434B1 (ko) 1998-10-01

Family

ID=19403209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036365A KR0149434B1 (ko) 1994-12-23 1994-12-23 쌍극자 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0149434B1 (ko)

Also Published As

Publication number Publication date
KR960026915A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100275540B1 (ko) 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
KR100205017B1 (ko) 이종접합 바이폴러 트랜지스터의 제조방법
US5024957A (en) Method of fabricating a bipolar transistor with ultra-thin epitaxial base
KR100275544B1 (ko) 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
US5484737A (en) Method for fabricating bipolar transistor
JP3132101B2 (ja) 半導体装置の製造方法
KR100205024B1 (ko) 초 자기 정렬 바이폴러 트랜지스터의 제조방법
JP2937253B2 (ja) 半導体装置およびその製造方法
JPS63292674A (ja) 縦型バイポーラ・トランジスタ及びその製造方法
JP3172031B2 (ja) 半導体装置の製造方法
US6190984B1 (en) Method for fabricating of super self-aligned bipolar transistor
JPS6119171A (ja) 縦型ｎｐｎトランジスタ構造体
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
KR100275539B1 (ko) 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
JP2613029B2 (ja) 超自己整合垂直構造バイポーラトランジスターの製造方法
JP3193736B2 (ja) 半導体装置とその製造方法
JP3472486B2 (ja) バイポーラトランジスタ及びその製造方法
JPH07142505A (ja) 半導体装置の製造方法
KR940007657B1 (ko) 고속 쌍극자 트랜지스터 장치의 제조방법
KR0135051B1 (ko) 이종접합 측면 쌍극자 트랜지스터 장치의 제조방법
KR940007658B1 (ko) 결정박막 성장법을 이용한 자기정렬 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법
JP3063122B2 (ja) 半導体装置およびその製造方法
KR0137574B1 (ko) 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법
KR940010915B1 (ko) 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 17

EXPY Expiration of term