JP3472486B2 - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JP3472486B2 JP3472486B2 JP20292098A JP20292098A JP3472486B2 JP 3472486 B2 JP3472486 B2 JP 3472486B2 JP 20292098 A JP20292098 A JP 20292098A JP 20292098 A JP20292098 A JP 20292098A JP 3472486 B2 JP3472486 B2 JP 3472486B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- conductivity type
- emitter
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタ及びその製造方法に係り、特に簡易な製造方法で
高性能なバイポーラトランジスタを実現しうるための対
策に関する。
ジスタ及びその製造方法に係り、特に簡易な製造方法で
高性能なバイポーラトランジスタを実現しうるための対
策に関する。
【０００２】
【従来の技術】従来より、エミッタ層と外部ベース層と
を自己整合的に形成することによりベース容量を低減す
るとともに、ベース抵抗を小さくすることにより、バイ
ポーラトランジスタの動作の高速性をより高めようとす
る自己整合型バイポーラトランジスタの開発が進められ
ている。
を自己整合的に形成することによりベース容量を低減す
るとともに、ベース抵抗を小さくすることにより、バイ
ポーラトランジスタの動作の高速性をより高めようとす
る自己整合型バイポーラトランジスタの開発が進められ
ている。
【０００３】バイポーラトランジスタの最大発振周波数
ｆmax の向上を図るためには、下記式（１）に示すよう
に、電流利得遮断周波数ｆT の向上、ベース抵抗ＲB の
低減、ベース−コレクタ間容量ＣBCの低減が有効である
ことがわかる。
ｆmax の向上を図るためには、下記式（１）に示すよう
に、電流利得遮断周波数ｆT の向上、ベース抵抗ＲB の
低減、ベース−コレクタ間容量ＣBCの低減が有効である
ことがわかる。
【０００４】
【数１】
【０００５】ｆT ：電流利得遮断周波数
ＲB ：ベース抵抗
ＣBC:：ベース・コレクタ接合容量
上記各パラメータの改善の中でもベース抵抗ＲB を低減
することは、雑音特性を改善する効果もあることから、
もっとも重要な課題である。そのためには、真性ベース
層の低抵抗化だけでなく、ベース電極をコンタクトさせ
るための外部ベース層の低抵抗化を実現することも必要
である。
することは、雑音特性を改善する効果もあることから、
もっとも重要な課題である。そのためには、真性ベース
層の低抵抗化だけでなく、ベース電極をコンタクトさせ
るための外部ベース層の低抵抗化を実現することも必要
である。
【０００６】ここで、自己整合プロセスを用いない従来
の製造方法は、外部ベース層に不純物を注入して低抵抗
化するのに必要なフォトリソグラフィー工程と、エミッ
タ層に不純物を導入する際に必要なフォトリソグラフィ
ー工程とを含んでいる。そのために、２つのフォトリソ
グラフィー工程で形成されるマスクずれを考慮したマー
ジンが必要となり、トランジスタのサイズの微細化が困
難である。その結果、エミッタ層やベース層に大きな寄
生抵抗や寄生容量が発生してしまい、バイポーラトラン
ジスタの動作の高速化が妨げられている。
の製造方法は、外部ベース層に不純物を注入して低抵抗
化するのに必要なフォトリソグラフィー工程と、エミッ
タ層に不純物を導入する際に必要なフォトリソグラフィ
ー工程とを含んでいる。そのために、２つのフォトリソ
グラフィー工程で形成されるマスクずれを考慮したマー
ジンが必要となり、トランジスタのサイズの微細化が困
難である。その結果、エミッタ層やベース層に大きな寄
生抵抗や寄生容量が発生してしまい、バイポーラトラン
ジスタの動作の高速化が妨げられている。
【０００７】一方、自己整合プロセスを用いたバイポー
ラトランジスタでは、低抵抗化された外部ベース層とエ
ミッタ層とを自己整合的に形成できることから、エミッ
タ電極形成用の開口を形成するフォトリソグラフィー工
程で、マスクのずれを考慮したマージンが不要となり、
その分、トランジスタの微細化が可能である。すなわ
ち、寄生容量や寄生抵抗ができるだけ低減された微細な
トランジスタが作製可能となり、トランジスタの動作の
高速化を達成することができる。
ラトランジスタでは、低抵抗化された外部ベース層とエ
ミッタ層とを自己整合的に形成できることから、エミッ
タ電極形成用の開口を形成するフォトリソグラフィー工
程で、マスクのずれを考慮したマージンが不要となり、
その分、トランジスタの微細化が可能である。すなわ
ち、寄生容量や寄生抵抗ができるだけ低減された微細な
トランジスタが作製可能となり、トランジスタの動作の
高速化を達成することができる。
【０００８】ここで、図６は、ベース層とエミッタ層と
が二重拡散法による自己整合プロセスを用いて作製され
た従来のホモ接合型の高速バイポーラトランジスタの構
造を示す断面図である。
が二重拡散法による自己整合プロセスを用いて作製され
た従来のホモ接合型の高速バイポーラトランジスタの構
造を示す断面図である。
【０００９】基板１０１内にｎ型コレクタ層１０２が設
けられており、ｎ型コレクタ層１０２の上方における絶
縁分離領域１０７によって囲まれる領域に、ｐ型の真性
ベース層１０３ａと外部ベース層１０３ｂとが形成され
ている。真性ベース層１０３ａの上には、エミッタ拡散
層１０４が形成されている。基板１０１の上には、外部
ベース層１０３ｂにコンタクトするベース引き出し電極
１０５が設けられており、このベース引き出し電極１０
５に形成された開口内には層間絶縁膜１０８を介してエ
ミッタ電極１０６が設けられている。外部ベース層１０
３ｂはポリシリコンからなるベース引き出し電極１０５
内のｐ型不純物を基板内に拡散させることにより形成さ
れ、エミッタ層１０４はポリシリコンからなるエミッタ
電極１０６内のｎ型不純物を基板内に拡散させることに
より形成されている。すなわち、エミッタ層１０４と外
部ベース層１０３ｂとは二重拡散プロセスにより形成さ
れるとともに、いずれもベース引き出し電極１０５に自
己整合的に形成されている。したがって、エミッタ層１
０４と外部ベース層１０３ｂとの間にマスクのずれを考
慮したマージンを設ける必要がないので、トランジスタ
の微細化が可能である。
けられており、ｎ型コレクタ層１０２の上方における絶
縁分離領域１０７によって囲まれる領域に、ｐ型の真性
ベース層１０３ａと外部ベース層１０３ｂとが形成され
ている。真性ベース層１０３ａの上には、エミッタ拡散
層１０４が形成されている。基板１０１の上には、外部
ベース層１０３ｂにコンタクトするベース引き出し電極
１０５が設けられており、このベース引き出し電極１０
５に形成された開口内には層間絶縁膜１０８を介してエ
ミッタ電極１０６が設けられている。外部ベース層１０
３ｂはポリシリコンからなるベース引き出し電極１０５
内のｐ型不純物を基板内に拡散させることにより形成さ
れ、エミッタ層１０４はポリシリコンからなるエミッタ
電極１０６内のｎ型不純物を基板内に拡散させることに
より形成されている。すなわち、エミッタ層１０４と外
部ベース層１０３ｂとは二重拡散プロセスにより形成さ
れるとともに、いずれもベース引き出し電極１０５に自
己整合的に形成されている。したがって、エミッタ層１
０４と外部ベース層１０３ｂとの間にマスクのずれを考
慮したマージンを設ける必要がないので、トランジスタ
の微細化が可能である。
【００１０】一方、バイポーラトランジスタの高速性を
高めるためのもう一つのアプローチとして、真性ベース
層におけるキャリアの走行時間を短縮することを目的と
した真性ベース層の薄層化がある。パンチスルー耐圧を
確保しながら真性ベース層の薄層化を図るためには、真
性ベース層の不純物濃度を高くする必要がある。ところ
が、前述した二重拡散法を用いた場合には、必然的にエ
ミッタ層の不純物濃度の方が、ベース層の不純物濃度よ
り高くなるので、ベース層の不純物濃度を高くするにも
限界がある。
高めるためのもう一つのアプローチとして、真性ベース
層におけるキャリアの走行時間を短縮することを目的と
した真性ベース層の薄層化がある。パンチスルー耐圧を
確保しながら真性ベース層の薄層化を図るためには、真
性ベース層の不純物濃度を高くする必要がある。ところ
が、前述した二重拡散法を用いた場合には、必然的にエ
ミッタ層の不純物濃度の方が、ベース層の不純物濃度よ
り高くなるので、ベース層の不純物濃度を高くするにも
限界がある。
【００１１】この点を解決するために、エピタキシャル
成長によって形成した半導体層を利用してヘテロ接合部
を有するヘテロバイポーラトランジスタ（ＨＢＴ）が検
討されている。この方法では、コレクタ層の上にベース
層をエピタキシャル成長し、さらにそのベース層の上に
ベース層のバンドギャップより大きなバンドギャップを
有するエミッタ層をエピタキシャル成長により形成す
る。この方法によると、エミッタ層のバンドギャップが
ベース層のバンドギャップより大きいため、ベース層の
不純物濃度がエミッタ層の不純物濃度より高くても注入
効率を確保することができる。その結果、ベース層の不
純物濃度を高く，つまり低抵抗化できるので、非常に薄
いベース層を用いることが可能となる。すなわち、電流
利得遮断周波数ｆT の向上と、最大発振周波数ｆmax の
向上とを併せて実現することが可能になる。
成長によって形成した半導体層を利用してヘテロ接合部
を有するヘテロバイポーラトランジスタ（ＨＢＴ）が検
討されている。この方法では、コレクタ層の上にベース
層をエピタキシャル成長し、さらにそのベース層の上に
ベース層のバンドギャップより大きなバンドギャップを
有するエミッタ層をエピタキシャル成長により形成す
る。この方法によると、エミッタ層のバンドギャップが
ベース層のバンドギャップより大きいため、ベース層の
不純物濃度がエミッタ層の不純物濃度より高くても注入
効率を確保することができる。その結果、ベース層の不
純物濃度を高く，つまり低抵抗化できるので、非常に薄
いベース層を用いることが可能となる。すなわち、電流
利得遮断周波数ｆT の向上と、最大発振周波数ｆmax の
向上とを併せて実現することが可能になる。
【００１２】また、このような従来の拡散によるバイポ
ーラトランジスタとはキャリアの濃度関係が逆となるエ
ミッタ・ベース濃度プロファイルは、エピタキシャル成
長によって形成された半導体膜を利用することにより実
現できるものである。
ーラトランジスタとはキャリアの濃度関係が逆となるエ
ミッタ・ベース濃度プロファイルは、エピタキシャル成
長によって形成された半導体膜を利用することにより実
現できるものである。
【００１３】しかし、この方法では、界面準位密度の小
さい良質なヘテロ接合を得るためには、ベース層・エミ
ッタ層を連続的にエピタキシャル成長させることが必要
である。したがって、従来の二重拡散を用いた自己整合
プロセスは適用できないことになる。
さい良質なヘテロ接合を得るためには、ベース層・エミ
ッタ層を連続的にエピタキシャル成長させることが必要
である。したがって、従来の二重拡散を用いた自己整合
プロセスは適用できないことになる。
【００１４】これまで、バイポーラトランジスタの自己
整合プロセスの重要性、エピタキシャル成長されたベー
ス・エミッタの重要性について述べてきた。
整合プロセスの重要性、エピタキシャル成長されたベー
ス・エミッタの重要性について述べてきた。
【００１５】次に、これらのバイポーラトランジスタの
製造方法に関する従来例として、ベース層をＳｉＧｅに
より構成したヘテロバイポーラトランジスタ（ＨＢＴ）
の製造方法について説明する。
製造方法に関する従来例として、ベース層をＳｉＧｅに
より構成したヘテロバイポーラトランジスタ（ＨＢＴ）
の製造方法について説明する。
【００１６】互いにヘテロ接合部を形成するベース層，
エミッタ層を連続的にエピタキシャル成長させて作製し
たＳｉ／ＳｉＧｅ−ＨＢＴについては、例えば特開平９
−１８１０９１号公報及び特開平８−６４６１５号公報
に開示されている。以下に、特開平９−１８１０９１号
公報に開示されている製造方法について、図７（ａ）〜
（ｅ）を参照しながら説明する。
エミッタ層を連続的にエピタキシャル成長させて作製し
たＳｉ／ＳｉＧｅ−ＨＢＴについては、例えば特開平９
−１８１０９１号公報及び特開平８−６４６１５号公報
に開示されている。以下に、特開平９−１８１０９１号
公報に開示されている製造方法について、図７（ａ）〜
（ｅ）を参照しながら説明する。
【００１７】図７（ａ）に示す工程でＳｉ基板１１１の
上に酸化膜１１２を形成し、図７（ｂ）に示す工程で酸
化膜１１２にコレクタ層を形成するための開口１１３を
形成する。次に、図７（ｃ）に示す工程で開口１１３内
のみにＳｉ結晶層を成長させてコレクタ層１１４を形成
し、図７（ｄ）に示す工程でベース層となるＳｉＧｅ層
１１５と、エミッタ層となるＳｉ層１１６とを、コレク
タ層１１４と酸化膜１１２との上に連続的にエピタキシ
ャル成長させる。なお、Ｓｉ層１１６は、酸化膜１１２
の上では多結晶膜として成長している。
上に酸化膜１１２を形成し、図７（ｂ）に示す工程で酸
化膜１１２にコレクタ層を形成するための開口１１３を
形成する。次に、図７（ｃ）に示す工程で開口１１３内
のみにＳｉ結晶層を成長させてコレクタ層１１４を形成
し、図７（ｄ）に示す工程でベース層となるＳｉＧｅ層
１１５と、エミッタ層となるＳｉ層１１６とを、コレク
タ層１１４と酸化膜１１２との上に連続的にエピタキシ
ャル成長させる。なお、Ｓｉ層１１６は、酸化膜１１２
の上では多結晶膜として成長している。
【００１８】次に、図７（ｅ）に示す工程で、エミッタ
電極形成用の酸化膜１１７を形成し、図７（ｆ）に示す
工程で、酸化膜１１７をパターニングして開口１１８を
形成する。
電極形成用の酸化膜１１７を形成し、図７（ｆ）に示す
工程で、酸化膜１１７をパターニングして開口１１８を
形成する。
【００１９】次に、図７（ｇ）に示す工程で、基板上に
エミッタ電極となるｎ+ ポリシリコン膜１１９を堆積し
て、図７（ｈ）に示す工程で、ポリシリコン膜１１９を
パターニングしてエミッタ電極１２０及びエミッタ−ベ
ース分離用の層間絶縁膜１２１を形成する。
エミッタ電極となるｎ+ ポリシリコン膜１１９を堆積し
て、図７（ｈ）に示す工程で、ポリシリコン膜１１９を
パターニングしてエミッタ電極１２０及びエミッタ−ベ
ース分離用の層間絶縁膜１２１を形成する。
【００２０】最後に、図７（ｉ）に示す工程で、エミッ
タ電極１２０及び層間絶縁膜１２１をマスクとして、Ｓ
ｉ層１１６及びＳｉＧｅ層１１５内に不純物イオンの注
入を行なって、外部ベース層１２２を形成する。その
後、エミッタ電極１２０からＳＩ層１１６内に不純物を
拡散させてエミッタ層１２３を形成する。エミッタ層１
２３下方のＳｉＧｅ層１５内に真性ベース層１２４が形
成されており、この真性ベース層１２４内への不純物の
導入は、イオン注入により行なってもよいし、エピタキ
シャル成長時に行なってもよい。
タ電極１２０及び層間絶縁膜１２１をマスクとして、Ｓ
ｉ層１１６及びＳｉＧｅ層１１５内に不純物イオンの注
入を行なって、外部ベース層１２２を形成する。その
後、エミッタ電極１２０からＳＩ層１１６内に不純物を
拡散させてエミッタ層１２３を形成する。エミッタ層１
２３下方のＳｉＧｅ層１５内に真性ベース層１２４が形
成されており、この真性ベース層１２４内への不純物の
導入は、イオン注入により行なってもよいし、エピタキ
シャル成長時に行なってもよい。
【００２１】このとき、図７（ｆ）及び（ｇ）に示す工
程では、図７（ｈ）に示す工程で形成されたエミッタ電
極１２０のパターンに対してマスク合わせをする必要が
あり、マスク合わせのためのマージンを余計に取らざる
をえない。したがって、このようなプロセスにより作製
されるバイポーラトランジスタでは、微細化に限界があ
り、余分な寄生容量により、その特性が制限されてい
る。
程では、図７（ｈ）に示す工程で形成されたエミッタ電
極１２０のパターンに対してマスク合わせをする必要が
あり、マスク合わせのためのマージンを余計に取らざる
をえない。したがって、このようなプロセスにより作製
されるバイポーラトランジスタでは、微細化に限界があ
り、余分な寄生容量により、その特性が制限されてい
る。
【００２２】また、特開平8-64615 号公報に記載されて
いるの従来例についても、エピタキシャル成長する下地
基板の形状は多少異なるが、基本的には同じようなプロ
セスにより作製されている。
いるの従来例についても、エピタキシャル成長する下地
基板の形状は多少異なるが、基本的には同じようなプロ
セスにより作製されている。
【００２３】一方、ベース層、ヘテロエミッタ層を連続
的にエピタキシャル成長させ、かつ自己整合プロセスを
用いて作製されたＳｉ／ＳｉＧｅ−ＨＢＴに関する文献
も存在する。
的にエピタキシャル成長させ、かつ自己整合プロセスを
用いて作製されたＳｉ／ＳｉＧｅ−ＨＢＴに関する文献
も存在する。
【００２４】例えば、参考文献連続成長により形成され
たヘテロエミッタを有するＳｉ／ＳｉＧｅ自己整合型Ｈ
ＢＴが参考文献（A. Gruhle et al., "The influence
of MBE-layer design on the high frequency performa
nce of Si/SiGe HBTs," Microelectronic Engineering,
vol.19, pp.435-438, 1992.）などに開示されている。
これは、ベース電極取り出しのためのベース層を露出さ
せる工程において、エミッタ電極用の金属膜をマスクと
して、ウェットエッチングによりエミッタ層を選択的に
除去するものである。また、エミッタ層の選択エッチン
グの際に生じるエミッタ層のサイドエッチにより、エミ
ッタ電極用の金属膜がひさし状に加工されることを利用
して、ベース電極を自己整合的に形成するものである。
以下、図８（ａ）〜（ｅ）を参照しながら、上記参考文
献に記載されているバイポーラトランジスタの形成方法
について説明する。
たヘテロエミッタを有するＳｉ／ＳｉＧｅ自己整合型Ｈ
ＢＴが参考文献（A. Gruhle et al., "The influence
of MBE-layer design on the high frequency performa
nce of Si/SiGe HBTs," Microelectronic Engineering,
vol.19, pp.435-438, 1992.）などに開示されている。
これは、ベース電極取り出しのためのベース層を露出さ
せる工程において、エミッタ電極用の金属膜をマスクと
して、ウェットエッチングによりエミッタ層を選択的に
除去するものである。また、エミッタ層の選択エッチン
グの際に生じるエミッタ層のサイドエッチにより、エミ
ッタ電極用の金属膜がひさし状に加工されることを利用
して、ベース電極を自己整合的に形成するものである。
以下、図８（ａ）〜（ｅ）を参照しながら、上記参考文
献に記載されているバイポーラトランジスタの形成方法
について説明する。
【００２５】図８（ａ）に示す工程で、Ｓｉ基板１３１
のサブコレクタ層１３２の上に、コレクタ層用の第１の
Ｓｉ膜１３３と、ベース層用のＳｉＧｅ膜１３４と、エ
ミッタ層用の第２のＳｉ膜１３５と、エミッタコンタク
ト層用の第３のＳｉ膜１３６とを順次エピタキシャル成
長により連続的に形成する。
のサブコレクタ層１３２の上に、コレクタ層用の第１の
Ｓｉ膜１３３と、ベース層用のＳｉＧｅ膜１３４と、エ
ミッタ層用の第２のＳｉ膜１３５と、エミッタコンタク
ト層用の第３のＳｉ膜１３６とを順次エピタキシャル成
長により連続的に形成する。
【００２６】図８（ｂ）に示す工程で、リフトオフ法に
よるエミッタ電極１３７の形成と、エミッタ電極１３７
をマスクとした第３のＳｉ膜１３６及び第２のＳｉ膜１
３５のエッチングを行なって、Ｓｉエミッタコンタクト
層１３８と、Ｓｉエミッタ層１３９とを形成する。
よるエミッタ電極１３７の形成と、エミッタ電極１３７
をマスクとした第３のＳｉ膜１３６及び第２のＳｉ膜１
３５のエッチングを行なって、Ｓｉエミッタコンタクト
層１３８と、Ｓｉエミッタ層１３９とを形成する。
【００２７】次に、図８（ｃ）に示す工程で、ＳｉＧｅ
層１３３の基板上に、ベース電極１４０をエミッタ電極
１３７に対して自己整合的に形成する。
層１３３の基板上に、ベース電極１４０をエミッタ電極
１３７に対して自己整合的に形成する。
【００２８】次に、図８（ｄ）に示す工程で、ベース電
極１４０をマスクとしてＳｉＧｅ膜１３４と第１のＳｉ
膜１３３のエッチングを行ない、ベース層１４２と、コ
レクタ層１４３とを形成した後、Ｓｉサブコレクタ層１
３２の上にコレクタ電極１４４を形成する。
極１４０をマスクとしてＳｉＧｅ膜１３４と第１のＳｉ
膜１３３のエッチングを行ない、ベース層１４２と、コ
レクタ層１４３とを形成した後、Ｓｉサブコレクタ層１
３２の上にコレクタ電極１４４を形成する。
【００２９】さらに、図８（ｅ）に示す工程で、ベース
・コレクタ容量低減のための寄生部分のエッチングと、
ベース電極１４０及びコレクタ電極１４４のエアブリッ
ジ化とを行なう。
・コレクタ容量低減のための寄生部分のエッチングと、
ベース電極１４０及びコレクタ電極１４４のエアブリッ
ジ化とを行なう。
【００３０】次に、自己整合プロセスを用いたＳｉ／Ｓ
ｉＧｅ−ＨＢＴに関する従来技術について説明する。こ
れは、パターニングされた基板上に、選択エピタキシャ
ル成長により、ベース層を選択的かつ自己整合的に形成
するものである。ベース層の選択成長による自己整合プ
ロセスは、多少の違いはあるものの基本的には、外部ベ
ース層として、高濃度のｐ型不純物を含むポリシリコン
膜をあらかじめ形成しておき、このポリシリコン膜の開
口に真性ベース層を選択成長により形成し、外部ベース
層に接続するというものである。
ｉＧｅ−ＨＢＴに関する従来技術について説明する。こ
れは、パターニングされた基板上に、選択エピタキシャ
ル成長により、ベース層を選択的かつ自己整合的に形成
するものである。ベース層の選択成長による自己整合プ
ロセスは、多少の違いはあるものの基本的には、外部ベ
ース層として、高濃度のｐ型不純物を含むポリシリコン
膜をあらかじめ形成しておき、このポリシリコン膜の開
口に真性ベース層を選択成長により形成し、外部ベース
層に接続するというものである。
【００３１】この方法は、具体的には、参考文献（
F. Sato et al., "A self-aligned SiGe base bipolar
technology using cold wall UHV/CVD and its applica
tionto optical communication IC's," BCTM 95, pp.82
-88, 1995. T. Tashiro et al., "7-mask self-alig
ned SiGe base bipolar transistors with fT of 80GH
z," IEICE Trans. Electron. vol. E80-C, pp. 707-71
3, 1997. ）に記載されている。以下、その製造工程に
ついて図９（ａ）〜（ｅ）を参照しながら説明する。
F. Sato et al., "A self-aligned SiGe base bipolar
technology using cold wall UHV/CVD and its applica
tionto optical communication IC's," BCTM 95, pp.82
-88, 1995. T. Tashiro et al., "7-mask self-alig
ned SiGe base bipolar transistors with fT of 80GH
z," IEICE Trans. Electron. vol. E80-C, pp. 707-71
3, 1997. ）に記載されている。以下、その製造工程に
ついて図９（ａ）〜（ｅ）を参照しながら説明する。
【００３２】図９（ａ）に示す工程で、Ｓｉ基板１５１
のコレクタ層１５２の上に、開口を有す絶縁膜１５３
と、この絶縁膜１５３に対してオーバーハングした開口
を有するベース電極取り出しのためのポリシリコン膜１
５４と、上面保護膜１５５と、ポリシリコン膜１５４及
び上面保護膜１５５の開口部のサイドウォール１５６と
を形成する。このポリシリコン膜１５４には、高濃度の
ｐ型不純物を含ませておく。
のコレクタ層１５２の上に、開口を有す絶縁膜１５３
と、この絶縁膜１５３に対してオーバーハングした開口
を有するベース電極取り出しのためのポリシリコン膜１
５４と、上面保護膜１５５と、ポリシリコン膜１５４及
び上面保護膜１５５の開口部のサイドウォール１５６と
を形成する。このポリシリコン膜１５４には、高濃度の
ｐ型不純物を含ませておく。
【００３３】次に、図９（ｂ）に示す工程で、コレクタ
層１５２上で絶縁膜１５３の開口内に、ｎ型不純物を含
む単結晶ＳｉＧｅ層１５７を選択的にエピタキシャル成
長させる。その際、ポリシリコン膜１５４の下方にも多
結晶層１５８が成長する。その後、原料ガスを切り換え
て単結晶ＳｉＧｅ層１５７の上に単結晶Ｓｉ層１５９を
成長させる。この工程は、図９（ｃ）に示すように、基
板から成長する単結晶Ｓｉ層１５９と、ポリシリコン膜
１５４から成長する多結晶層１５８とが互いに接続され
るまで行なわれる。
層１５２上で絶縁膜１５３の開口内に、ｎ型不純物を含
む単結晶ＳｉＧｅ層１５７を選択的にエピタキシャル成
長させる。その際、ポリシリコン膜１５４の下方にも多
結晶層１５８が成長する。その後、原料ガスを切り換え
て単結晶ＳｉＧｅ層１５７の上に単結晶Ｓｉ層１５９を
成長させる。この工程は、図９（ｃ）に示すように、基
板から成長する単結晶Ｓｉ層１５９と、ポリシリコン膜
１５４から成長する多結晶層１５８とが互いに接続され
るまで行なわれる。
【００３４】次に、図９（ｄ）に示す工程で、サイドウ
ォール１５６を取り囲むように、かつ、サイドウォール
１５６−単結晶Ｓｉ層１５９間の空間を埋めるようにエ
ミッタ電極用絶縁体サイドウォール１６０を形成する。
ォール１５６を取り囲むように、かつ、サイドウォール
１５６−単結晶Ｓｉ層１５９間の空間を埋めるようにエ
ミッタ電極用絶縁体サイドウォール１６０を形成する。
【００３５】さらに、図９（ｅ）に示す工程で、開口内
に高濃度のｎ型不純物を含むポリシリコンからなるエミ
ッタ電極１６１を形成した後、エミッタ電極１６１から
単結晶Ｓｉ層１５９内にｎ型不純物を拡散させてＳｉエ
ミッタ層１６２を形成する一方、ポリシリコン膜１５４
から単結晶Ｓｉ層１５９及び単結晶ＳｉＧｅ層１５７に
ｎ型不純物を拡散させて、外部ベース層１６３ｂを形成
する。このとき、単結晶ＳｉＧｅ１５７のうちエミッタ
層１６２とコレクタ層１５２とに挟まれる領域が真性ベ
ース層１６３ａである。
に高濃度のｎ型不純物を含むポリシリコンからなるエミ
ッタ電極１６１を形成した後、エミッタ電極１６１から
単結晶Ｓｉ層１５９内にｎ型不純物を拡散させてＳｉエ
ミッタ層１６２を形成する一方、ポリシリコン膜１５４
から単結晶Ｓｉ層１５９及び単結晶ＳｉＧｅ層１５７に
ｎ型不純物を拡散させて、外部ベース層１６３ｂを形成
する。このとき、単結晶ＳｉＧｅ１５７のうちエミッタ
層１６２とコレクタ層１５２とに挟まれる領域が真性ベ
ース層１６３ａである。
【００３６】このように、ベース取出し用ポリシリコン
膜１５４をあらかじめ形成しておいた基板上にＳｉＧｅ
ベース層１５７を選択的にエピタキシャル成長させる方
法では、Ｓｉコレクタ層１５２と、ベース層１５７中の
外部ベース層と、エミッタ電極１６１とがポリシリコン
膜１５４の開口を介して互いに自己整合的に形成される
ことになる。
膜１５４をあらかじめ形成しておいた基板上にＳｉＧｅ
ベース層１５７を選択的にエピタキシャル成長させる方
法では、Ｓｉコレクタ層１５２と、ベース層１５７中の
外部ベース層と、エミッタ電極１６１とがポリシリコン
膜１５４の開口を介して互いに自己整合的に形成される
ことになる。
【００３７】
【発明が解決しようとする課題】しかしながら、上記各
図に示す従来のヘテロ接合型バイポーラトランジスタの
製造方法においても、それぞれ以下のような問題があ
る。
図に示す従来のヘテロ接合型バイポーラトランジスタの
製造方法においても、それぞれ以下のような問題があ
る。
【００３８】まず、図７（ａ）〜（ｉ）に示すベース・
エミッタ層を連続的にエピタキシャル成長させたバイポ
ーラトランジスタの製造方法では、有効な自己整合プロ
セスがないために、形成されたパターンに対してマスク
合わせをする必要があり、マスク合わせのためのマージ
ンを余計に取らざるをえない。したがって、このような
プロセスにより作製されるバイポーラトランジスタで
は、微細化に限界があり、余分な寄生容量により、その
特性が制限されるという問題がある。
エミッタ層を連続的にエピタキシャル成長させたバイポ
ーラトランジスタの製造方法では、有効な自己整合プロ
セスがないために、形成されたパターンに対してマスク
合わせをする必要があり、マスク合わせのためのマージ
ンを余計に取らざるをえない。したがって、このような
プロセスにより作製されるバイポーラトランジスタで
は、微細化に限界があり、余分な寄生容量により、その
特性が制限されるという問題がある。
【００３９】図８（ａ）〜（ｅ）に示す自己整合プロセ
スを用い、ベース・エミッタ層を連続的にエピタキシャ
ル成長させて形成されるバイポーラトランジスタでは、
ベース層を露出させるために、エミッタ層の選択エッチ
ングを行うことにより自己整合化を達成しているが、以
下のような問題がある。
スを用い、ベース・エミッタ層を連続的にエピタキシャ
ル成長させて形成されるバイポーラトランジスタでは、
ベース層を露出させるために、エミッタ層の選択エッチ
ングを行うことにより自己整合化を達成しているが、以
下のような問題がある。
【００４０】（１） 選択エッチングによりベース層用
のＳｉＧｅ層１３３が表面に露出されるが、（図８
（ｂ）参照）、ＳｉＧｅ層１３３の表面はＳｉ層の表面
に比べ化学的安定性が劣るため、トランジスタの信頼性
低下が懸念される。また、ＳｉＧｅ層１３３から飛散す
るＧｅによってプロセス装置が汚染される懸念もある。
のＳｉＧｅ層１３３が表面に露出されるが、（図８
（ｂ）参照）、ＳｉＧｅ層１３３の表面はＳｉ層の表面
に比べ化学的安定性が劣るため、トランジスタの信頼性
低下が懸念される。また、ＳｉＧｅ層１３３から飛散す
るＧｅによってプロセス装置が汚染される懸念もある。
【００４１】（２） ＳｉＧｅ層１３３の不純物濃度を
連続的に変えて傾斜組成ベース層を形成しようとする
と、ベース・エミッタ界面がＧｅを含まないまたは少な
いＳｉで構成されている場合には、図８（ｂ）に示す工
程で、Ｓｉエミッタ層１３９及びＳｉエミッタコンタク
ト層１３８が露出しているために、選択エッチングがで
きない。
連続的に変えて傾斜組成ベース層を形成しようとする
と、ベース・エミッタ界面がＧｅを含まないまたは少な
いＳｉで構成されている場合には、図８（ｂ）に示す工
程で、Ｓｉエミッタ層１３９及びＳｉエミッタコンタク
ト層１３８が露出しているために、選択エッチングがで
きない。
【００４２】（３） 選択エッチングに用いるエッチン
グ液が、従来のシリコンプロセスに用いられてきたもの
と異なり特殊なものであるため、汎用されているプロセ
スラインへの導入が困難である。
グ液が、従来のシリコンプロセスに用いられてきたもの
と異なり特殊なものであるため、汎用されているプロセ
スラインへの導入が困難である。
【００４３】したがって、ウェットプロセスによる選択
エッチングを用いたＳｉＧｅ ＨＢＴは現実的でないと
いえる。
エッチングを用いたＳｉＧｅ ＨＢＴは現実的でないと
いえる。
【００４４】以上説明してきたように、互いにヘテロ接
合を形成するベース層及びエミッタ層を連続的にエピタ
キシャル成長させて作製したＳｉ／ＳｉＧｅ ＨＢＴに
ついては、有効な自己整合プロセスがないのが現状であ
る。
合を形成するベース層及びエミッタ層を連続的にエピタ
キシャル成長させて作製したＳｉ／ＳｉＧｅ ＨＢＴに
ついては、有効な自己整合プロセスがないのが現状であ
る。
【００４５】また、図９（ａ）〜（ｅ）に示すベース層
用の単結晶ＳｉＧｅ層１５７と、エミッタ層用の単結晶
Ｓｉ層１５９の選択成長を用いた自己整合型のバイポー
ラトランジスタにおいても、製造工程が非常に複雑で、
かつ、選択成長を行うために、成長条件に制約を受け
る。また、高濃度のｐ型不純物を含むポリシリコン膜１
５４と外部ベース層１６３ｂとの電気的接続が不十分で
あり、その接続を十分に行なおうとすると、単結晶Ｓｉ
Ｇｅ層１５７あるいは単結晶Ｓｉ層１５９の膜厚が必要
以上に厚くなったり、ばらついたりする。さらに、単結
晶ＳｉＧｅ層１５７の上に単結晶Ｓｉ層１５９を連続的
に成長させるのがかなり難しいという問題もある。
用の単結晶ＳｉＧｅ層１５７と、エミッタ層用の単結晶
Ｓｉ層１５９の選択成長を用いた自己整合型のバイポー
ラトランジスタにおいても、製造工程が非常に複雑で、
かつ、選択成長を行うために、成長条件に制約を受け
る。また、高濃度のｐ型不純物を含むポリシリコン膜１
５４と外部ベース層１６３ｂとの電気的接続が不十分で
あり、その接続を十分に行なおうとすると、単結晶Ｓｉ
Ｇｅ層１５７あるいは単結晶Ｓｉ層１５９の膜厚が必要
以上に厚くなったり、ばらついたりする。さらに、単結
晶ＳｉＧｅ層１５７の上に単結晶Ｓｉ層１５９を連続的
に成長させるのがかなり難しいという問題もある。
【００４６】このように、従来より提案されているベー
ス層・エミッタ層をエピタキシャル成長により形成する
バイポーラトランジスタの製造方法においては、実用化
に適した自己整合プロセスがまだ見あたらないのが現状
である。
ス層・エミッタ層をエピタキシャル成長により形成する
バイポーラトランジスタの製造方法においては、実用化
に適した自己整合プロセスがまだ見あたらないのが現状
である。
【００４７】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、ベース層およびエミッタ層となる半
導体層を連続的にエピタキシャル成長させた後、絶縁膜
にドープした不純物を利用して自己整合的にベース層を
形成することにより、簡単なプロセスを有し、実用化に
適した自己整合型の高性能バイポーラトランジスタ及び
その製造方法を提供することにある。
あり、その目的は、ベース層およびエミッタ層となる半
導体層を連続的にエピタキシャル成長させた後、絶縁膜
にドープした不純物を利用して自己整合的にベース層を
形成することにより、簡単なプロセスを有し、実用化に
適した自己整合型の高性能バイポーラトランジスタ及び
その製造方法を提供することにある。
【００４８】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタの製造方法は、第１導電型のエミッタ層と、真
性ベース層及び外部ベース層からなる第２導電型のベー
ス層と、第１導電型のコレクタ層とを有するバイポーラ
トランジスタの製造方法であって、半導体基板のコレク
タ層の上に、上記ベース層中の真性ベース層を形成する
ための第１の半導体層をエピタキシャル成長させる第１
の工程と、上記第１の半導体層の上に、上記エミッタ層
を形成するための第２の半導体層をエピタキシャル成長
させる第２の工程と、上記第２の半導体層の上に、第２
導電型不純物を含む絶縁膜を形成する第３の工程と、上
記絶縁膜に開口を形成する第４の工程と、熱処理によ
り、上記絶縁膜から上記第２の半導体層内に第２導電型
不純物を拡散させて上記外部ベース層を形成する第５の
工程と、上記外部ベース層にコンタクトするベース電極
を形成する第６の工程と、上記開口を埋めるエミッタ電
極を形成する第７の工程とを備え、上記各工程中又は上
記各工程とは別の工程において、上記エミッタ層には第
１導電型不純物を、上記真性ベース層には第２導電型不
純物を、上記コレクタ層には第１導電型不純物を導入す
る処理を含んでいる。
ンジスタの製造方法は、第１導電型のエミッタ層と、真
性ベース層及び外部ベース層からなる第２導電型のベー
ス層と、第１導電型のコレクタ層とを有するバイポーラ
トランジスタの製造方法であって、半導体基板のコレク
タ層の上に、上記ベース層中の真性ベース層を形成する
ための第１の半導体層をエピタキシャル成長させる第１
の工程と、上記第１の半導体層の上に、上記エミッタ層
を形成するための第２の半導体層をエピタキシャル成長
させる第２の工程と、上記第２の半導体層の上に、第２
導電型不純物を含む絶縁膜を形成する第３の工程と、上
記絶縁膜に開口を形成する第４の工程と、熱処理によ
り、上記絶縁膜から上記第２の半導体層内に第２導電型
不純物を拡散させて上記外部ベース層を形成する第５の
工程と、上記外部ベース層にコンタクトするベース電極
を形成する第６の工程と、上記開口を埋めるエミッタ電
極を形成する第７の工程とを備え、上記各工程中又は上
記各工程とは別の工程において、上記エミッタ層には第
１導電型不純物を、上記真性ベース層には第２導電型不
純物を、上記コレクタ層には第１導電型不純物を導入す
る処理を含んでいる。
【００４９】この方法により、ベース・エミッタ間の界
面がエピタキシャル成長により連続的に形成されるた
め、結晶性の良好な界面構造が得られ、不必要な界面再
結合電流が低減される。その結果、電流増幅率が向上
し、低雑音化されたバイポーラトランジスタが形成され
る。しかも、簡易なプロセスによって、外部ベース層と
エミッタ層とが絶縁膜の開口パターンに対して自己整合
的に形成され、微細化により寄生容量や寄生抵抗の小さ
いバイポーラトランジスタが得られる。すなわち、動作
速度の高い高周波化に適したバイポーラトランジスタを
形成することができる。
面がエピタキシャル成長により連続的に形成されるた
め、結晶性の良好な界面構造が得られ、不必要な界面再
結合電流が低減される。その結果、電流増幅率が向上
し、低雑音化されたバイポーラトランジスタが形成され
る。しかも、簡易なプロセスによって、外部ベース層と
エミッタ層とが絶縁膜の開口パターンに対して自己整合
的に形成され、微細化により寄生容量や寄生抵抗の小さ
いバイポーラトランジスタが得られる。すなわち、動作
速度の高い高周波化に適したバイポーラトランジスタを
形成することができる。
【００５０】上記バイポーラトランジスタの製造方法に
おいて、上記第２の工程を、上記第２の半導体層に所定
の濃度の不純物をドーピングしながら行なうことができ
る。
おいて、上記第２の工程を、上記第２の半導体層に所定
の濃度の不純物をドーピングしながら行なうことができ
る。
【００５１】この方法により、エミッタ層とベース層と
の伝導帯のバンド構造をエピタキシャル工程で形成して
しまうことができる。
の伝導帯のバンド構造をエピタキシャル工程で形成して
しまうことができる。
【００５２】上記バイポーラトランジスタの製造方法に
おいて、上記第７の工程で、第１導電型不純物を含むエ
ミッタ電極を形成し、上記第７の工程の後に、上記エミ
ッタ電極から上記第１導電型不純物を上記第２の半導体
層内に拡散させることによりエミッタ層を形成する工程
をさらに備えることができる。
おいて、上記第７の工程で、第１導電型不純物を含むエ
ミッタ電極を形成し、上記第７の工程の後に、上記エミ
ッタ電極から上記第１導電型不純物を上記第２の半導体
層内に拡散させることによりエミッタ層を形成する工程
をさらに備えることができる。
【００５３】この方法により、上記エミッタ層の第１導
電型不純物の濃度を上記ベース層の第２導電型不純物の
濃度よりも高くすることができる。また、エミッタ層の
不純物濃度が濃くなる結果、ベース層のバンドギャップ
がエミッタ側からコレクタ側に向かって小さくなる傾斜
ベース構造を形成するなどの工夫をすることが可能とな
る。
電型不純物の濃度を上記ベース層の第２導電型不純物の
濃度よりも高くすることができる。また、エミッタ層の
不純物濃度が濃くなる結果、ベース層のバンドギャップ
がエミッタ側からコレクタ側に向かって小さくなる傾斜
ベース構造を形成するなどの工夫をすることが可能とな
る。
【００５４】特に、上記ベース層のバンドギャップをエ
ミッタ層のバンドギャップより小さくすることにより、
最大発振周波数の高い高周波化に適したバイポーラトラ
ンジスタを形成することができる。
ミッタ層のバンドギャップより小さくすることにより、
最大発振周波数の高い高周波化に適したバイポーラトラ
ンジスタを形成することができる。
【００５５】また、上記第１の工程で、上記第１の半導
体層を複数の元素を含むように形成し、かつ、第１の半
導体層内の上記複数の元素の組成比を真性ベース層のバ
ンドギャップがエミッタ層からコレクタ層に向かって減
少させることにより、傾斜ベース構造のベース層を有し
動作速度の高いバイポーラトランジスタが形成される。
体層を複数の元素を含むように形成し、かつ、第１の半
導体層内の上記複数の元素の組成比を真性ベース層のバ
ンドギャップがエミッタ層からコレクタ層に向かって減
少させることにより、傾斜ベース構造のベース層を有し
動作速度の高いバイポーラトランジスタが形成される。
【００５６】上記第５の工程における熱処理を、拡散し
た不純物が上記コレクタ層に到達するまで行い、上記コ
レクタ層の一部の領域を第２導電型に反転させることに
より、ベース・コレクタ間の寄生容量の小さいバイポー
ラトランジスタが形成される。
た不純物が上記コレクタ層に到達するまで行い、上記コ
レクタ層の一部の領域を第２導電型に反転させることに
より、ベース・コレクタ間の寄生容量の小さいバイポー
ラトランジスタが形成される。
【００５７】その場合、上記コレクタ層内において、第
２導電型の上記一部の領域と第１導電型のままの他の領
域との間のＰＮ接合付近における上記一部の領域の不純
物濃度を、上記真性ベース層の不純物濃度よりも低くす
ることにより、確実に寄生容量の小さいバイポーラトラ
ンジスタが得られる。
２導電型の上記一部の領域と第１導電型のままの他の領
域との間のＰＮ接合付近における上記一部の領域の不純
物濃度を、上記真性ベース層の不純物濃度よりも低くす
ることにより、確実に寄生容量の小さいバイポーラトラ
ンジスタが得られる。
【００５８】上記ベース電極を、上記第２の半導体層に
形成することもできる。
形成することもできる。
【００５９】上記第１の工程の前に、上記半導体基板の
上に上記コレクタ層をエピタキシャル成長させる工程を
さらに備えることにより、コレクタ・ベース界面の結晶
性を向上させることができ、高周波特性がさらに優れた
バイポーラトランジスタが形成される。
上に上記コレクタ層をエピタキシャル成長させる工程を
さらに備えることにより、コレクタ・ベース界面の結晶
性を向上させることができ、高周波特性がさらに優れた
バイポーラトランジスタが形成される。
【００６０】その場合にも、上記第５の工程における熱
処理を、拡散した不純物が上記コレクタ層に到達するま
で行い、上記コレクタ層の一部の領域を第２導電型に反
転させることが好ましい。
処理を、拡散した不純物が上記コレクタ層に到達するま
で行い、上記コレクタ層の一部の領域を第２導電型に反
転させることが好ましい。
【００６１】本発明のバイポーラトランジスタは、半導
体基板と、上記半導体基板の一部に形成された第１導電
型のコレクタ層と、上記コレクタ層の上にエピタキシャ
ル成長により形成された第１の半導体層と、上記第１の
半導体層の上にエピタキシャル成長により形成された第
２の半導体層と、上記第１の半導体層内に形成された第
２導電型の真性ベース層と、上記第１及び第２の半導体
層内に形成され、上記真性ベース層の周囲を取り囲む第
２導電型の外部ベース層と、上記第２の半導体層内で上
記真性ベース層の上方に位置する領域に形成された第１
導電型のエミッタ層と、上記外部ベース層の上に形成さ
れ、第２導電型不純物を含む絶縁膜と、上記絶縁膜に形
成された開口と、上記開口を埋めるエミッタ電極と、上
記外部ベース層にコンタクトするベース電極とを備え、
上記外部ベース層は、上記絶縁膜中の第２導電型の不純
物の第２の半導体層内への拡散により形成されている。
体基板と、上記半導体基板の一部に形成された第１導電
型のコレクタ層と、上記コレクタ層の上にエピタキシャ
ル成長により形成された第１の半導体層と、上記第１の
半導体層の上にエピタキシャル成長により形成された第
２の半導体層と、上記第１の半導体層内に形成された第
２導電型の真性ベース層と、上記第１及び第２の半導体
層内に形成され、上記真性ベース層の周囲を取り囲む第
２導電型の外部ベース層と、上記第２の半導体層内で上
記真性ベース層の上方に位置する領域に形成された第１
導電型のエミッタ層と、上記外部ベース層の上に形成さ
れ、第２導電型不純物を含む絶縁膜と、上記絶縁膜に形
成された開口と、上記開口を埋めるエミッタ電極と、上
記外部ベース層にコンタクトするベース電極とを備え、
上記外部ベース層は、上記絶縁膜中の第２導電型の不純
物の第２の半導体層内への拡散により形成されている。
【００６２】これにより、上述のような高周波化に適し
た自己整合型バイポーラトランジスタの構造が実現す
る。
た自己整合型バイポーラトランジスタの構造が実現す
る。
【００６３】上記バイポーラトランジスタにおいて、上
記ベース層のバンドギャップをエミッタ層のバンドギャ
ップより小さくしておくことにより、最大発振周波数の
高い高周波化に適したバイポーラトランジスタが得られ
る。
記ベース層のバンドギャップをエミッタ層のバンドギャ
ップより小さくしておくことにより、最大発振周波数の
高い高周波化に適したバイポーラトランジスタが得られ
る。
【００６４】また、上記ベース層のバンドギャップを上
記エミッタ層から上記コレクタ層に向かって減少させる
ことにより、キャリアの走行速度の高いつまり動作速度
の高いバイポーラトランジスタが得られる。
記エミッタ層から上記コレクタ層に向かって減少させる
ことにより、キャリアの走行速度の高いつまり動作速度
の高いバイポーラトランジスタが得られる。
【００６５】上記コレクタ層のうち上記絶縁膜の下方に
位置する一部の領域が、上記絶縁膜から拡散された第２
導電型不純物を含んで第２導電型に反転している構造と
なっていることにより、寄生容量の低減を図ることがで
きる。
位置する一部の領域が、上記絶縁膜から拡散された第２
導電型不純物を含んで第２導電型に反転している構造と
なっていることにより、寄生容量の低減を図ることがで
きる。
【００６６】その場合、上記コレクタ層内において、第
２導電型の上記一部の領域と第１導電型のままの他の領
域との間のＰＮ接合付近における上記一部の領域の不純
物濃度を、上記真性ベース層の不純物濃度よりも低くし
ておくことにより、さらに寄生容量の低減を図ることが
できる。
２導電型の上記一部の領域と第１導電型のままの他の領
域との間のＰＮ接合付近における上記一部の領域の不純
物濃度を、上記真性ベース層の不純物濃度よりも低くし
ておくことにより、さらに寄生容量の低減を図ることが
できる。
【００６７】上記バイポーラトランジスタにおいて、上
記ベース電極を、上記半導体層の単結晶領域に形成して
おくことにより、外部ベース層の低抵抗化を図ることが
できる。
記ベース電極を、上記半導体層の単結晶領域に形成して
おくことにより、外部ベース層の低抵抗化を図ることが
できる。
【００６８】この場合にも、上記コレクタ層のうち上記
絶縁膜の下方に位置する一部の領域が、上記絶縁膜から
拡散された第２導電型不純物を含んで第２導電型に反転
している構造となっていることが好ましい。
絶縁膜の下方に位置する一部の領域が、上記絶縁膜から
拡散された第２導電型不純物を含んで第２導電型に反転
している構造となっていることが好ましい。
【００６９】上記バイポーラトランジスタにおいて、上
記エミッタ層にシリコンを含ませ、上記ベース層にシリ
コン及びゲルマニウムを含ませ、上記コレクタ層にシリ
コンを含ませることにより、Ｓｉ／ＳｉＧｅ−ＨＢＴを
構成することができる。
記エミッタ層にシリコンを含ませ、上記ベース層にシリ
コン及びゲルマニウムを含ませ、上記コレクタ層にシリ
コンを含ませることにより、Ｓｉ／ＳｉＧｅ−ＨＢＴを
構成することができる。
【００７０】上記バイポーラトランジスタがＮＰＮ型バ
イポーラトランジスタである場合には上記絶縁膜をＢＳ
Ｇ膜とすることが好ましく、上記バイポーラトランジス
タがＰＮＰ型バイポーラトランジスタである場合には上
記絶縁膜をＰＳＧ膜とすることが好ましい。
イポーラトランジスタである場合には上記絶縁膜をＢＳ
Ｇ膜とすることが好ましく、上記バイポーラトランジス
タがＰＮＰ型バイポーラトランジスタである場合には上
記絶縁膜をＰＳＧ膜とすることが好ましい。
【００７１】
【発明の実施の形態】（第１の実施形態）図１は、本実
施形態に係るＳｉエミッタ層とＳｉＧｅベース層とを有
するヘテロバイポーラトランジスタの断面図である。
施形態に係るＳｉエミッタ層とＳｉＧｅベース層とを有
するヘテロバイポーラトランジスタの断面図である。
【００７２】図１に示すように、Ｓｉ基板１の上には、
ＬＯＣＯＳ膜２によって囲まれる第１の活性領域Ｒe1と
第２の活性領域Ｒe2とが設けられている。Ｓｉ基板１内
には、ｎ型不純物を含むサブコレクタ層３ａが形成され
ており、このサブコレクタ層３ａはＳｉ基板１内におい
て第１の活性領域Ｒe1と第２の活性領域Ｒe2との間に亘
っている。また、Ｓｉ基板１においてサブコレクタ層３
ａの上にはエピタキシャル層が設けられており、このエ
ピタキシャル層のうち第１の活性領域Ｒe1にはＳｉコレ
クタ層３ｂが、第２の活性領域Ｒe2にはコレクタウォー
ル層３ｃがそれぞれ設けられている。さらに、Ｓｉ基板
１の第１の活性領域Ｒe1の上には、エピタキシャル成長
によって順次形成されたＳｉＧｅ層４とＳｉ層５とが形
成されている。ＳｉＧｅ層４及びＳｉ層５は、Ｓｉ基板
１の単結晶領域が露出している部分の上では単結晶膜と
なり、ＬＯＣＯＳ膜２の上では多結晶膜となっている。
ＳｉＧｅ層４におけるＳｉコレクタ層３ｂの上方に位置
する領域はｐ型不純物を含むＳｉＧｅ真性ベース層８ａ
となっており、ＳｉＧｅ真性ベース層８ａの側方の領域
には、ＳｉＧｅ層４，Ｓｉ層５及びＳｉ基板１内の各部
分８ｘ，８ｙ及び８ｚに亘る外部ベース層８ｂが形成さ
れている。さらに、Ｓｉ層５におけるＳｉＧｅ真性ベー
ス層８ａの上方に位置する領域には、ｎ型不純物を含む
Ｓｉエミッタ層９が形成されている。
ＬＯＣＯＳ膜２によって囲まれる第１の活性領域Ｒe1と
第２の活性領域Ｒe2とが設けられている。Ｓｉ基板１内
には、ｎ型不純物を含むサブコレクタ層３ａが形成され
ており、このサブコレクタ層３ａはＳｉ基板１内におい
て第１の活性領域Ｒe1と第２の活性領域Ｒe2との間に亘
っている。また、Ｓｉ基板１においてサブコレクタ層３
ａの上にはエピタキシャル層が設けられており、このエ
ピタキシャル層のうち第１の活性領域Ｒe1にはＳｉコレ
クタ層３ｂが、第２の活性領域Ｒe2にはコレクタウォー
ル層３ｃがそれぞれ設けられている。さらに、Ｓｉ基板
１の第１の活性領域Ｒe1の上には、エピタキシャル成長
によって順次形成されたＳｉＧｅ層４とＳｉ層５とが形
成されている。ＳｉＧｅ層４及びＳｉ層５は、Ｓｉ基板
１の単結晶領域が露出している部分の上では単結晶膜と
なり、ＬＯＣＯＳ膜２の上では多結晶膜となっている。
ＳｉＧｅ層４におけるＳｉコレクタ層３ｂの上方に位置
する領域はｐ型不純物を含むＳｉＧｅ真性ベース層８ａ
となっており、ＳｉＧｅ真性ベース層８ａの側方の領域
には、ＳｉＧｅ層４，Ｓｉ層５及びＳｉ基板１内の各部
分８ｘ，８ｙ及び８ｚに亘る外部ベース層８ｂが形成さ
れている。さらに、Ｓｉ層５におけるＳｉＧｅ真性ベー
ス層８ａの上方に位置する領域には、ｎ型不純物を含む
Ｓｉエミッタ層９が形成されている。
【００７３】さらに、Ｓｉ層５の上には高濃度のｐ型不
純物を含むＢＳＧ（Boron SilicateGlass）膜６が設け
られていて、上述の外部ベース層８ｂには、このＢＳＧ
膜６から拡散したｐ型不純物であるボロンがドープされ
ている。そして、ＢＳＧ膜６の開口の側面には酸化シリ
コンからなるサイドウォール１０が形成されており、開
口内には高濃度のｎ型不純物（例えばリン）を含むポリ
シリコンからなるエミッタ電極１１が形成されている。
そして、このエミッタ電極１１からＳｉエミッタ層９内
にｎ型不純物（例えばリン）を拡散させてなる高濃度エ
ミッタ層９ａが形成されている。
純物を含むＢＳＧ（Boron SilicateGlass）膜６が設け
られていて、上述の外部ベース層８ｂには、このＢＳＧ
膜６から拡散したｐ型不純物であるボロンがドープされ
ている。そして、ＢＳＧ膜６の開口の側面には酸化シリ
コンからなるサイドウォール１０が形成されており、開
口内には高濃度のｎ型不純物（例えばリン）を含むポリ
シリコンからなるエミッタ電極１１が形成されている。
そして、このエミッタ電極１１からＳｉエミッタ層９内
にｎ型不純物（例えばリン）を拡散させてなる高濃度エ
ミッタ層９ａが形成されている。
【００７４】また、Ｓｉ基板１内の第２の活性領域Ｒe2
の上には、ｎ型不純物（例えばリン）を含むコレクタ電
極１２が形成されている。そして、コレクタウォール層
３ｃの上には、コレクタ電極１２から拡散されたｎ型不
純物を含むコレクタコンタクト層１４が形成されてい
る。
の上には、ｎ型不純物（例えばリン）を含むコレクタ電
極１２が形成されている。そして、コレクタウォール層
３ｃの上には、コレクタ電極１２から拡散されたｎ型不
純物を含むコレクタコンタクト層１４が形成されてい
る。
【００７５】さらに、基板の主面上には、酸化シリコン
からなる層間絶縁膜１３が形成されていて、この層間絶
縁膜１３に形成されたコンタクトホールを介して上述の
エミッタ電極１１，Ｓｉ層５，コレクタ電極１２にそれ
ぞれ接続されるＡｌ配線２１，２２，２３が設けられて
いる。ここで、上述のＳｉ層５及びＳｉＧｅ層４の多結
晶膜となっている部分は、結晶膜となっている部分に形
成された外部ベース層８ｂにつながるものであり、いわ
ばベース電極として機能している。
からなる層間絶縁膜１３が形成されていて、この層間絶
縁膜１３に形成されたコンタクトホールを介して上述の
エミッタ電極１１，Ｓｉ層５，コレクタ電極１２にそれ
ぞれ接続されるＡｌ配線２１，２２，２３が設けられて
いる。ここで、上述のＳｉ層５及びＳｉＧｅ層４の多結
晶膜となっている部分は、結晶膜となっている部分に形
成された外部ベース層８ｂにつながるものであり、いわ
ばベース電極として機能している。
【００７６】本実施形態に係るヘテロバイポーラトラン
ジスタによると、エピタキシャル成長されたＳｉＧｅ層
４及びＳｉ層５の上に、開口を有する不純物ドープ用の
ＢＳＧ膜６を形成し、このＢＳＧ膜６からｐ型不純物で
あるボロンを拡散させて外部ベース層８ｂを形成する一
方、ＢＳＧ膜６の開口に形成されたエミッタ電極１１か
らＳｉエミッタ層９内にｎ型不純物を拡散させて高濃度
エミッタ層９ａを形成している。つまり、外部ベース層
８ｂと高濃度エミッタ層９ａとはいずれもＢＳＧ膜６の
開口に自己整合的に形成されている。このように、ＢＳ
Ｇ膜６に絶縁膜としての機能と不純物拡散源としての機
能とを持たせることにより、外部ベース層８ｂと高濃度
エミッタ層９ａとが互いに自己整合的に形成された自己
整合型のヘテロバイポーラトランジスタを実現すること
ができる。
ジスタによると、エピタキシャル成長されたＳｉＧｅ層
４及びＳｉ層５の上に、開口を有する不純物ドープ用の
ＢＳＧ膜６を形成し、このＢＳＧ膜６からｐ型不純物で
あるボロンを拡散させて外部ベース層８ｂを形成する一
方、ＢＳＧ膜６の開口に形成されたエミッタ電極１１か
らＳｉエミッタ層９内にｎ型不純物を拡散させて高濃度
エミッタ層９ａを形成している。つまり、外部ベース層
８ｂと高濃度エミッタ層９ａとはいずれもＢＳＧ膜６の
開口に自己整合的に形成されている。このように、ＢＳ
Ｇ膜６に絶縁膜としての機能と不純物拡散源としての機
能とを持たせることにより、外部ベース層８ｂと高濃度
エミッタ層９ａとが互いに自己整合的に形成された自己
整合型のヘテロバイポーラトランジスタを実現すること
ができる。
【００７７】次に、図２（ａ）〜（ｋ）を参照しなが
ら、本実施形態に係るヘテロバイポーラトランジスタの
製造方法について説明する。
ら、本実施形態に係るヘテロバイポーラトランジスタの
製造方法について説明する。
【００７８】まず、図２（ａ）に示す工程で、Ｓｉ基板
１内に高濃度のｎ型不純物が注入されたサブコレクタ層
３ａを形成した後、低濃度のｎ型不純物を含むＳｉ単結
晶膜をエピタキシャル成長させて、このＳｉ単結晶膜の
上に第１，第２活性領域Ｒe1，Ｒe2を囲むＬＯＣＯＳ膜
２を形成する。そして、エピタキシャル成長されたＳｉ
単結晶膜は、第１の活性領域Ｒe1ではＳｉコレクタ層３
ｂとなり、第２の活性領域Ｒe2ではコレクタウォール層
３ｃとなっている。
１内に高濃度のｎ型不純物が注入されたサブコレクタ層
３ａを形成した後、低濃度のｎ型不純物を含むＳｉ単結
晶膜をエピタキシャル成長させて、このＳｉ単結晶膜の
上に第１，第２活性領域Ｒe1，Ｒe2を囲むＬＯＣＯＳ膜
２を形成する。そして、エピタキシャル成長されたＳｉ
単結晶膜は、第１の活性領域Ｒe1ではＳｉコレクタ層３
ｂとなり、第２の活性領域Ｒe2ではコレクタウォール層
３ｃとなっている。
【００７９】次に、図２（ｂ）に示す工程で、基板の全
面上に、ＵＨＶ−ＣＶＤ法により、ボロンをドープした
厚み約５０ｎｍのｐ型ＳｉＧｅ層４と、リンをドープし
た厚み約１５０ｎｍのＳｉ層５とを順次エピタキシャル
成長により形成する。この時、ＳｉＧｅ層４及びＳｉ層
５は、シリコン表面が露出した部分の上では単結晶膜で
あり、ＬＯＣＯＳ膜２の上には多結晶膜である。
面上に、ＵＨＶ−ＣＶＤ法により、ボロンをドープした
厚み約５０ｎｍのｐ型ＳｉＧｅ層４と、リンをドープし
た厚み約１５０ｎｍのＳｉ層５とを順次エピタキシャル
成長により形成する。この時、ＳｉＧｅ層４及びＳｉ層
５は、シリコン表面が露出した部分の上では単結晶膜で
あり、ＬＯＣＯＳ膜２の上には多結晶膜である。
【００８０】次に、図２（ｃ）に示す工程で、ＳｉＧｅ
層４及びＳｉ層５のうち活性ベース層と引き出しベース
電極として機能する部分を残して、他の部分はドライエ
ッチングによって除去する。
層４及びＳｉ層５のうち活性ベース層と引き出しベース
電極として機能する部分を残して、他の部分はドライエ
ッチングによって除去する。
【００８１】次に、図２（ｄ）に示す工程で、基板の全
面上に８％程度のボロンを含むＢＳＧ（Boron Silicate
Glass）膜６を常圧ＣＶＤ法により厚さ約２００ｎｍだ
け堆積した後、フォトリソグラフィー工程及びドライエ
ッチング工程により、ＢＳＧ膜６をパターニングして、
ＢＳＧ膜６のうち第２の活性領域Ｒe2の部分は全面的に
除去する一方、ＢＳＧ膜６のうち第１の活性領域Ｒe1の
上にエミッタ電極形成用の開口６ａを形成する。
面上に８％程度のボロンを含むＢＳＧ（Boron Silicate
Glass）膜６を常圧ＣＶＤ法により厚さ約２００ｎｍだ
け堆積した後、フォトリソグラフィー工程及びドライエ
ッチング工程により、ＢＳＧ膜６をパターニングして、
ＢＳＧ膜６のうち第２の活性領域Ｒe2の部分は全面的に
除去する一方、ＢＳＧ膜６のうち第１の活性領域Ｒe1の
上にエミッタ電極形成用の開口６ａを形成する。
【００８２】次に、図２（ｅ）に示す工程で、ＣＶＤ法
により、基板の全面上に厚み約１００ｎｍの保護酸化膜
７を堆積する。この保護酸化膜７は次工程でのＢＳＧ膜
６からのボロン拡散の際に、ＢＳＧ膜６から気相中にボ
ロンが抜け出し、シリコン表面が露出した部分に付着し
て、基板内に拡散することを防止する働きをする。
により、基板の全面上に厚み約１００ｎｍの保護酸化膜
７を堆積する。この保護酸化膜７は次工程でのＢＳＧ膜
６からのボロン拡散の際に、ＢＳＧ膜６から気相中にボ
ロンが抜け出し、シリコン表面が露出した部分に付着し
て、基板内に拡散することを防止する働きをする。
【００８３】次に、図２（ｆ）に示す工程で、ＲＴＡ
（Rapid Thermal Anneal）法により、９５０℃で１０秒
間の熱処理を行い、ＢＳＧ膜６中のボロンをＳｉ層５及
びＳｉＧｅ層４及びコレクタ層３ｂ内に拡散させる。こ
の工程により、ｎ型のＳｉ層５及びＳｉコレクタ層３ｂ
のうちＢＳＧ膜６の下方に位置する部分８ｘ，８ｚはｐ
型に反転し、ＳｉＧｅ層４のうちＢＳＧ膜６の下方に位
置する部分８ｙはｐ型不純物濃度がさらに濃くなって低
抵抗化する。その結果、Ｓｉ層５，ＳｉＧｅ層４及びコ
レクタ層３ｂ内の各部分８ｘ，８ｙ，８ｚに亘る外部ベ
ース層８ｂが形成される。また、Ｓｉ層５のうちＢＳＧ
膜６からの不純物が拡散していない部分つまり開口６ａ
の下方の部分はｎ型のままでＳｉエミッタ層９となる。
（Rapid Thermal Anneal）法により、９５０℃で１０秒
間の熱処理を行い、ＢＳＧ膜６中のボロンをＳｉ層５及
びＳｉＧｅ層４及びコレクタ層３ｂ内に拡散させる。こ
の工程により、ｎ型のＳｉ層５及びＳｉコレクタ層３ｂ
のうちＢＳＧ膜６の下方に位置する部分８ｘ，８ｚはｐ
型に反転し、ＳｉＧｅ層４のうちＢＳＧ膜６の下方に位
置する部分８ｙはｐ型不純物濃度がさらに濃くなって低
抵抗化する。その結果、Ｓｉ層５，ＳｉＧｅ層４及びコ
レクタ層３ｂ内の各部分８ｘ，８ｙ，８ｚに亘る外部ベ
ース層８ｂが形成される。また、Ｓｉ層５のうちＢＳＧ
膜６からの不純物が拡散していない部分つまり開口６ａ
の下方の部分はｎ型のままでＳｉエミッタ層９となる。
【００８４】次に、図２（ｇ）に示す工程で、異方性ド
ライエッチングにより、保護酸化膜７をエッチバックし
て、ＢＳＧ膜６の側面にサイドウォール１０を形成す
る。このサイドウォール１０は、後に形成される高濃度
エミッタ層と外部ベース層との耐圧を十分に確保するた
めのものである。
ライエッチングにより、保護酸化膜７をエッチバックし
て、ＢＳＧ膜６の側面にサイドウォール１０を形成す
る。このサイドウォール１０は、後に形成される高濃度
エミッタ層と外部ベース層との耐圧を十分に確保するた
めのものである。
【００８５】次に、図２（ｈ）に示す工程で、エミッタ
電極およびコレクタ電極となる高濃度にリンがドープさ
れたポリシリコン膜をＬＰＣＶＤ法により堆積した後、
ドライエッチングにより、このポリシリコン膜をパター
ニングして、第１の活性領域Ｒe1上にはエミッタ電極１
１を、第２の活性領域Ｒe2上にはコレクタ電極１２をそ
れぞれ形成する。
電極およびコレクタ電極となる高濃度にリンがドープさ
れたポリシリコン膜をＬＰＣＶＤ法により堆積した後、
ドライエッチングにより、このポリシリコン膜をパター
ニングして、第１の活性領域Ｒe1上にはエミッタ電極１
１を、第２の活性領域Ｒe2上にはコレクタ電極１２をそ
れぞれ形成する。
【００８６】次に、図２（ｉ）に示す工程で、ＣＶＤ法
により、酸化シリコンからなる層間絶縁膜１３を堆積す
る。
により、酸化シリコンからなる層間絶縁膜１３を堆積す
る。
【００８７】次に、図２（ｊ）に示す工程で、熱処理に
より、エミッタ電極１１からＳｉエミッタ層９にリンを
拡散させて高濃度エミッタ層９ａを形成するとともに、
コレクタ電極１２からコレクタウォール層３ｃ内にリン
を拡散させてコレクタコンタクト層１４を形成する。
より、エミッタ電極１１からＳｉエミッタ層９にリンを
拡散させて高濃度エミッタ層９ａを形成するとともに、
コレクタ電極１２からコレクタウォール層３ｃ内にリン
を拡散させてコレクタコンタクト層１４を形成する。
【００８８】次に、図２（ｋ）に示す工程で、ドライエ
ッチングにより、層間絶縁膜１３にエミッタ電極１１，
Ｓｉ層５及びコレクタ電極１２にそれぞれ到達するコン
タクトホールを形成した後、各コンタクトホール内及び
層間絶縁膜１３の上に亘って、Ａｌ配線２１，２２，２
３を形成する。
ッチングにより、層間絶縁膜１３にエミッタ電極１１，
Ｓｉ層５及びコレクタ電極１２にそれぞれ到達するコン
タクトホールを形成した後、各コンタクトホール内及び
層間絶縁膜１３の上に亘って、Ａｌ配線２１，２２，２
３を形成する。
【００８９】本実施形態に係るバイポーラトランジスタ
の製造方法によると、互いにヘテロ接合を形成するＳｉ
エミッタ層９とＳｉＧｅ真性ベース層８ａとを有し、外
部ベース層８ｂとＳｉエミッタ層９とが互いに自己整合
的に形成された自己整合型のヘテロバイポーラトランジ
スタを、非常に簡易な工程で形成することができる。こ
のような工程により作製されたトランジスタでは、以下
のようなメリットがある。
の製造方法によると、互いにヘテロ接合を形成するＳｉ
エミッタ層９とＳｉＧｅ真性ベース層８ａとを有し、外
部ベース層８ｂとＳｉエミッタ層９とが互いに自己整合
的に形成された自己整合型のヘテロバイポーラトランジ
スタを、非常に簡易な工程で形成することができる。こ
のような工程により作製されたトランジスタでは、以下
のようなメリットがある。
【００９０】 自己整合型であるために、極限まで
トランジスタの微細化を図ることが可能となり、不要な
寄生容量を低減できる結果、さらに動作速度の高速化が
図れる。
トランジスタの微細化を図ることが可能となり、不要な
寄生容量を低減できる結果、さらに動作速度の高速化が
図れる。
【００９１】 ベース・エミッタ間のヘテロ接合界
面がエピタキシャル成長により連続的に形成されるた
め、結晶性の良好な界面構造が得られ、不必要な界面再
結合電流が低減される。その結果、電流増幅率の向上、
低雑音化が図れる。
面がエピタキシャル成長により連続的に形成されるた
め、結晶性の良好な界面構造が得られ、不必要な界面再
結合電流が低減される。その結果、電流増幅率の向上、
低雑音化が図れる。
【００９２】 ＢＳＧ膜６からのボロンの拡散によ
り、外部ベース層８ｂの低抵抗化が可能となる。その結
果、最大発振周波数の向上、雑音の低減が図られる。
り、外部ベース層８ｂの低抵抗化が可能となる。その結
果、最大発振周波数の向上、雑音の低減が図られる。
【００９３】 Ｇｅを含んでいるＳｉＧｅベース層
４が製造工程中で表面に露出されないため、プロセス装
置内へのＧｅの飛散を招くことがなく、プロセスの安定
化、相互汚染が防止される。
４が製造工程中で表面に露出されないため、プロセス装
置内へのＧｅの飛散を招くことがなく、プロセスの安定
化、相互汚染が防止される。
【００９４】（第２の実施形態）図３は、本実施形態に
係るＳｉＧｅベース層を有するヘテロバイポーラトラン
ジスタの断面図である。同図に示すように、本実施形態
に係るバイポーラトランジスタは、上記第１の実施形態
におけるバイポーラトランジスタの構造とほぼ同じ構造
を有している。しかし、第１の実施形態の製造方法で
は、Ｓｉエミッタ層９へのｎ型不純物のドープはＳｉ層
５をエピタキシャル成長させる際に行なっているのに対
して、本実施形態では、非常に薄いアンドープのＳｉ層
５をＳｉＧｅ層４の上に連続的にエピタキシャル成長さ
せることにより、Ｓｉキャップエミッタ層９ｂを形成し
ている点が異なる。そして、後工程でエミッタ電極１１
からリンを浅く拡散させてＳｉ層５のほぼ全厚み分を高
濃度エミッタ層９ａとしている。また、ｐ型のＳｉＧｅ
真性ベース層８ｂのＧｅ組成比は、エミッタ側からコレ
クタ側に向かって増大しており、その結果、エミッタ側
からコレクタ側に向かうほどバンドギャップが減小する
傾斜ベース構造となっている。
係るＳｉＧｅベース層を有するヘテロバイポーラトラン
ジスタの断面図である。同図に示すように、本実施形態
に係るバイポーラトランジスタは、上記第１の実施形態
におけるバイポーラトランジスタの構造とほぼ同じ構造
を有している。しかし、第１の実施形態の製造方法で
は、Ｓｉエミッタ層９へのｎ型不純物のドープはＳｉ層
５をエピタキシャル成長させる際に行なっているのに対
して、本実施形態では、非常に薄いアンドープのＳｉ層
５をＳｉＧｅ層４の上に連続的にエピタキシャル成長さ
せることにより、Ｓｉキャップエミッタ層９ｂを形成し
ている点が異なる。そして、後工程でエミッタ電極１１
からリンを浅く拡散させてＳｉ層５のほぼ全厚み分を高
濃度エミッタ層９ａとしている。また、ｐ型のＳｉＧｅ
真性ベース層８ｂのＧｅ組成比は、エミッタ側からコレ
クタ側に向かって増大しており、その結果、エミッタ側
からコレクタ側に向かうほどバンドギャップが減小する
傾斜ベース構造となっている。
【００９５】本実施形態に係るバイポーラトランジスタ
の製造工程については図示しないが、上記第１の実施形
態の製造工程と異なる点のみを説明する。
の製造工程については図示しないが、上記第１の実施形
態の製造工程と異なる点のみを説明する。
【００９６】第１の実施例における図２（ｂ）に示す工
程に相当する工程では、ＳｉＧｅ層４の上には、厚み約
１５０ｎｍのＳｉ層５の代わりに、アンドープの厚み約
２０ｎｍのＳｉ層５をエピタキシャル成長させる。ま
た、ＳｉＧｅ層４中のＧｅ組成比は、エミッタ側からコ
レクタ側に向かって増大している。
程に相当する工程では、ＳｉＧｅ層４の上には、厚み約
１５０ｎｍのＳｉ層５の代わりに、アンドープの厚み約
２０ｎｍのＳｉ層５をエピタキシャル成長させる。ま
た、ＳｉＧｅ層４中のＧｅ組成比は、エミッタ側からコ
レクタ側に向かって増大している。
【００９７】第１の実施例における図２（ｊ）に示す工
程に相当する工程では、熱処理により、エミッタ電極１
１からアンドープのＳｉキャップエミッタ層９ｂにリン
を浅く拡散させて高濃度エミッタ層９ａを形成し、ベー
ス・エミッタ接合を形成している。
程に相当する工程では、熱処理により、エミッタ電極１
１からアンドープのＳｉキャップエミッタ層９ｂにリン
を浅く拡散させて高濃度エミッタ層９ａを形成し、ベー
ス・エミッタ接合を形成している。
【００９８】このような工程で作製されたバイポーラト
ランジスタでは、高濃度エミッタ層９ａのドーピング濃
度を高くできるため、エミッタ注入効率を高めることが
できる。したがって、例えばＳｉＧｅ真性ベース層８ａ
の構造をバンドギャップがエミッタ側からコレクタ側に
向かって減少する傾斜ベース構造にすることができる。
すなわち、ベース・エミッタ接合のバンドギャップ差が
ないか、もしくは小さいバイポーラトランジスタで、ベ
ース層の不純物濃度を上げられないものについて有効で
ある。
ランジスタでは、高濃度エミッタ層９ａのドーピング濃
度を高くできるため、エミッタ注入効率を高めることが
できる。したがって、例えばＳｉＧｅ真性ベース層８ａ
の構造をバンドギャップがエミッタ側からコレクタ側に
向かって減少する傾斜ベース構造にすることができる。
すなわち、ベース・エミッタ接合のバンドギャップ差が
ないか、もしくは小さいバイポーラトランジスタで、ベ
ース層の不純物濃度を上げられないものについて有効で
ある。
【００９９】（第３の実施形態）図４は、本実施形態に
係るＳｉＧｅベース層を有するヘテロバイポーラトラン
ジスタの断面図である。同図に示すように、本実施形態
に係るバイポーラトランジスタは、上記第１の実施形態
におけるバイポーラトランジスタの構造とほぼ同じ構造
を有している。しかし、本実施形態では、第１の活性領
域Ｒe1を第１の実施形態におけるよりも広くしておい
て、ＳｉＧｅ層４及びＳｉ層５の単結晶膜となる部分を
広くしている。その結果、本実施形態では、ベース電極
の取り出し部は、外部ベース層８ｂのうち単結晶膜とな
っている部分である。
係るＳｉＧｅベース層を有するヘテロバイポーラトラン
ジスタの断面図である。同図に示すように、本実施形態
に係るバイポーラトランジスタは、上記第１の実施形態
におけるバイポーラトランジスタの構造とほぼ同じ構造
を有している。しかし、本実施形態では、第１の活性領
域Ｒe1を第１の実施形態におけるよりも広くしておい
て、ＳｉＧｅ層４及びＳｉ層５の単結晶膜となる部分を
広くしている。その結果、本実施形態では、ベース電極
の取り出し部は、外部ベース層８ｂのうち単結晶膜とな
っている部分である。
【０１００】このような構造とすることで、ＢＳＧ膜６
からＳｉ層５，ＳｉＧｅ層４，Ｓｉコレクタ層３ｂの各
部分８ｘ，８ｙ，８ｚにボロンを拡散して外部ベース層
８ｂを形成する際に、第１の実施形態の構造よりも外部
ベース層８ｂにおけるｐ型層の膜厚を大きくすることが
可能となり、さらなる外部ベース層８ｂの低抵抗化を図
ることができる。
からＳｉ層５，ＳｉＧｅ層４，Ｓｉコレクタ層３ｂの各
部分８ｘ，８ｙ，８ｚにボロンを拡散して外部ベース層
８ｂを形成する際に、第１の実施形態の構造よりも外部
ベース層８ｂにおけるｐ型層の膜厚を大きくすることが
可能となり、さらなる外部ベース層８ｂの低抵抗化を図
ることができる。
【０１０１】この際、単結晶層に形成された外部ベース
層でのベース・コレクタ接合容量を低減するために、Ｂ
ＳＧ膜からのボロンの拡散を制御して、Ｓｉコレクタ層
３ｂ内でｐ型に反転した部分８ｚの不純物濃度をできる
だけ低く設定することが望ましい。
層でのベース・コレクタ接合容量を低減するために、Ｂ
ＳＧ膜からのボロンの拡散を制御して、Ｓｉコレクタ層
３ｂ内でｐ型に反転した部分８ｚの不純物濃度をできる
だけ低く設定することが望ましい。
【０１０２】（第４の実施形態）図５は、本実施形態に
係るＳｉＧｅベース層を有するヘテロバイポーラトラン
ジスタの断面図である。同図に示すように、本実施形態
に係るバイポーラトランジスタは、上記第１の実施形態
におけるバイポーラトランジスタの構造とほぼ同じ構造
を有している。しかし、第１の実施形態の製造方法で
は、あらかじめＳｉコレクタ層３ｂを形成した基板上に
ＳｉＧｅ層４とＳｉ層５とをエピタキシャル成長により
順次形成しているが、本実施形態では、サブコレクタ層
３ａがあらかじめ形成されたＳｉ基板１の上に、コレク
タ層用のＳｉ層３ｘをエピタキシャル成長させてから、
その上に、ＳｉＧｅ層４及びＳｉ層５をエピタキシャル
成長させている点が異なる。本実施形態に係るバイポー
ラトランジスタにおいては、ＢＳＧ膜６からのボロンの
拡散によって、Ｓｉ層５，ＳｉＧｅ層４，コレクタ層及
びＳｉ層３ｘの各部分８ｘ，８ｙ，８ｚ，８ｗに亘る外
部ベース層８ｂが形成される。
係るＳｉＧｅベース層を有するヘテロバイポーラトラン
ジスタの断面図である。同図に示すように、本実施形態
に係るバイポーラトランジスタは、上記第１の実施形態
におけるバイポーラトランジスタの構造とほぼ同じ構造
を有している。しかし、第１の実施形態の製造方法で
は、あらかじめＳｉコレクタ層３ｂを形成した基板上に
ＳｉＧｅ層４とＳｉ層５とをエピタキシャル成長により
順次形成しているが、本実施形態では、サブコレクタ層
３ａがあらかじめ形成されたＳｉ基板１の上に、コレク
タ層用のＳｉ層３ｘをエピタキシャル成長させてから、
その上に、ＳｉＧｅ層４及びＳｉ層５をエピタキシャル
成長させている点が異なる。本実施形態に係るバイポー
ラトランジスタにおいては、ＢＳＧ膜６からのボロンの
拡散によって、Ｓｉ層５，ＳｉＧｅ層４，コレクタ層及
びＳｉ層３ｘの各部分８ｘ，８ｙ，８ｚ，８ｗに亘る外
部ベース層８ｂが形成される。
【０１０３】従来の製造方法においては、エピタキシャ
ル成長によりコレクタ・ベース・エミッタとなる半導体
層を連続的に形成した場合には、外部ベース層でのベー
ス・コレクタ接合容量の増大を招き、その結果、高周波
特性が劣化するという不具合があった。それに対し、本
実施形態では、Ｓｉコレクタ層３ｂをエピタキシャル成
長により形成されたＳｉ層３ｘ内に設けても、外部ベー
ス層８ｂを拡散によりｐ型化させる工程が含まれている
ため、Ｓｉ層３ｘのうちＢＳＧ膜６の下方に位置する部
分８ｗをｐ型に反転することができる。その結果、不要
なベース・コレクタ接合容量の増大を招くことはない。
ル成長によりコレクタ・ベース・エミッタとなる半導体
層を連続的に形成した場合には、外部ベース層でのベー
ス・コレクタ接合容量の増大を招き、その結果、高周波
特性が劣化するという不具合があった。それに対し、本
実施形態では、Ｓｉコレクタ層３ｂをエピタキシャル成
長により形成されたＳｉ層３ｘ内に設けても、外部ベー
ス層８ｂを拡散によりｐ型化させる工程が含まれている
ため、Ｓｉ層３ｘのうちＢＳＧ膜６の下方に位置する部
分８ｗをｐ型に反転することができる。その結果、不要
なベース・コレクタ接合容量の増大を招くことはない。
【０１０４】本実施形態においても、第３の実施形態で
説明したように、単結晶膜内に形成された外部ベース層
８ｂでのベース・コレクタ接合容量を低減するために、
ＢＳＧ膜６からのボロンの拡散を制御して、Ｓｉ層３ｘ
のうちｐ型に反転した部分８ｗにおける不純物濃度をで
きるだけ低く設定することが望ましい。
説明したように、単結晶膜内に形成された外部ベース層
８ｂでのベース・コレクタ接合容量を低減するために、
ＢＳＧ膜６からのボロンの拡散を制御して、Ｓｉ層３ｘ
のうちｐ型に反転した部分８ｗにおける不純物濃度をで
きるだけ低く設定することが望ましい。
【０１０５】このような構造にすることで、ベース・コ
レクタ接合界面が、Ｓｉ基板１の露出している主面とそ
の上に形成されるＳｉＧｅ層４との間ではなく、共にエ
ピタキシャル成長により形成されるＳｉ層３ｘとＳｉＧ
ｅ層４との間に形成される。その結果、良好なｐｎ接合
が形成され、耐圧などの特性が向上する。
レクタ接合界面が、Ｓｉ基板１の露出している主面とそ
の上に形成されるＳｉＧｅ層４との間ではなく、共にエ
ピタキシャル成長により形成されるＳｉ層３ｘとＳｉＧ
ｅ層４との間に形成される。その結果、良好なｐｎ接合
が形成され、耐圧などの特性が向上する。
【０１０６】本実施形態の製造方法によると、エピタキ
シャル成長によりコレクタ層となるＳｉ層３ｘを形成す
るため、コレクタ層にＧｅを添加したり、ドーピング濃
度を変化させたりするなど、さまざまなバリエーション
を取り入れることが可能となる。
シャル成長によりコレクタ層となるＳｉ層３ｘを形成す
るため、コレクタ層にＧｅを添加したり、ドーピング濃
度を変化させたりするなど、さまざまなバリエーション
を取り入れることが可能となる。
【０１０７】なお、上記各実施形態では、バイポーラト
ランジスタ単体の構造や製造方法について説明してきた
が、当然のことながら、バイポーラトランジスタとＣＭ
ＯＳデバイスとを集積化したＢｉ−ＣＭＯＳデバイスの
バイポーラトランジスタ部分に本発明のバイポーラトラ
ンジスタを適用することができる。
ランジスタ単体の構造や製造方法について説明してきた
が、当然のことながら、バイポーラトランジスタとＣＭ
ＯＳデバイスとを集積化したＢｉ−ＣＭＯＳデバイスの
バイポーラトランジスタ部分に本発明のバイポーラトラ
ンジスタを適用することができる。
【０１０８】さらに、バイポーラトランジスタを複数個
集積化したＩ2 Ｌ（Integrated Injection Logic）回路
においても、本実施例で示したバイポーラトランジスタ
を用いることにより、動作速度が向上することは言うま
でもない。
集積化したＩ2 Ｌ（Integrated Injection Logic）回路
においても、本実施例で示したバイポーラトランジスタ
を用いることにより、動作速度が向上することは言うま
でもない。
【０１０９】さらに、本発明の実施形態では、ｎｐｎ型
Ｓｉ／ＳｉＧｅ−ＨＢＴを例にとって説明したが、ｐｎ
ｐ型Ｓｉ／ＳｉＧｅ−ＨＢＴについても、不純物濃度を
変更すれば同様に適用することができる。その場合に
は、ＢＳＧ膜に代えてＰＳＧ膜（Phosphorus Silicate
Glass）膜を用いることができる。
Ｓｉ／ＳｉＧｅ−ＨＢＴを例にとって説明したが、ｐｎ
ｐ型Ｓｉ／ＳｉＧｅ−ＨＢＴについても、不純物濃度を
変更すれば同様に適用することができる。その場合に
は、ＢＳＧ膜に代えてＰＳＧ膜（Phosphorus Silicate
Glass）膜を用いることができる。
【０１１０】
【発明の効果】本発明のバイポーラトランジスタ又はそ
の製造方法によると、ベースおよびエミッタとなる２つ
の半導体層を順次エピタキシャル成長させた後に、ベー
ス層の導電型となるドーパントを含んだ絶縁膜を形成
し、エミッタ電極用の開口を形成してから、熱処理によ
り絶縁膜から不純物を２つの半導体層に拡散させて外部
ベース層を形成したので、簡易なプロセスにより、寄生
容量が小さく高速動作が可能な、かつ電流増幅率などの
高周波特性の良好なイポーラトランジスタの提供を図る
ことができる。
の製造方法によると、ベースおよびエミッタとなる２つ
の半導体層を順次エピタキシャル成長させた後に、ベー
ス層の導電型となるドーパントを含んだ絶縁膜を形成
し、エミッタ電極用の開口を形成してから、熱処理によ
り絶縁膜から不純物を２つの半導体層に拡散させて外部
ベース層を形成したので、簡易なプロセスにより、寄生
容量が小さく高速動作が可能な、かつ電流増幅率などの
高周波特性の良好なイポーラトランジスタの提供を図る
ことができる。
【図１】第１の実施形態に係る自己整合型 Ｓｉ／Ｓｉ
Ｇｅヘテロ接合バイポーラトランジスタの構造を示す断
面図である。
Ｇｅヘテロ接合バイポーラトランジスタの構造を示す断
面図である。
【図２】第１の実施形態に係る自己整合型 Ｓｉ／Ｓｉ
Ｇｅヘテロ接合バイポーラトランジスタの製造工程を示
す断面図である。
Ｇｅヘテロ接合バイポーラトランジスタの製造工程を示
す断面図である。
【図３】第２の実施形態に係る自己整合型 Ｓｉ／Ｓｉ
Ｇｅヘテロ接合バイポーラトランジスタの製造工程を示
す断面図である。
Ｇｅヘテロ接合バイポーラトランジスタの製造工程を示
す断面図である。
【図４】第３の実施形態に係る自己整合型 Ｓｉ／Ｓｉ
Ｇｅヘテロ接合バイポーラトランジスタの構造を示す断
面図である。
Ｇｅヘテロ接合バイポーラトランジスタの構造を示す断
面図である。
【図５】第４の実施形態に係る自己整合型 Ｓｉ／Ｓｉ
Ｇｅヘテロ接合バイポーラトランジスタの構造を示す断
面図である。
Ｇｅヘテロ接合バイポーラトランジスタの構造を示す断
面図である。
【図６】二重拡散法を用いた従来の自己整合型バイポー
ラトランジスタの構造を示す断面図である。
ラトランジスタの構造を示す断面図である。
【図７】エピタキシャル成長されたベース・エミッタを
有する従来のバイポーラトランジスタの製造工程を示す
断面図である。
有する従来のバイポーラトランジスタの製造工程を示す
断面図である。
【図８】エピタキシャル成長されたベース・エミッタを
有する従来の自己整合プロセスによるＳｉ／ＳｉＧｅヘ
テロ接合バイポーラトランジスタの製造工程を示す断面
図である。
有する従来の自己整合プロセスによるＳｉ／ＳｉＧｅヘ
テロ接合バイポーラトランジスタの製造工程を示す断面
図である。
【図９】選択成長を用いた従来の自己整合型ヘテロバイ
ポーラトランジスタの製造工程を示す断面図である。
ポーラトランジスタの製造工程を示す断面図である。
１ Ｓｉ基板
２ ＬＯＣＯＳ膜
３ａ サブコレクタ層
３ｂ Ｓｉコレクタ層
３ｃ コレクタウォール層
４ ＳｉＧｅ層（第１の半導体層）
５ Ｓｉ層（第２の半導体層）
６ ＢＳＧ膜（絶縁膜）
７ 保護酸化膜
８ａ ＳｉＧｅ真性ベース層
８ｂ 外部ベース層
９ Ｓｉエミッタ層
９ａ 高濃度エミッタ層
１０ サイドウォール
１１ エミッタ電極
１２ コレクタ電極
１３ 層間絶縁膜
１４ コレクタコンタクト層
２１ Ａｌ配線
２２ Ａｌ配線
２３ Ａｌ配線
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−199510（ＪＰ，Ａ)
特開 平９−181091（ＪＰ，Ａ)
特開 平８−64615（ＪＰ，Ａ)
特開 平２−140938（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/331
H01L 29/732
Claims (21)
- 【請求項１】 第１導電型のエミッタ層と、真性ベース
層及び外部ベース層からなる第２導電型のベース層と、
第１導電型のコレクタ層とを有するバイポーラトランジ
スタの製造方法であって、 半導体基板のコレクタ層の上に、上記ベース層中の真性
ベース層を形成するための第１の半導体層をエピタキシ
ャル成長させる第１の工程と、 上記第１の半導体層の上に、上記エミッタ層を形成する
ための第２の半導体層をエピタキシャル成長させる第２
の工程と、 上記第２の半導体層の上に、第２導電型不純物を含む絶
縁膜を形成する第３の工程と、 上記絶縁膜に開口を形成する第４の工程と、 熱処理により、上記絶縁膜から上記第２の半導体層内に
第２導電型不純物を拡散させ、上記外部ベース層と上記
エミッタ層とを上記開口に対して自己整合的に形成する
第５の工程と、 上記外部ベース層にコンタクトするベース電極を形成す
る第６の工程と、 上記開口を埋めるエミッタ電極を形成する第７の工程と
を備え、 上記各工程中又は上記各工程とは別の工程において、上
記エミッタ層には第１導電型不純物を、上記真性ベース
層には第２導電型不純物を、上記コレクタ層には第１導
電型不純物を導入する処理を含んでいるバイポーラトラ
ンジスタの製造方法。 - 【請求項２】 請求項１記載のバイポーラトランジスタ
の製造方法において、 上記第２の工程は、上記第２の半導体層に所定の濃度の
不純物をドーピングしながら行なわれることを特徴とす
るバイポーラトランジスタの製造方法。 - 【請求項３】 請求項１記載のバイポーラトランジスタ
の製造方法において、 上記第７の工程では、第１導電型不純物を含むエミッタ
電極を形成し、 上記第７の工程の後に、上記エミッタ電極から上記第１
導電型不純物を上記第２の半導体層内に拡散させること
によりエミッタ層を形成する工程をさらに備えているこ
とを特徴とするバイポーラトランジスタの製造方法。 - 【請求項４】 請求項３記載のバイポーラトランジスタ
の製造方法において、 上記エミッタ層の第１導電型不純物の濃度を上記ベース
層の第２導電型不純物の濃度よりも高くすることを特徴
とするバイポーラトランジスタの製造方法。 - 【請求項５】 請求項４記載のバイポーラトランジスタ
の製造方法において、 上記ベース層のバンドギャップをエミッタ層のバンドギ
ャップより小さくすることを特徴とするバイポーラトラ
ンジスタの製造方法。 - 【請求項６】 請求項５記載のバイポーラトランジスタ
の製造方法において、 上記第１の工程では、上記第１の半導体層を複数の元素
を含むように形成し、かつ、第１の半導体層内の上記複
数の元素の組成比を真性ベース層のバンドギャップがエ
ミッタ層からコレクタ層に向かって減少させることを特
徴とするバイポーラトランジスタの製造方法。 - 【請求項７】 請求項１〜６のうちいずれか１つに記載
のバイポーラトランジスタの製造方法において、 上記第５の工程における熱処理は、拡散した不純物が上
記コレクタ層に到達するまで行い、上記コレクタ層の一
部の領域を第２導電型に反転させることを特徴とするバ
イポーラトランジスタの製造方法。 - 【請求項８】 請求項７記載のバイポーラトランジスタ
の製造方法において、 上記第５の工程では、上記コレクタ層内において、第２
導電型の上記一部の領域と第１導電型のままの他の領域
との間のＰＮ接合付近における上記一部の領域の不純物
濃度を、上記真性ベース層の不純物濃度よりも低くする
ことを特徴とするバイポーラトランジスタの製造方法。 - 【請求項９】 請求項１〜８のうちいずれか１つに記載
のバイポーラトランジスタの製造方法において、 上記ベース電極は、上記第２の半導体層に形成されてい
ることを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項１０】 請求項１記載のバイポーラトランジス
タの製造方法において、 上記第１の工程の前に、上記半導体基板の上に上記コレ
クタ層をエピタキシャル成長させる工程をさらに備えて
いることを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項１１】 請求項１０記載のバイポーラトランジ
スタの製造方法において、 上記第５の工程における熱処理は、拡散した不純物が上
記コレクタ層に到達するまで行い、上記コレクタ層の一
部の領域を第２導電型に反転させることを特徴とするバ
イポーラトランジスタの製造方法。 - 【請求項１２】 半導体基板と、 上記半導体基板の一部に形成された第１導電型のコレク
タ層と、 上記コレクタ層の上にエピタキシャル成長により形成さ
れた第１の半導体層と、 上記第１の半導体層の上にエピタキシャル成長により形
成された第２の半導体層と、 上記第１の半導体層内に形成された第２導電型の真性ベ
ース層と、 上記第１及び第２の半導体層内に形成され、上記真性ベ
ース層の周囲を取り囲む第２導電型の外部ベース層と、 上記第２の半導体層内で上記真性ベース層の上方に位置
する領域に形成された第１導電型のエミッタ層と、 上記外部ベース層の上に形成され、第２導電型不純物を
含む絶縁膜と、 上記絶縁膜に形成された開口と、 上記開口を埋めるエミッタ電極と、 上記外部ベース層にコンタクトするベース電極とを備
え、 上記外部ベース層は、上記絶縁膜中の第２導電型の不純
物の第２の半導体層内への拡散により形成されており、 上記外部ベース層と上記エミッタ層とはいずれも上記開
口に自己整合的に形成されている ことを特徴とするバイ
ポーラトランジスタ。 - 【請求項１３】 請求項１２記載のバイポーラトランジ
スタにおいて、 上記ベース層のバンドギャップがエミッタ層のバンドギ
ャップより小さいことを特徴とするバイポーラトランジ
スタ。 - 【請求項１４】 請求項１３記載のバイポーラトランジ
スタにおいて、 上記ベース層のバンドギャップが上記エミッタ層から上
記コレクタ層に向かって減少していることを特徴とする
バイポーラトランジスタ。 - 【請求項１５】 請求項１２記載のバイポーラトランジ
スタにおいて、 上記コレクタ層のうち上記絶縁膜の下方に位置する一部
の領域は、上記絶縁膜から拡散された第２導電型不純物
を含んで第２導電型に反転されていることを特徴とする
バイポーラトランジスタ。 - 【請求項１６】 請求項１５記載のバイポーラトランジ
スタにおいて、 上記コレクタ層内において、第２導電型の上記一部の領
域と第１導電型のままの他の領域との間のＰＮ接合付近
における上記一部の領域の不純物濃度は、上記真性ベー
ス層の不純物濃度よりも低いことを特徴とするバイポー
ラトランジスタ。 - 【請求項１７】 請求項１２記載のバイポーラトランジ
スタにおいて、 上記ベース電極は、上記半導体層の単結晶領域に形成さ
れていることを特徴とするバイポーラトランジスタ。 - 【請求項１８】 請求項１７記載のバイポーラトランジ
スタにおいて、 上記コレクタ層のうち上記絶縁膜の下方に位置する一部
の領域は、上記絶縁膜から拡散された第２導電型不純物
を含んで第２導電型に反転されていることを特徴とする
バイポーラトランジスタ。 - 【請求項１９】 請求項１２〜１８のうちいずれか１つ
に記載のバイポーラトランジスタにおいて、 上記エミッタ層はシリコンを含み、 上記ベース層はシリコン及びゲルマニウムを含み、 上記コレクタ層はシリコンを含むことを特徴とするバイ
ポーラトランジスタ。 - 【請求項２０】 請求項１２〜１９のうちいずれか１つ
に記載のバイポーラトランジスタにおいて、 上記バイポーラトランジスタはＮＰＮ型バイポーラトラ
ンジスタであって、 上記第２導電型不純物はボロンであり、 上記絶縁膜はＢＳＧ膜であることを特徴とするバイポー
ラトランジスタ。 - 【請求項２１】 請求項１２〜１９のうちいずれか１つ
に記載のバイポーラトランジスタにおいて、 上記バイポーラトランジスタはＰＮＰ型バイポーラトラ
ンジスタであって、 上記第２導電型不純物はリンであり、 上記絶縁膜はＰＳＧ膜であることを特徴とするバイポー
ラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20292098A JP3472486B2 (ja) | 1998-07-17 | 1998-07-17 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20292098A JP3472486B2 (ja) | 1998-07-17 | 1998-07-17 | バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036499A JP2000036499A (ja) | 2000-02-02 |
| JP3472486B2 true JP3472486B2 (ja) | 2003-12-02 |
Family
ID=16465360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20292098A Expired - Fee Related JP3472486B2 (ja) | 1998-07-17 | 1998-07-17 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3472486B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3528756B2 (ja) | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| US8525233B1 (en) * | 2012-03-23 | 2013-09-03 | Texas Instruments Incorporated | SiGe heterojunction bipolar transistor with a shallow out-diffused P+ emitter region |
-
1998
- 1998-07-17 JP JP20292098A patent/JP3472486B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036499A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| US7105415B2 (en) | Method for the production of a bipolar transistor | |
| KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3258123B2 (ja) | 半導体装置 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2924417B2 (ja) | 半導体装置 | |
| JP3321553B2 (ja) | Ｂｉ−ＣＭＯＳ集積回路装置の製造方法 | |
| JP2001267330A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP3301390B2 (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| KR100275539B1 (ko) | 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP3278493B2 (ja) | 半導体装置およびその製造方法 | |
| JP3159527B2 (ja) | 半導体装置の製造方法 | |
| JP2850669B2 (ja) | 半導体装置 | |
| JP2531341B2 (ja) | シリコンバイポ―ラ型半導体装置の製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JPH1092837A (ja) | バイポーラトランジスタの製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPH0582536A (ja) | バイポーラ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |