JP3701873B2 - ヘテロ接合バイポーラ・トランジスタの作製方法 - Google Patents
ヘテロ接合バイポーラ・トランジスタの作製方法 Download PDFInfo
- Publication number
- JP3701873B2 JP3701873B2 JP2001000070A JP2001000070A JP3701873B2 JP 3701873 B2 JP3701873 B2 JP 3701873B2 JP 2001000070 A JP2001000070 A JP 2001000070A JP 2001000070 A JP2001000070 A JP 2001000070A JP 3701873 B2 JP3701873 B2 JP 3701873B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- germanium
- base
- layer
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 165
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 56
- 229910052732 germanium Inorganic materials 0.000 claims description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 107
- 239000002019 doping agent Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002345 surface coating layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Silicon Compounds (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラ・トランジスタに関し、特にヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成するプロセスに関する。
【０００２】
【従来の技術】
トランジスタは、電子回路の増幅素子またはスイッチング素子として使用される。前者の場合、トランジスタは小さいＡＣ信号を増幅するように働く。後者では、トランジスタのオン状態とオフ状態を切り替えるため小電流が利用される。
【０００３】
バイポーラ・トランジスタは、近接した２つのｐ−ｎ接合を持つ電子素子である。バイポーラ・トランジスタには、エミッタ、コレクタ、及びエミッタとコレクタに挟まれたベースの３つの素子領域がある。２つのｐ−ｎ接合（エミッタ／ベース接合とコレクタ／ベース接合）は、理想的には、一定距離離隔した半導体物質の単一層である。１つのｐ−ｎ接合での電流の流れに変更を加えるため、近傍の接合部のバイアスを変調することを、"バイポーラ・トランジスタ・アクション"という。
【０００４】
３つの領域のそれぞれに外部リードを取り付け、これらのリードを使用するデバイスに外部から電圧や電流を加えることができる。エミッタとコレクタがｎ型にドープされ、ベースがｐ型にドープされている場合、デバイスはｎｐｎトランジスタである。ドーピングが逆の場合、デバイスはｐｎｐトランジスタである。ｎｐｎトランジスタのベース領域では、少数キャリア（電子）の移動度がｐｎｐトランジスタのベースの正孔よりも高いため、ｎｐｎデバイスでは動作周波数と動作速度が向上する。そのため、ｎｐｎトランジスタは、集積回路を形成するため用いられるバイポーラ・トランジスタの大半を占めている。
【０００５】
バイポーラ・トランジスタの縦寸法のスケーリングが進むにつれ、デバイス動作制限が深刻な問題になっている。研究の盛んな方法として、こうした制限を克服するため、ベースに用いられる物質よりバンド・ギャップが大きいエミッタ物質でトランジスタが形成される。このような構造をヘテロ接合トランジスタという。
【０００６】
ヘテロ接合を含むヘテロ構造は、多数キャリア、少数キャリア両方のデバイスに使用できる。多数キャリア・デバイスとしては、シリコンからエミッタがシリコン・ゲルマニウム合金からベースが形成されるヘテロ接合バイポーラ・トランジスタが最近開発されている。シリコン・ゲルマニウム合金（単にシリコン・ゲルマニウムともいう）はバンド・ギャップがシリコンより小さい。
【０００７】
ベースにシリコン・ゲルマニウムを使用すると、エミッタからベースへのキャリア注入効率が向上し、その結果、シリコン・ゲルマニウム・ベースの不純物濃度が従来のシリコン・ベースに比べて桁違いに高くても、電流ゲイン"ｇ"は十分大きくなる。シリコン・ゲルマニウム・ベースでは、ベースのドーピング・レベルを十分上げ、ベース幅を縮小することで高周波での高性能を達成することができる。更に、遮断周波数が改良され（エミッタ／ベース拡散時間τedが短縮される）、その結果、シリコン・ゲルマニウム・ベースのゲルマニウム・プロファイルが調整（grading）されて高周波特性が更に向上する可能性もある。
【０００８】
改良されたシリコン・ゲルマニウム・バイポーラ相補性金属酸化膜半導体（ＢｉＣＭＯＳ）技術では、ヘテロ接合バイポーラ・トランジスタにシリコン・ゲルマニウム・ベースが用いられる。現在、高周波（数ＧＨｚ等）領域では、従来のＧａＡｓ、ＩｎＰ等の化合物半導体が高速ワイヤード（wired）／ワイヤレス通信市場の主流になっている。シリコン・ゲルマニウムＢｉＣＭＯＳは、パワー・アンプ等のデバイスでＧａＡｓに匹敵する性能が得られるだけでなく、ヘテロ接合バイポーラ・トランジスタを標準ＣＭＯＳと統合し、いわゆる"システム・オン・チップ"を作ることでコストも大幅に削減されると期待されている。
【０００９】
シリコン・ゲルマニウム・ベースのゲルマニウム成分を多くすることは有益であるが、ゲルマニウム成分の多い高品質のシリコン・ゲルマニウム層を付着することは大きな課題になっている。周知の通り、ゲルマニウムは、格子定数がシリコンより約４％大きい。シリコン・ゲルマニウムをシリコン基板上に成長させると、シリコン・ゲルマニウムとシリコン基板の格子不整合によりシリコン・ゲルマニウムが圧縮歪みを受ける。シリコン・ゲルマニウムが所定の厚み（臨界厚）を超えると、不整合歪みのエネルギが増加し、エネルギ的に合金層に転位が発生しやすくなる。周知の通り、転位はデバイス、特にバイポーラ・デバイスの性能に悪影響を与え、漏れ電流の増加と降伏レベルの低下につながる。シリコン・ゲルマニウムのゲルマニウム成分が増加すると、格子不整合が大きくなるため臨界厚が小さくなる。ゲルマニウム成分５０％のとき、臨界厚はわずか約１０ｎｍであり、これは、ほとんどのヘテロ接合バイポーラ・トランジスタのベース層で薄すぎる値である。
【００１０】
例えば、ゲルマニウム成分１０％のシリコン・ゲルマニウムは、臨界厚が約１００ｎｍである。１００ｎｍのベース厚のとき、ゲルマニウム成分を約１５％増やしてもデバイス性能は大きく劣化しないことがこれまでの研究から明らかになっている。ゲルマニウム成分を更に増やして２０％以上にすると、シリコン・ゲルマニウム・ベースに不整合変位が生じるため、ヘテロ接合バイポーラ・トランジスタの性能が低下する。
【００１１】
シリコン・ゲルマニウム・ベースを持つヘテロ接合バイポーラ・トランジスタを作製するプロセスの例は、Fumihiko Satoらによる"A Self-Aligned SiGe Base Bipolar Technology Using Cold Wall UHV/CVD and Its Application to Optical Communication IC's"（IEEE Trans. Electron Devices、Vol. 42、pp. 82-88、1995）と題した記事に見られる。Satoらによるヘテロ接合バイポーラ・トランジスタは、特別な構造上にシリコン・ゲルマニウム・ベース層を選択的に成長させ、シリコン・ゲルマニウム・ベースを形成したものであるが、このプロセスは極めて複雑である。また、Satoらによるシリコン・ゲルマニウム・ベースは、形成時に誘電層によって側面を囲まれ、これはシリコン・ゲルマニウム・ベースの歪み解消に影響を与える。
【００１２】
Takaらによる米国特許第５３９９５１１号は、別のプロセスによりシリコン・ゲルマニウム・ベースを持つヘテロ接合バイポーラ・トランジスタを作製するが、残念ながら、Satoらによるプロセスと同じ制限を受けている。具体的には、Takaらのシリコン・ゲルマニウム・ベースは、形成時に誘電層によって側面を囲まれ、これはシリコン・ゲルマニウム・ベースの歪み解消に影響を与える。
【００１３】
ベースのゲルマニウム成分が多く、不整合変位を発生しないヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成するプロセスが未だ求められている。
【００１４】
【発明が解決しようとする課題】
ヘテロ接合バイポーラ・トランジスタにシリコン・ゲルマニウム・ベースを形成する従来のプロセスの欠点は、ヘテロ接合バイポーラ・トランジスタのために、ゲルマニウム成分の多いシリコン・ゲルマニウム・ベースを形成する新しいプロセスが必要なことを示している。シリコン・ゲルマニウム・ベースを形成する従来のプロセスの欠点を克服するため、新しいプロセスが与えられている。本発明の目的は、ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成する新しいプロセスを提供することである。
【００１５】
【課題を解決するための手段】
第１実施例で、シリコン・ゲルマニウム・ベースを形成するプロセスは、トレンチに囲まれたメサを持つシリコン基板を形成するステップと、基板上にシリコン・ゲルマニウム層を付着するステップと、メサに隣接したシリコン・ゲルマニウム層を除去してシリコン・ゲルマニウム・ベースを形成するステップを含む。第２実施例では、シリコン・ゲルマニウム・ベースを形成するプロセスは、トレンチに囲まれたメサを持つシリコン基板を形成するステップと、メサに隣接したトレンチに誘電層を形成するステップと、選択的エピタキシャル成長によりメサ上面にシリコン・ゲルマニウム層を成長させてシリコン・ゲルマニウム・ベースを形成するステップを含む。
【００１６】
本発明はまた、シリコン・ゲルマニウム・ベースを含むヘテロ接合バイポーラ・トランジスタを作製するプロセスを含む。第１ステップで、コレクタとメサがトレンチで囲まれたシリコン基板が形成される。次にメサ上面にシリコン・ゲルマニウム・ベースが形成され、シリコン・ゲルマニウム層上面に窒化シリコン層が形成される。次に、シリコン・ゲルマニウム・ベースに隣接して誘電層が形成される。誘電層はトレンチを埋め、シリコン・ゲルマニウム・ベースの側壁の一部が露出して残るように形成される。次に外因性（extrinsic）ベースが、シリコン・ゲルマニウム・ベース側壁の露出部分を覆うよう、誘電層上に形成される。次に窒化シリコン・キャップの一部と外因性ベースが除去され、窒化シリコン層の一部が露出する。次に、露出した窒化シリコン層の一部に、外因性ベースと窒化シリコン・キャップに隣接して自己整合スペーサが形成される。次に、窒化シリコン層の残りの露出部分が除去され、シリコン・ゲルマニウム・ベース上面の一部が露出する。次に、シリコン・ゲルマニウム・ベース上面の露出部分にエミッタが形成され、ヘテロ接合バイポーラ・トランジスタが形成される。
【００１７】
【発明の実施の形態】
本発明について図を参照して説明する。どの図でも、同じ符号は同じ要素を示す。これらの図は、限定ではなく説明を目的にしており、本発明のプロセスについて説明をしやすくするために追加されている。
【００１８】
図１を参照する。本発明のプロセスは、メサ１２を持つシリコン基板１０の形成から始まる。メサ１２はメサ上面１４を有する。シリコン基板１０にはまた、メサ１２とコレクタ１８を囲むトレンチ１６がある。図１に示すような本発明のシリコン基板１０は、当業者には周知の方法により形成することができる。好適実施例で、シリコン基板１０のメサ１２、トレンチ１６、及びコレクタ１８は、シリコン基板１０の一部の選択的エッチングによりトレンチ１６を形成し、コレクタ１８とメサ１２を残すことによって形成される。
【００１９】
コレクタ１８は、シリコン・ゲルマニウム層のドーパントとは逆のタイプになるよう、ｎ型かｐ型にドープすることができる（後述）。従ってシリコン・ゲルマニウム層がリン、ヒ素等のｎ型ドーパントでドープされた場合、コレクタ１８はボロン等のｐ型ドーパントでドープされる。逆にシリコン・ゲルマニウム層がｐ型ドーパントでドープされた場合、コレクタはｎ型ドーパントでドープされる。コレクタ１８は、好適にはｎ型ドーパント（リン、ヒ素等）でドープされる。コレクタ１８は、当業者には周知の従来の方法でドープすることができる。
【００２０】
本発明のプロセスの次のステップでは、シリコン基板１０上にシリコン・ゲルマニウム層２０が形成される。得られる構造を図２に示す。シリコン・ゲルマニウム層２０は、シリコン基板１０のメサ上面１４、トレンチ１６、及びコレクタ１８を覆うよう形成することができる。シリコン・ゲルマニウム層２０は、好適には、化学気相成長（ＣＶＤ）または分子ビーム・エピタキシにより形成される。ＣＶＤは、気体の構成成分を反応させることによって物質の薄膜を基板上に付着するプロセスである。ＣＶＤプロセスは、エピタキシャル膜と呼ばれる単結晶薄膜を生成することができる。シリコン・ゲルマニウム層２０のゲルマニウム成分は、約１０％乃至約６０％、より好適には約２５％乃至約６０％である。シリコン・ゲルマニウム層の厚みは約２０ｍｍ乃至約１００ｍｍ、より好適には約４０ｍｍ乃至約８０ｍｍである。
【００２１】
シリコン・ゲルマニウム層２０は、好適には、コレクタ１８のドーパント（もしある場合）とは逆のドーパント・タイプのｎ型またはｐ型でドープされる。好適実施例の場合、コレクタ１８はｎ型ドーパントでドープされ、シリコン・ゲルマニウム層２０はｐ型ドーパントでドープされる。シリコン・ゲルマニウム層２０は、当業者には周知の従来の方法によりドープすることができる。
【００２２】
シリコン・ゲルマニウム層２０の形成に続いて、シリコン・ゲルマニウム層２０上に窒化シリコン層３０が形成される。得られる構造を図３に示す。窒化シリコン層３０は、ＣＶＤ等、当業者には周知の方法によりシリコン・ゲルマニウム層２０上に形成することができる。
【００２３】
本発明のプロセスの次のステップでは、窒化シリコン層３０上に、メサ１２の上面１４に隣接してレジスト３２が形成される。得られる構造を図４に示す。レジスト３２は、従来からレジストとして用いられている物質から選択でき、当業者には周知の方法により窒化シリコン層３０上に形成することができる。
【００２４】
レジスト３２の形成後、本発明のプロセスは、窒化シリコン層３０とシリコン・ゲルマニウム層２０の露出部分（つまりレジスト３２により覆われていない部分）を除去するステップに進む。窒化シリコン層３０とシリコン・ゲルマニウム層２０の露出部分が除去された後、メサ１２に隣接したシリコン・ゲルマニウム層２０の部分は除去されるが、レジスト３２により覆われたシリコン・ゲルマニウム層２０の部分は残され、シリコン・ゲルマニウム・ベース２２（図５）が形成される。シリコン・ゲルマニウム・ベース２２は側壁２４を有する。
【００２５】
メサ１２に隣接したシリコン・ゲルマニウム層２０の部分が除去された後、レジスト３２が除去される。得られる構造を図５に示す。窒化シリコン層３０とシリコン・ゲルマニウム層２０のレジスト３２に覆われていない部分は、エッチング等、当業者には周知の方法により除去することができる。
【００２６】
本発明のプロセスの次のステップで、トレンチ１６を埋め、シリコン・ゲルマニウム・ベース側壁２４の少なくとも一部を覆うよう誘電層３４が形成される。誘電層３４は、シリコン基板１０、コレクタ１８、シリコン・ゲルマニウム・ベース２２、及び窒化シリコン層３０上に全面被覆層（ブランケット層）を付着することによって形成することができる。得られる構造を図６に示す。誘電層３４は次に、シリコン・ゲルマニウム・ベース２２の側壁２４が露出するように除去される。誘電層３４の除去は、機械化学的研磨（ＣＭＰ）とエッチングの組み合わせ等、当業者には周知の方法により行える。誘電層３４は、酸化シリコン等、従来から用いられている誘電体等である。
【００２７】
図７に、本発明のシリコン・ゲルマニウム・ベース２２の実施例を示す。シリコン・ゲルマニウム・ベース２２はメサ１２の上面１４に付着される。更にシリコン・ゲルマニウム・ベース２２は誘電層３４で埋められたトレンチ１６に囲まれる。
【００２８】
本発明の第２実施例で、シリコン・ゲルマニウム・ベース２２は、選択的エピタキシャル成長により形成することができる。まず図１に示したシリコン基板１０のトレンチ１６に誘電層３４が形成される。次に選択的エピタキシャル成長により、メサ１２の上面１４からシリコン・ゲルマニウム・ベース２２を成長させる。得られる構造を図８に示す。
【００２９】
大きさが制限されたメサ１２上にシリコン・ゲルマニウム・ベース２２を形成することで、シリコン・ゲルマニウム・ベース２２の臨界厚を事実上大きくすることができる。これは、シリコン・ゲルマニウムの歪みがメサ端部の方へ緩和されるためである。シリコン・ゲルマニウムの歪みが全てシリコン・ゲルマニウム内にとどまる他ない、全体的に均一のシリコン基板とは対照的に、比較的小さいシリコン・メサにより、シリコン・ゲルマニウムに生じた変位がメサ構造の境界へ向かって移行し、シリコン・ゲルマニウムの歪みと変位の密度が減少する。約０．５×２．５μｍのメサでは、約１００ｎｍ厚のシリコン・ゲルマニウム・ベース２２のゲルマニウム成分は、約１０％乃至約６０％になる。本発明のシリコン・ゲルマニウム・ベース２２のゲルマニウム成分は、好適には約１５％乃至約６０％である。シリコン・ゲルマニウム・ベース２２のゲルマニウム成分は、より好適には約２５％乃至約６０％である。シリコン・ゲルマニウム・ベース２２の好適な厚み（図８の矢印Ｈ）は約２０ｎｍ乃至約１００ｎｍ、より好適には約４０ｎｍ乃至約８０ｎｍである。
【００３０】
シリコン・ゲルマニウム・ベース２２の形成に続いて、ヘテロ接合バイポーラ・トランジスタの残りの要素を形成すると、ヘテロ接合バイポーラ・トランジスタの作製は完了する。実施例では次に、外因性ベース３６がシリコン・ゲルマニウム・ベース２２の側壁２４の露出部分を覆うように誘電層３４上に形成される。外因性ベース３６は、シリコン、シリコン・ゲルマニウム等、従来から外因性ベースとして用いられている物質で構成することができる。外因性ベース３６は次に、窒化シリコン・キャップ３８で覆われ、開口４０が形成されて窒化シリコン層３０の一部が露出する。得られる構造を図９に示す。窒化シリコン・キャップ３８は、ＣＶＤ等、従来の方法で形成できる。開口４０は、エッチング等、当業者には周知の方法で形成することができる。
【００３１】
本発明のプロセスの次のステップで、窒化シリコン層３０の一部上、外因性ベース３６と窒化シリコン・キャップ３８に隣接した開口４０に自己整合スペーサ４２が形成される。自己整合スペーサ４２は、二酸化シリコン、窒化シリコン、この組み合わせ等であり、二酸化シリコンのコンフォーマル付着とこれに続く異方性エッチング等、当業者には周知のプロセスにより形成することができる。得られる構造を図１０に示す。
【００３２】
次に、シリコン・ゲルマニウム・ベース２２上面の一部４８が露出するよう窒化シリコン層３０の露出部分が開口４０から除去される。次に、シリコン・ゲルマニウム・ベース２２上面の露出部分４８にエミッタが形成され、ヘテロ接合バイポーラ・トランジスタ４６が形成される。エミッタ４４は、ポリシリコン等、従来からエミッタとして用いられている任意の物質であり、従来の方法により形成することができる。得られる構造を図１１に示す。
【００３３】
エミッタ４４は、コレクタ１８のドーピングに使用されるものと同じタイプのドーパントでドープすることができる。エミッタ４４は、好適にはｎ型ドーパントでドープされる。エミッタ４４は、当業者には周知の方法によりドープすることができる。
【００３４】
次のステップでは、外因性ベース、窒化シリコン・キャップ３８、及びエミッタ４４の露出部分に分離層５０が形成される。分離層５０は、ＢＰＳＧ（ホウ素リン・ケイ酸ガラス）等、従来から分離に用いられている任意の物質である。分離層５０の形成後、コレクタ、シリコン・ゲルマニウム・ベース２２、及びエミッタとの電気接続が、それぞれコレクタ・コンタクト５２、シリコン・ゲルマニウム・ベース・コンタクト５４、及びエミッタ・コンタクト５６を形成することによって形成される。コレクタ・コンタクト５２、シリコン・ゲルマニウム・ベース・コンタクト５４、及びエミッタ・コンタクト５６は、当業者には周知の従来の物質及び従来の方法により形成することができる。コレクタ・コンタクト５２、シリコン・ゲルマニウム・ベース・コンタクト５４、及びエミッタ・コンタクト５６は、好適にはタングステンを含む。得られる構造を図１２に示す。
【００３５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】
（１）ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成する方法であって、
トレンチに囲まれ、上面を有するメサを持つシリコン基板を形成するステップと、
前記基板上にシリコン・ゲルマニウム層を形成するステップと、
前記メサに隣接した前記シリコン・ゲルマニウム層を除去して前記シリコン・ゲルマニウム・ベースを形成するステップと、
を含む、方法。
（２）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約１０％乃至約６０％である、前記（１）記載の方法。
（３）前記シリコン・ゲルマニウム・ベースの厚みは約２０ｎｍ乃至約１００ｎｍである、前記（１）記載の方法。
（４）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約２５％乃至約６０％であり、厚みは約４０ｎｍ乃至約８０ｎｍである、前記（１）記載の方法。
（５）トレンチに囲まれたメサを有するシリコン基板を形成する前記ステップは、前記シリコン基板の一部を選択的にエッチングして前期トレンチに囲まれた前記メサを形成するステップを含む、前記（１）記載の方法。
（６）前記基板上にシリコン・ゲルマニウム層を形成する前記ステップは、化学気相成長及び分子ビーム・エピタキシから成るグループから選択された方法を適用するステップを含む、前記（１）記載の方法。
（７）前記メサに隣接した前記シリコン・ゲルマニウム層を除去するステップは、
前記シリコン・ゲルマニウム層上に窒化シリコン層を形成するステップと、
前記メサの上面に隣接した前記窒化シリコン層上にレジストを形成するステップと、
前記メサに隣接した前記シリコン・ゲルマニウム層が除去されるよう前記窒化シリコン層と前記シリコン・ゲルマニウム層の露出部分をエッチングするステップと、
を含む、前記（１）記載の方法。
（８）ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成する方法であって、
トレンチで囲まれ、上面を有するメサを持つシリコン基板を形成するステップと、
前記メサに隣接した前記トレンチに誘電層を形成するステップと、
選択的エピタキシャル成長により前記メサ上面にシリコン・ゲルマニウム層を成長させ、前記シリコン・ゲルマニウム・ベースを形成するステップと、
を含む、方法。
（９）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約１０％乃至約６０％である、前記（８）記載の方法。
（１０）前記シリコン・ゲルマニウム・ベースの厚みは約２０ｎｍ乃至約１００ｎｍである、前記（８）記載の方法。
（１１）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約２５％乃至約６０％であり、厚みは約４０ｎｍ乃至約８０ｎｍである、前記（８）記載の方法。
（１２）トレンチに囲まれたメサを持つシリコン基板を形成する前記ステップは、前記シリコン基板の一部を選択的にエッチングして前記トレンチを形成するステップを含む、前記（８）記載の方法。
（１３）ヘテロ接合バイポーラ・トランジスタを作製する方法であって、
トレンチに囲まれ、上面を有するメサ及びコレクタを持つシリコン基板を形成するステップと、
前記メサの前記上面に、上面と側壁を有するシリコン・ゲルマニウム・ベースを形成するステップと、
前記シリコン・ゲルマニウム・ベース上に窒化シリコン層を形成するステップと、
前記シリコン・ゲルマニウム・ベースに隣接し、前記トレンチを埋め、前期シリコン・ゲルマニウム・ベースの前記側壁の一部が露出して残る誘電層を形成するステップと、
外因性ベースが前記シリコン・ゲルマニウム・ベースの前記側壁の露出部分を覆うよう、前記誘電層上に該外因性ベースを形成するステップと、
前記外因性ベース上に窒化シリコン・キャップを形成するステップと、
前記窒化シリコン・キャップと前記外因性ベースの一部を除去し、前記窒化シリコン層の一部を露出するステップと、
前記外因性ベースと前記窒化シリコン・キャップに隣接した窒化シリコン層の露出部分に自己整合スペーサを形成するステップと、
前記窒化シリコン層の残りの露出部分を除去し、前記シリコン・ゲルマニウム・ベースの上面の一部を露出するステップと、
前記シリコン・ゲルマニウム・ベースの前記上面の露出部分にエミッタを形成し、よって前記ヘテロ接合バイポーラ・トランジスタを形成するステップと、
を含む、方法。
（１４）トレンチに囲まれたメサ及びコレクタを持つシリコン基板を形成する前記ステップは、前記シリコン基板の一部を選択的にエッチングして前記トレンチを形成するステップを含む、前記（１３）記載の方法。
（１５）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約１０％乃至約６０％である、前記（１３）記載の方法。
（１６）前記シリコン・ゲルマニウム・ベースの厚みは約２０ｎｍ乃至約１００ｎｍである、前記（１３）記載の方法。
（１７）前記メサの前記上面にシリコン・ゲルマニウム・ベースを形成する前記ステップは、
前記基板上にシリコン・ゲルマニウム層を付着するステップと、
前記メサに隣接したシリコン・ゲルマニウム層を除去し、前記シリコン・ゲルマニウム・ベースを形成するステップと、
を含む、前記（１３）記載の方法。
（１８）前記基板にシリコン・ゲルマニウム層を付着する前記ステップは、化学気相成長及び分子ビーム・エピタキシから成るグループから選択された方法を適用するステップを含む、前記（１７）記載の方法。
（１９）前記メサに隣接したシリコン・ゲルマニウム層を除去する前記ステップは、
前記メサの上面に隣接した前記窒化シリコン層上にレジストを形成するステップと、
前記メサに隣接したシリコン・ゲルマニウム層が除去されるよう前記窒化シリコン層と前記シリコン・ゲルマニウム層の露出部分をエッチングするステップと、
を含む、前記（１７）記載の方法。
（２０）前記メサの前記上面にシリコン・ゲルマニウム・ベースを形成する前記ステップは、選択的エピタキシャル成長により前記メサの前記上面にシリコン・ゲルマニウム層を成長させるステップを含む、前記（１３）記載の方法。
【図面の簡単な説明】
【図１】コレクタを有し、メサがトレンチで囲まれたシリコン基板を示す図である。
【図２】基板上にシリコン・ゲルマニウム層が形成された図１のシリコン基板を示す図である。
【図３】シリコン・ゲルマニウム層上に窒化シリコン層が形成された図２の構造を示す図である。
【図４】窒化シリコン層上にメサの上面に隣接してレジストが形成された後の図３の構造を示す図である。
【図５】窒化シリコン層とシリコン・ゲルマニウム層の露出部分、つまり図４に示すレジストで保護されていない領域の除去に続く図４の構造を示す図である。
【図６】構造上に誘電層が形成された図５の構造を示す図である。
【図７】シリコン・ゲルマニウム側壁の一部が露出するよう誘電層が一部除去された後の図６の構造を示す図である。
【図８】メサを有し、誘電層で埋められたトレンチに囲まれ、メサ上にシリコン・ゲルマニウム・ベースが形成されたシリコン基板を示す図である。
【図９】外因性ベースと窒化シリコン・キャップが誘電層上に形成され、外因性ベースがシリコン・ゲルマニウム・ベース側壁の露出部分を覆い、窒化シリコン層の一部を露出する開口を有する図７の構造を示す図である。
【図１０】外因性ベースと窒化シリコン・キャップに隣接した窒化シリコン層の一部に自己整合スペーサが形成された後の図９の構造を示す図である。
【図１１】窒化シリコン層の露出部分が除去され、シリコン・ゲルマニウム・ベース上面の露出部分にエミッタが形成された後の図１０の構造を示す図である。
【図１２】分離層及び分離層に延びるコレクタ、ベース、エミッタの各コンタクトが形成された後の図１１の構造を示す図である。
【符号の説明】
１０ シリコン基板
１２ メサ
１４ メサ上面
１６ トレンチ
１８ コレクタ
２０ シリコン・ゲルマニウム層
２２ シリコン・ゲルマニウム・ベース
２４ 側壁
３０ 窒化シリコン層
３２ レジスト
３４ 誘電層
３６ 外因性ベース
３８ 窒化シリコン・キャップ
４０ 開口
４２ 自己整合スペーサ
４４ エミッタ
４８ 上面の一部
５０ 分離層
５２ コレクタ・コンタクト
５４ シリコン・ゲルマニウム・ベース・コンタクト
５６ エミッタ・コンタクト
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラ・トランジスタに関し、特にヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成するプロセスに関する。
【０００２】
【従来の技術】
トランジスタは、電子回路の増幅素子またはスイッチング素子として使用される。前者の場合、トランジスタは小さいＡＣ信号を増幅するように働く。後者では、トランジスタのオン状態とオフ状態を切り替えるため小電流が利用される。
【０００３】
バイポーラ・トランジスタは、近接した２つのｐ−ｎ接合を持つ電子素子である。バイポーラ・トランジスタには、エミッタ、コレクタ、及びエミッタとコレクタに挟まれたベースの３つの素子領域がある。２つのｐ−ｎ接合（エミッタ／ベース接合とコレクタ／ベース接合）は、理想的には、一定距離離隔した半導体物質の単一層である。１つのｐ−ｎ接合での電流の流れに変更を加えるため、近傍の接合部のバイアスを変調することを、"バイポーラ・トランジスタ・アクション"という。
【０００４】
３つの領域のそれぞれに外部リードを取り付け、これらのリードを使用するデバイスに外部から電圧や電流を加えることができる。エミッタとコレクタがｎ型にドープされ、ベースがｐ型にドープされている場合、デバイスはｎｐｎトランジスタである。ドーピングが逆の場合、デバイスはｐｎｐトランジスタである。ｎｐｎトランジスタのベース領域では、少数キャリア（電子）の移動度がｐｎｐトランジスタのベースの正孔よりも高いため、ｎｐｎデバイスでは動作周波数と動作速度が向上する。そのため、ｎｐｎトランジスタは、集積回路を形成するため用いられるバイポーラ・トランジスタの大半を占めている。
【０００５】
バイポーラ・トランジスタの縦寸法のスケーリングが進むにつれ、デバイス動作制限が深刻な問題になっている。研究の盛んな方法として、こうした制限を克服するため、ベースに用いられる物質よりバンド・ギャップが大きいエミッタ物質でトランジスタが形成される。このような構造をヘテロ接合トランジスタという。
【０００６】
ヘテロ接合を含むヘテロ構造は、多数キャリア、少数キャリア両方のデバイスに使用できる。多数キャリア・デバイスとしては、シリコンからエミッタがシリコン・ゲルマニウム合金からベースが形成されるヘテロ接合バイポーラ・トランジスタが最近開発されている。シリコン・ゲルマニウム合金（単にシリコン・ゲルマニウムともいう）はバンド・ギャップがシリコンより小さい。
【０００７】
ベースにシリコン・ゲルマニウムを使用すると、エミッタからベースへのキャリア注入効率が向上し、その結果、シリコン・ゲルマニウム・ベースの不純物濃度が従来のシリコン・ベースに比べて桁違いに高くても、電流ゲイン"ｇ"は十分大きくなる。シリコン・ゲルマニウム・ベースでは、ベースのドーピング・レベルを十分上げ、ベース幅を縮小することで高周波での高性能を達成することができる。更に、遮断周波数が改良され（エミッタ／ベース拡散時間τedが短縮される）、その結果、シリコン・ゲルマニウム・ベースのゲルマニウム・プロファイルが調整（grading）されて高周波特性が更に向上する可能性もある。
【０００８】
改良されたシリコン・ゲルマニウム・バイポーラ相補性金属酸化膜半導体（ＢｉＣＭＯＳ）技術では、ヘテロ接合バイポーラ・トランジスタにシリコン・ゲルマニウム・ベースが用いられる。現在、高周波（数ＧＨｚ等）領域では、従来のＧａＡｓ、ＩｎＰ等の化合物半導体が高速ワイヤード（wired）／ワイヤレス通信市場の主流になっている。シリコン・ゲルマニウムＢｉＣＭＯＳは、パワー・アンプ等のデバイスでＧａＡｓに匹敵する性能が得られるだけでなく、ヘテロ接合バイポーラ・トランジスタを標準ＣＭＯＳと統合し、いわゆる"システム・オン・チップ"を作ることでコストも大幅に削減されると期待されている。
【０００９】
シリコン・ゲルマニウム・ベースのゲルマニウム成分を多くすることは有益であるが、ゲルマニウム成分の多い高品質のシリコン・ゲルマニウム層を付着することは大きな課題になっている。周知の通り、ゲルマニウムは、格子定数がシリコンより約４％大きい。シリコン・ゲルマニウムをシリコン基板上に成長させると、シリコン・ゲルマニウムとシリコン基板の格子不整合によりシリコン・ゲルマニウムが圧縮歪みを受ける。シリコン・ゲルマニウムが所定の厚み（臨界厚）を超えると、不整合歪みのエネルギが増加し、エネルギ的に合金層に転位が発生しやすくなる。周知の通り、転位はデバイス、特にバイポーラ・デバイスの性能に悪影響を与え、漏れ電流の増加と降伏レベルの低下につながる。シリコン・ゲルマニウムのゲルマニウム成分が増加すると、格子不整合が大きくなるため臨界厚が小さくなる。ゲルマニウム成分５０％のとき、臨界厚はわずか約１０ｎｍであり、これは、ほとんどのヘテロ接合バイポーラ・トランジスタのベース層で薄すぎる値である。
【００１０】
例えば、ゲルマニウム成分１０％のシリコン・ゲルマニウムは、臨界厚が約１００ｎｍである。１００ｎｍのベース厚のとき、ゲルマニウム成分を約１５％増やしてもデバイス性能は大きく劣化しないことがこれまでの研究から明らかになっている。ゲルマニウム成分を更に増やして２０％以上にすると、シリコン・ゲルマニウム・ベースに不整合変位が生じるため、ヘテロ接合バイポーラ・トランジスタの性能が低下する。
【００１１】
シリコン・ゲルマニウム・ベースを持つヘテロ接合バイポーラ・トランジスタを作製するプロセスの例は、Fumihiko Satoらによる"A Self-Aligned SiGe Base Bipolar Technology Using Cold Wall UHV/CVD and Its Application to Optical Communication IC's"（IEEE Trans. Electron Devices、Vol. 42、pp. 82-88、1995）と題した記事に見られる。Satoらによるヘテロ接合バイポーラ・トランジスタは、特別な構造上にシリコン・ゲルマニウム・ベース層を選択的に成長させ、シリコン・ゲルマニウム・ベースを形成したものであるが、このプロセスは極めて複雑である。また、Satoらによるシリコン・ゲルマニウム・ベースは、形成時に誘電層によって側面を囲まれ、これはシリコン・ゲルマニウム・ベースの歪み解消に影響を与える。
【００１２】
Takaらによる米国特許第５３９９５１１号は、別のプロセスによりシリコン・ゲルマニウム・ベースを持つヘテロ接合バイポーラ・トランジスタを作製するが、残念ながら、Satoらによるプロセスと同じ制限を受けている。具体的には、Takaらのシリコン・ゲルマニウム・ベースは、形成時に誘電層によって側面を囲まれ、これはシリコン・ゲルマニウム・ベースの歪み解消に影響を与える。
【００１３】
ベースのゲルマニウム成分が多く、不整合変位を発生しないヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成するプロセスが未だ求められている。
【００１４】
【発明が解決しようとする課題】
ヘテロ接合バイポーラ・トランジスタにシリコン・ゲルマニウム・ベースを形成する従来のプロセスの欠点は、ヘテロ接合バイポーラ・トランジスタのために、ゲルマニウム成分の多いシリコン・ゲルマニウム・ベースを形成する新しいプロセスが必要なことを示している。シリコン・ゲルマニウム・ベースを形成する従来のプロセスの欠点を克服するため、新しいプロセスが与えられている。本発明の目的は、ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成する新しいプロセスを提供することである。
【００１５】
【課題を解決するための手段】
第１実施例で、シリコン・ゲルマニウム・ベースを形成するプロセスは、トレンチに囲まれたメサを持つシリコン基板を形成するステップと、基板上にシリコン・ゲルマニウム層を付着するステップと、メサに隣接したシリコン・ゲルマニウム層を除去してシリコン・ゲルマニウム・ベースを形成するステップを含む。第２実施例では、シリコン・ゲルマニウム・ベースを形成するプロセスは、トレンチに囲まれたメサを持つシリコン基板を形成するステップと、メサに隣接したトレンチに誘電層を形成するステップと、選択的エピタキシャル成長によりメサ上面にシリコン・ゲルマニウム層を成長させてシリコン・ゲルマニウム・ベースを形成するステップを含む。
【００１６】
本発明はまた、シリコン・ゲルマニウム・ベースを含むヘテロ接合バイポーラ・トランジスタを作製するプロセスを含む。第１ステップで、コレクタとメサがトレンチで囲まれたシリコン基板が形成される。次にメサ上面にシリコン・ゲルマニウム・ベースが形成され、シリコン・ゲルマニウム層上面に窒化シリコン層が形成される。次に、シリコン・ゲルマニウム・ベースに隣接して誘電層が形成される。誘電層はトレンチを埋め、シリコン・ゲルマニウム・ベースの側壁の一部が露出して残るように形成される。次に外因性（extrinsic）ベースが、シリコン・ゲルマニウム・ベース側壁の露出部分を覆うよう、誘電層上に形成される。次に窒化シリコン・キャップの一部と外因性ベースが除去され、窒化シリコン層の一部が露出する。次に、露出した窒化シリコン層の一部に、外因性ベースと窒化シリコン・キャップに隣接して自己整合スペーサが形成される。次に、窒化シリコン層の残りの露出部分が除去され、シリコン・ゲルマニウム・ベース上面の一部が露出する。次に、シリコン・ゲルマニウム・ベース上面の露出部分にエミッタが形成され、ヘテロ接合バイポーラ・トランジスタが形成される。
【００１７】
【発明の実施の形態】
本発明について図を参照して説明する。どの図でも、同じ符号は同じ要素を示す。これらの図は、限定ではなく説明を目的にしており、本発明のプロセスについて説明をしやすくするために追加されている。
【００１８】
図１を参照する。本発明のプロセスは、メサ１２を持つシリコン基板１０の形成から始まる。メサ１２はメサ上面１４を有する。シリコン基板１０にはまた、メサ１２とコレクタ１８を囲むトレンチ１６がある。図１に示すような本発明のシリコン基板１０は、当業者には周知の方法により形成することができる。好適実施例で、シリコン基板１０のメサ１２、トレンチ１６、及びコレクタ１８は、シリコン基板１０の一部の選択的エッチングによりトレンチ１６を形成し、コレクタ１８とメサ１２を残すことによって形成される。
【００１９】
コレクタ１８は、シリコン・ゲルマニウム層のドーパントとは逆のタイプになるよう、ｎ型かｐ型にドープすることができる（後述）。従ってシリコン・ゲルマニウム層がリン、ヒ素等のｎ型ドーパントでドープされた場合、コレクタ１８はボロン等のｐ型ドーパントでドープされる。逆にシリコン・ゲルマニウム層がｐ型ドーパントでドープされた場合、コレクタはｎ型ドーパントでドープされる。コレクタ１８は、好適にはｎ型ドーパント（リン、ヒ素等）でドープされる。コレクタ１８は、当業者には周知の従来の方法でドープすることができる。
【００２０】
本発明のプロセスの次のステップでは、シリコン基板１０上にシリコン・ゲルマニウム層２０が形成される。得られる構造を図２に示す。シリコン・ゲルマニウム層２０は、シリコン基板１０のメサ上面１４、トレンチ１６、及びコレクタ１８を覆うよう形成することができる。シリコン・ゲルマニウム層２０は、好適には、化学気相成長（ＣＶＤ）または分子ビーム・エピタキシにより形成される。ＣＶＤは、気体の構成成分を反応させることによって物質の薄膜を基板上に付着するプロセスである。ＣＶＤプロセスは、エピタキシャル膜と呼ばれる単結晶薄膜を生成することができる。シリコン・ゲルマニウム層２０のゲルマニウム成分は、約１０％乃至約６０％、より好適には約２５％乃至約６０％である。シリコン・ゲルマニウム層の厚みは約２０ｍｍ乃至約１００ｍｍ、より好適には約４０ｍｍ乃至約８０ｍｍである。
【００２１】
シリコン・ゲルマニウム層２０は、好適には、コレクタ１８のドーパント（もしある場合）とは逆のドーパント・タイプのｎ型またはｐ型でドープされる。好適実施例の場合、コレクタ１８はｎ型ドーパントでドープされ、シリコン・ゲルマニウム層２０はｐ型ドーパントでドープされる。シリコン・ゲルマニウム層２０は、当業者には周知の従来の方法によりドープすることができる。
【００２２】
シリコン・ゲルマニウム層２０の形成に続いて、シリコン・ゲルマニウム層２０上に窒化シリコン層３０が形成される。得られる構造を図３に示す。窒化シリコン層３０は、ＣＶＤ等、当業者には周知の方法によりシリコン・ゲルマニウム層２０上に形成することができる。
【００２３】
本発明のプロセスの次のステップでは、窒化シリコン層３０上に、メサ１２の上面１４に隣接してレジスト３２が形成される。得られる構造を図４に示す。レジスト３２は、従来からレジストとして用いられている物質から選択でき、当業者には周知の方法により窒化シリコン層３０上に形成することができる。
【００２４】
レジスト３２の形成後、本発明のプロセスは、窒化シリコン層３０とシリコン・ゲルマニウム層２０の露出部分（つまりレジスト３２により覆われていない部分）を除去するステップに進む。窒化シリコン層３０とシリコン・ゲルマニウム層２０の露出部分が除去された後、メサ１２に隣接したシリコン・ゲルマニウム層２０の部分は除去されるが、レジスト３２により覆われたシリコン・ゲルマニウム層２０の部分は残され、シリコン・ゲルマニウム・ベース２２（図５）が形成される。シリコン・ゲルマニウム・ベース２２は側壁２４を有する。
【００２５】
メサ１２に隣接したシリコン・ゲルマニウム層２０の部分が除去された後、レジスト３２が除去される。得られる構造を図５に示す。窒化シリコン層３０とシリコン・ゲルマニウム層２０のレジスト３２に覆われていない部分は、エッチング等、当業者には周知の方法により除去することができる。
【００２６】
本発明のプロセスの次のステップで、トレンチ１６を埋め、シリコン・ゲルマニウム・ベース側壁２４の少なくとも一部を覆うよう誘電層３４が形成される。誘電層３４は、シリコン基板１０、コレクタ１８、シリコン・ゲルマニウム・ベース２２、及び窒化シリコン層３０上に全面被覆層（ブランケット層）を付着することによって形成することができる。得られる構造を図６に示す。誘電層３４は次に、シリコン・ゲルマニウム・ベース２２の側壁２４が露出するように除去される。誘電層３４の除去は、機械化学的研磨（ＣＭＰ）とエッチングの組み合わせ等、当業者には周知の方法により行える。誘電層３４は、酸化シリコン等、従来から用いられている誘電体等である。
【００２７】
図７に、本発明のシリコン・ゲルマニウム・ベース２２の実施例を示す。シリコン・ゲルマニウム・ベース２２はメサ１２の上面１４に付着される。更にシリコン・ゲルマニウム・ベース２２は誘電層３４で埋められたトレンチ１６に囲まれる。
【００２８】
本発明の第２実施例で、シリコン・ゲルマニウム・ベース２２は、選択的エピタキシャル成長により形成することができる。まず図１に示したシリコン基板１０のトレンチ１６に誘電層３４が形成される。次に選択的エピタキシャル成長により、メサ１２の上面１４からシリコン・ゲルマニウム・ベース２２を成長させる。得られる構造を図８に示す。
【００２９】
大きさが制限されたメサ１２上にシリコン・ゲルマニウム・ベース２２を形成することで、シリコン・ゲルマニウム・ベース２２の臨界厚を事実上大きくすることができる。これは、シリコン・ゲルマニウムの歪みがメサ端部の方へ緩和されるためである。シリコン・ゲルマニウムの歪みが全てシリコン・ゲルマニウム内にとどまる他ない、全体的に均一のシリコン基板とは対照的に、比較的小さいシリコン・メサにより、シリコン・ゲルマニウムに生じた変位がメサ構造の境界へ向かって移行し、シリコン・ゲルマニウムの歪みと変位の密度が減少する。約０．５×２．５μｍのメサでは、約１００ｎｍ厚のシリコン・ゲルマニウム・ベース２２のゲルマニウム成分は、約１０％乃至約６０％になる。本発明のシリコン・ゲルマニウム・ベース２２のゲルマニウム成分は、好適には約１５％乃至約６０％である。シリコン・ゲルマニウム・ベース２２のゲルマニウム成分は、より好適には約２５％乃至約６０％である。シリコン・ゲルマニウム・ベース２２の好適な厚み（図８の矢印Ｈ）は約２０ｎｍ乃至約１００ｎｍ、より好適には約４０ｎｍ乃至約８０ｎｍである。
【００３０】
シリコン・ゲルマニウム・ベース２２の形成に続いて、ヘテロ接合バイポーラ・トランジスタの残りの要素を形成すると、ヘテロ接合バイポーラ・トランジスタの作製は完了する。実施例では次に、外因性ベース３６がシリコン・ゲルマニウム・ベース２２の側壁２４の露出部分を覆うように誘電層３４上に形成される。外因性ベース３６は、シリコン、シリコン・ゲルマニウム等、従来から外因性ベースとして用いられている物質で構成することができる。外因性ベース３６は次に、窒化シリコン・キャップ３８で覆われ、開口４０が形成されて窒化シリコン層３０の一部が露出する。得られる構造を図９に示す。窒化シリコン・キャップ３８は、ＣＶＤ等、従来の方法で形成できる。開口４０は、エッチング等、当業者には周知の方法で形成することができる。
【００３１】
本発明のプロセスの次のステップで、窒化シリコン層３０の一部上、外因性ベース３６と窒化シリコン・キャップ３８に隣接した開口４０に自己整合スペーサ４２が形成される。自己整合スペーサ４２は、二酸化シリコン、窒化シリコン、この組み合わせ等であり、二酸化シリコンのコンフォーマル付着とこれに続く異方性エッチング等、当業者には周知のプロセスにより形成することができる。得られる構造を図１０に示す。
【００３２】
次に、シリコン・ゲルマニウム・ベース２２上面の一部４８が露出するよう窒化シリコン層３０の露出部分が開口４０から除去される。次に、シリコン・ゲルマニウム・ベース２２上面の露出部分４８にエミッタが形成され、ヘテロ接合バイポーラ・トランジスタ４６が形成される。エミッタ４４は、ポリシリコン等、従来からエミッタとして用いられている任意の物質であり、従来の方法により形成することができる。得られる構造を図１１に示す。
【００３３】
エミッタ４４は、コレクタ１８のドーピングに使用されるものと同じタイプのドーパントでドープすることができる。エミッタ４４は、好適にはｎ型ドーパントでドープされる。エミッタ４４は、当業者には周知の方法によりドープすることができる。
【００３４】
次のステップでは、外因性ベース、窒化シリコン・キャップ３８、及びエミッタ４４の露出部分に分離層５０が形成される。分離層５０は、ＢＰＳＧ（ホウ素リン・ケイ酸ガラス）等、従来から分離に用いられている任意の物質である。分離層５０の形成後、コレクタ、シリコン・ゲルマニウム・ベース２２、及びエミッタとの電気接続が、それぞれコレクタ・コンタクト５２、シリコン・ゲルマニウム・ベース・コンタクト５４、及びエミッタ・コンタクト５６を形成することによって形成される。コレクタ・コンタクト５２、シリコン・ゲルマニウム・ベース・コンタクト５４、及びエミッタ・コンタクト５６は、当業者には周知の従来の物質及び従来の方法により形成することができる。コレクタ・コンタクト５２、シリコン・ゲルマニウム・ベース・コンタクト５４、及びエミッタ・コンタクト５６は、好適にはタングステンを含む。得られる構造を図１２に示す。
【００３５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】
（１）ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成する方法であって、
トレンチに囲まれ、上面を有するメサを持つシリコン基板を形成するステップと、
前記基板上にシリコン・ゲルマニウム層を形成するステップと、
前記メサに隣接した前記シリコン・ゲルマニウム層を除去して前記シリコン・ゲルマニウム・ベースを形成するステップと、
を含む、方法。
（２）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約１０％乃至約６０％である、前記（１）記載の方法。
（３）前記シリコン・ゲルマニウム・ベースの厚みは約２０ｎｍ乃至約１００ｎｍである、前記（１）記載の方法。
（４）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約２５％乃至約６０％であり、厚みは約４０ｎｍ乃至約８０ｎｍである、前記（１）記載の方法。
（５）トレンチに囲まれたメサを有するシリコン基板を形成する前記ステップは、前記シリコン基板の一部を選択的にエッチングして前期トレンチに囲まれた前記メサを形成するステップを含む、前記（１）記載の方法。
（６）前記基板上にシリコン・ゲルマニウム層を形成する前記ステップは、化学気相成長及び分子ビーム・エピタキシから成るグループから選択された方法を適用するステップを含む、前記（１）記載の方法。
（７）前記メサに隣接した前記シリコン・ゲルマニウム層を除去するステップは、
前記シリコン・ゲルマニウム層上に窒化シリコン層を形成するステップと、
前記メサの上面に隣接した前記窒化シリコン層上にレジストを形成するステップと、
前記メサに隣接した前記シリコン・ゲルマニウム層が除去されるよう前記窒化シリコン層と前記シリコン・ゲルマニウム層の露出部分をエッチングするステップと、
を含む、前記（１）記載の方法。
（８）ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成する方法であって、
トレンチで囲まれ、上面を有するメサを持つシリコン基板を形成するステップと、
前記メサに隣接した前記トレンチに誘電層を形成するステップと、
選択的エピタキシャル成長により前記メサ上面にシリコン・ゲルマニウム層を成長させ、前記シリコン・ゲルマニウム・ベースを形成するステップと、
を含む、方法。
（９）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約１０％乃至約６０％である、前記（８）記載の方法。
（１０）前記シリコン・ゲルマニウム・ベースの厚みは約２０ｎｍ乃至約１００ｎｍである、前記（８）記載の方法。
（１１）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約２５％乃至約６０％であり、厚みは約４０ｎｍ乃至約８０ｎｍである、前記（８）記載の方法。
（１２）トレンチに囲まれたメサを持つシリコン基板を形成する前記ステップは、前記シリコン基板の一部を選択的にエッチングして前記トレンチを形成するステップを含む、前記（８）記載の方法。
（１３）ヘテロ接合バイポーラ・トランジスタを作製する方法であって、
トレンチに囲まれ、上面を有するメサ及びコレクタを持つシリコン基板を形成するステップと、
前記メサの前記上面に、上面と側壁を有するシリコン・ゲルマニウム・ベースを形成するステップと、
前記シリコン・ゲルマニウム・ベース上に窒化シリコン層を形成するステップと、
前記シリコン・ゲルマニウム・ベースに隣接し、前記トレンチを埋め、前期シリコン・ゲルマニウム・ベースの前記側壁の一部が露出して残る誘電層を形成するステップと、
外因性ベースが前記シリコン・ゲルマニウム・ベースの前記側壁の露出部分を覆うよう、前記誘電層上に該外因性ベースを形成するステップと、
前記外因性ベース上に窒化シリコン・キャップを形成するステップと、
前記窒化シリコン・キャップと前記外因性ベースの一部を除去し、前記窒化シリコン層の一部を露出するステップと、
前記外因性ベースと前記窒化シリコン・キャップに隣接した窒化シリコン層の露出部分に自己整合スペーサを形成するステップと、
前記窒化シリコン層の残りの露出部分を除去し、前記シリコン・ゲルマニウム・ベースの上面の一部を露出するステップと、
前記シリコン・ゲルマニウム・ベースの前記上面の露出部分にエミッタを形成し、よって前記ヘテロ接合バイポーラ・トランジスタを形成するステップと、
を含む、方法。
（１４）トレンチに囲まれたメサ及びコレクタを持つシリコン基板を形成する前記ステップは、前記シリコン基板の一部を選択的にエッチングして前記トレンチを形成するステップを含む、前記（１３）記載の方法。
（１５）前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は約１０％乃至約６０％である、前記（１３）記載の方法。
（１６）前記シリコン・ゲルマニウム・ベースの厚みは約２０ｎｍ乃至約１００ｎｍである、前記（１３）記載の方法。
（１７）前記メサの前記上面にシリコン・ゲルマニウム・ベースを形成する前記ステップは、
前記基板上にシリコン・ゲルマニウム層を付着するステップと、
前記メサに隣接したシリコン・ゲルマニウム層を除去し、前記シリコン・ゲルマニウム・ベースを形成するステップと、
を含む、前記（１３）記載の方法。
（１８）前記基板にシリコン・ゲルマニウム層を付着する前記ステップは、化学気相成長及び分子ビーム・エピタキシから成るグループから選択された方法を適用するステップを含む、前記（１７）記載の方法。
（１９）前記メサに隣接したシリコン・ゲルマニウム層を除去する前記ステップは、
前記メサの上面に隣接した前記窒化シリコン層上にレジストを形成するステップと、
前記メサに隣接したシリコン・ゲルマニウム層が除去されるよう前記窒化シリコン層と前記シリコン・ゲルマニウム層の露出部分をエッチングするステップと、
を含む、前記（１７）記載の方法。
（２０）前記メサの前記上面にシリコン・ゲルマニウム・ベースを形成する前記ステップは、選択的エピタキシャル成長により前記メサの前記上面にシリコン・ゲルマニウム層を成長させるステップを含む、前記（１３）記載の方法。
【図面の簡単な説明】
【図１】コレクタを有し、メサがトレンチで囲まれたシリコン基板を示す図である。
【図２】基板上にシリコン・ゲルマニウム層が形成された図１のシリコン基板を示す図である。
【図３】シリコン・ゲルマニウム層上に窒化シリコン層が形成された図２の構造を示す図である。
【図４】窒化シリコン層上にメサの上面に隣接してレジストが形成された後の図３の構造を示す図である。
【図５】窒化シリコン層とシリコン・ゲルマニウム層の露出部分、つまり図４に示すレジストで保護されていない領域の除去に続く図４の構造を示す図である。
【図６】構造上に誘電層が形成された図５の構造を示す図である。
【図７】シリコン・ゲルマニウム側壁の一部が露出するよう誘電層が一部除去された後の図６の構造を示す図である。
【図８】メサを有し、誘電層で埋められたトレンチに囲まれ、メサ上にシリコン・ゲルマニウム・ベースが形成されたシリコン基板を示す図である。
【図９】外因性ベースと窒化シリコン・キャップが誘電層上に形成され、外因性ベースがシリコン・ゲルマニウム・ベース側壁の露出部分を覆い、窒化シリコン層の一部を露出する開口を有する図７の構造を示す図である。
【図１０】外因性ベースと窒化シリコン・キャップに隣接した窒化シリコン層の一部に自己整合スペーサが形成された後の図９の構造を示す図である。
【図１１】窒化シリコン層の露出部分が除去され、シリコン・ゲルマニウム・ベース上面の露出部分にエミッタが形成された後の図１０の構造を示す図である。
【図１２】分離層及び分離層に延びるコレクタ、ベース、エミッタの各コンタクトが形成された後の図１１の構造を示す図である。
【符号の説明】
１０ シリコン基板
１２ メサ
１４ メサ上面
１６ トレンチ
１８ コレクタ
２０ シリコン・ゲルマニウム層
２２ シリコン・ゲルマニウム・ベース
２４ 側壁
３０ 窒化シリコン層
３２ レジスト
３４ 誘電層
３６ 外因性ベース
３８ 窒化シリコン・キャップ
４０ 開口
４２ 自己整合スペーサ
４４ エミッタ
４８ 上面の一部
５０ 分離層
５２ コレクタ・コンタクト
５４ シリコン・ゲルマニウム・ベース・コンタクト
５６ エミッタ・コンタクト
Claims (5)
- ヘテロ接合バイポーラ・トランジスタを作製する方法であって、
（イ）トレンチに囲まれ、上面を有するメサ及びコレクタを持つシリコン基板を形成するステップと、
（ロ）前記メサの上面、前記トレンチ及び前記コレクタを覆うようにシリコン・ゲルマニウム層を付着するステップと、
（ハ）前記シリコン・ゲルマニウム層上に窒化シリコン層を形成するステップと、
（ニ）前記メサに隣接した前記窒化シリコン層及び前記シリコン・ゲルマニウム層を除去して、前記メサの上面に、前記窒化シリコン層で覆われ上面と側壁を有するシリコン・ゲルマニウム・ベースを形成するステップと、
（ホ）前記シリコン・ゲルマニウム・ベースに隣接し、前記トレンチを埋め、前記シリコン・ゲルマニウム・ベースの前記側壁の一部が露出して残る誘電層を形成するステップと、
（ヘ）外因性ベースが前記シリコン・ゲルマニウム・ベースの前記側壁の露出部分を覆うよう、前記誘電層上に該外因性ベースを形成するステップと、
（ト）前記外因性ベース上に窒化シリコン・キャップを形成するステップと、
（チ）前記窒化シリコン・キャップと前記外因性ベースの一部を除去し、前記窒化シリコン層の一部を露出するステップと、
（リ）前記外因性ベースと前記窒化シリコン・キャップに接し且つ窒化シリコン層の露出部分に接する自己整合スペーサを形成するステップと、
（ヌ）前記窒化シリコン層の残りの露出部分を除去し、前記シリコン・ゲルマニウム・ベースの上面の一部を露出するステップと、
（ル）前記シリコン・ゲルマニウム・ベースの前記上面の露出部分にエミッタを形成し、よって前記ヘテロ接合バイポーラ・トランジスタを形成するステップとをこの順序で含む、方法。 - 前記シリコン・ゲルマニウム・ベースのゲルマニウム成分は１０％乃至６０％である、請求項１記載の方法。
- 前記シリコン・ゲルマニウム・ベースの厚みは２０ｎｍ乃至１００ｎｍである、請求項１記載の方法。
- 前記ステップ（ロ）は、化学気相成長及び分子ビーム・エピタキシから成るグループから選択された方法を使用する、請求項１記載の方法。
- 前記ステップ（ニ）は、
前記メサの上面に隣接した前記窒化シリコン層上にレジストを形成するステップと、
前記メサに隣接した前記窒化シリコン及び前記シリコン・ゲルマニウム層が除去されるよう前記窒化シリコン層と前記シリコン・ゲルマニウム層の露出部分をエッチングするステップとをこの順序で含む、請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/480,033 US6251738B1 (en) | 2000-01-10 | 2000-01-10 | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| US09/480033 | 2000-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223224A JP2001223224A (ja) | 2001-08-17 |
| JP3701873B2 true JP3701873B2 (ja) | 2005-10-05 |
Family
ID=23906406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000070A Expired - Fee Related JP3701873B2 (ja) | 2000-01-10 | 2001-01-04 | ヘテロ接合バイポーラ・トランジスタの作製方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6251738B1 (ja) |
| EP (1) | EP1132954B1 (ja) |
| JP (1) | JP3701873B2 (ja) |
| KR (1) | KR100354118B1 (ja) |
| CN (1) | CN1156899C (ja) |
| AT (1) | ATE399367T1 (ja) |
| DE (1) | DE60134511D1 (ja) |
| SG (1) | SG89368A1 (ja) |
| TW (1) | TW475225B (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251738B1 (en) * | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6506657B1 (en) * | 2000-04-19 | 2003-01-14 | National Semiconductor Corporation | Process for forming damascene-type isolation structure for BJT device formed in trench |
| US6514886B1 (en) * | 2000-09-22 | 2003-02-04 | Newport Fab, Llc | Method for elimination of contaminants prior to epitaxy |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6620732B1 (en) * | 2000-11-17 | 2003-09-16 | Newport Fab, Llc | Method for controlling critical dimension in a polycrystalline silicon emitter and related structure |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6762480B2 (en) * | 2001-02-27 | 2004-07-13 | Agilent Technologies, Inc. | Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| FR2822292B1 (fr) * | 2001-03-14 | 2003-07-18 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire de type double polysilicium a base a heterojonction et transistor correspondant |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| SE522891C2 (sv) * | 2001-11-09 | 2004-03-16 | Ericsson Telefon Ab L M | En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor |
| KR100455829B1 (ko) * | 2001-12-10 | 2004-11-06 | 주식회사 타키오닉스 | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 |
| US6617619B1 (en) * | 2002-02-04 | 2003-09-09 | Newport Fab, Llc | Structure for a selective epitaxial HBT emitter |
| US6597022B1 (en) * | 2002-02-04 | 2003-07-22 | Newport Fab, Llc | Method for controlling critical dimension in an HBT emitter and related structure |
| US6878976B2 (en) | 2002-03-13 | 2005-04-12 | International Business Machines Corporation | Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications |
| US6699765B1 (en) | 2002-08-29 | 2004-03-02 | Micrel, Inc. | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer |
| EP1418615A1 (en) * | 2002-11-05 | 2004-05-12 | United Microelectronics Corporation | Fabrication of self-aligned bipolar transistor |
| US20040115878A1 (en) * | 2002-12-13 | 2004-06-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for manufacturing a silicon germanium based device with crystal defect prevention |
| US7589380B2 (en) | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US6777302B1 (en) | 2003-06-04 | 2004-08-17 | International Business Machines Corporation | Nitride pedestal for raised extrinsic base HBT process |
| US7012009B2 (en) * | 2004-02-24 | 2006-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process |
| US7002190B1 (en) * | 2004-09-21 | 2006-02-21 | International Business Machines Corporation | Method of collector formation in BiCMOS technology |
| KR101118649B1 (ko) * | 2005-01-24 | 2012-03-06 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 형성 방법 |
| US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7439558B2 (en) * | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| TW200849556A (en) * | 2006-06-14 | 2008-12-16 | Nxp Bv | Semiconductor device and method of manufacturing such a device |
| KR100817403B1 (ko) | 2006-11-20 | 2008-03-27 | 전북대학교산학협력단 | 반도체 소자 구조 및 그 제조 방법 |
| US20080142836A1 (en) * | 2006-12-15 | 2008-06-19 | Darwin Gene Enicks | Method for growth of alloy layers with compositional curvature in a semiconductor device |
| US7453107B1 (en) * | 2007-05-04 | 2008-11-18 | Dsm Solutions, Inc. | Method for applying a stress layer to a semiconductor device and device formed therefrom |
| US7531854B2 (en) * | 2007-05-04 | 2009-05-12 | Dsm Solutions, Inc. | Semiconductor device having strain-inducing substrate and fabrication methods thereof |
| CN101896999B (zh) * | 2007-12-28 | 2012-08-08 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| CN101834135A (zh) * | 2010-04-22 | 2010-09-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管及其制作方法 |
| US10529836B1 (en) * | 2017-06-19 | 2020-01-07 | Newport Fab, Llc | SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064772A (en) | 1988-08-31 | 1991-11-12 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
| US5256550A (en) | 1988-11-29 | 1993-10-26 | Hewlett-Packard Company | Fabricating a semiconductor device with strained Si1-x Gex layer |
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| US5363793A (en) * | 1990-04-06 | 1994-11-15 | Canon Kabushiki Kaisha | Method for forming crystals |
| JP3130545B2 (ja) * | 1991-03-06 | 2001-01-31 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US5352912A (en) * | 1991-11-13 | 1994-10-04 | International Business Machines Corporation | Graded bandgap single-crystal emitter heterojunction bipolar transistor |
| US5338942A (en) * | 1992-01-16 | 1994-08-16 | Hitachi, Ltd. | Semiconductor projections having layers with different lattice constants |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| US5523243A (en) | 1992-12-21 | 1996-06-04 | International Business Machines Corporation | Method of fabricating a triple heterojunction bipolar transistor |
| JP3156436B2 (ja) | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2970425B2 (ja) | 1994-09-26 | 1999-11-02 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
| KR970054343A (ko) * | 1995-12-20 | 1997-07-31 | 이준 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| US5672522A (en) | 1996-03-05 | 1997-09-30 | Trw Inc. | Method for making selective subcollector heterojunction bipolar transistors |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| US6040225A (en) * | 1997-08-29 | 2000-03-21 | The Whitaker Corporation | Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices |
| US6251738B1 (en) * | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
-
2000
- 2000-01-10 US US09/480,033 patent/US6251738B1/en not_active Expired - Lifetime
- 2000-11-10 TW TW089123908A patent/TW475225B/zh not_active IP Right Cessation
- 2000-12-22 KR KR1020000080061A patent/KR100354118B1/ko not_active IP Right Cessation
- 2000-12-29 CN CNB001294938A patent/CN1156899C/zh not_active Expired - Lifetime
-
2001
- 2001-01-02 SG SG200100017A patent/SG89368A1/en unknown
- 2001-01-04 JP JP2001000070A patent/JP3701873B2/ja not_active Expired - Fee Related
- 2001-01-10 DE DE60134511T patent/DE60134511D1/de not_active Expired - Lifetime
- 2001-01-10 AT AT01300208T patent/ATE399367T1/de not_active IP Right Cessation
- 2001-01-10 EP EP01300208A patent/EP1132954B1/en not_active Expired - Lifetime
- 2001-05-29 US US09/867,373 patent/US6417059B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010026986A1 (en) | 2001-10-04 |
| US6251738B1 (en) | 2001-06-26 |
| SG89368A1 (en) | 2002-06-18 |
| EP1132954B1 (en) | 2008-06-25 |
| US6417059B2 (en) | 2002-07-09 |
| EP1132954A2 (en) | 2001-09-12 |
| JP2001223224A (ja) | 2001-08-17 |
| ATE399367T1 (de) | 2008-07-15 |
| DE60134511D1 (de) | 2008-08-07 |
| KR20010070331A (ko) | 2001-07-25 |
| EP1132954A3 (en) | 2004-02-18 |
| CN1156899C (zh) | 2004-07-07 |
| CN1304169A (zh) | 2001-07-18 |
| TW475225B (en) | 2002-02-01 |
| KR100354118B1 (ko) | 2002-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| JP4398394B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| US7776704B2 (en) | Method to build self-aligned NPN in advanced BiCMOS technology | |
| US7888745B2 (en) | Bipolar transistor with dual shallow trench isolation and low base resistance | |
| US6906401B2 (en) | Method to fabricate high-performance NPN transistors in a BiCMOS process | |
| US6362066B1 (en) | Method for manufacturing bipolar devices | |
| US20120235151A1 (en) | Horizontal polysilicon-germanium heterojunction bipolar transistor | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| US7442595B2 (en) | Bipolar transistor with collector having an epitaxial Si:C region | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| US20050001288A1 (en) | Semiconductor device and method of manufacturing such device | |
| US11855197B2 (en) | Vertical bipolar transistors | |
| US11646348B2 (en) | Double mesa heterojunction bipolar transistor | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| KR20040038511A (ko) | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 | |
| WO2023035155A1 (zh) | 半导体结构及其制备方法、射频电路 | |
| KR20030017747A (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JPH031543A (ja) | パイポーラトランジスタの製造方法 | |
| JPH04322431A (ja) | 半導体装置及びその製造方法 | |
| JPH0774181A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |