KR20030017747A - 이종접합 쌍극자 트랜지스터의 제조방법 - Google Patents
이종접합 쌍극자 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20030017747A KR20030017747A KR1020010050743A KR20010050743A KR20030017747A KR 20030017747 A KR20030017747 A KR 20030017747A KR 1020010050743 A KR1020010050743 A KR 1020010050743A KR 20010050743 A KR20010050743 A KR 20010050743A KR 20030017747 A KR20030017747 A KR 20030017747A
- Authority
- KR
- South Korea
- Prior art keywords
- base
- electrode
- collector
- emitter
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 125000005842 heteroatom Chemical group 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 21
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 21
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract 4
- 239000010408 film Substances 0.000 description 48
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
자기정렬형 이종접합 쌍극자 트랜지스터에 관하여 개시한다. 본 발명은 컬렉터 전극 및 국부 실리콘 산화막이 형성된 기판 상에 베이스 에피층을 성장시키는 단계와, 상기 베이스 에피층 상에 질화막을 도포하는 단계와, 상기 질화막을 식각하여 에미터-베이스 접합을 형성하기 위한 제1 개구를 형성하는 단계와, 상기 기판 상에 다결정 실리콘을 증착한 뒤 패터닝하여 에미터 전극을 형성하는 단계와, 상기 에미터 전극의 측벽과 윗벽을 둘러싸는 산화막을 형성하는 단계와, 상기 산화막을 식각 마스크로 하여 상기 질화막을 식각하는 단계와, 상기 기판 상에 베이스 전극용 다결정 실리콘을 도포하고, 상기 베이스 전극용 다결정 실리콘 및 상기 베이스 에피층을 패터닝하여 베이스 전극을 형성하는 단계와, 상기 베이스 전극용 다결정 실리콘과 산화막을 차례로 식각하여 에미터 단자를 형성하기 위한 제2 개구를 형성하는 단계와, 상기 기판 전면에 절연막을 도포하고 패터닝하여 에미터 접촉창, 베이스 접촉창 및 컬렉터 접촉창을 형성하는 단계 및 상기 기판 상에 금속을 증착하고 패터닝하여 에미터 단자, 베이스 단자 및 컬렉터 단자를 형성하는 단계를 포함하는 이종접합 쌍극자 트랜지스터의 제조방법을 제공한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 자기정렬형 이종접합 쌍극자 트랜지스터의 제조방법에 관한 것이다.
무선통신 및 광통신에 사용되는 초고속 실리콘-게르마늄(Si-Ge) 이종접합 쌍극자 트랜지스터(hetero junction bipolar transistor)는 종래의 실리콘 동종접합 쌍극자 트랜지스터의 베이스(base) 부분을 실리콘-게르마늄층으로 대체한 소자로서, 실리콘에 게르마늄이 첨가됨에 따라 에너지 밴드갭(energy band gap)이 점차감소하는 특성을 이용한 것이다. 실리콘으로 이루어진 에미터(emitter)와 컬렉터(collector) 사이에 이보다 작은 에너지 밴드갭을 가지는 실리콘-게르마늄 베이스 에피층을 형성하면, 에너지 밴드갭의 차이로 인해 에미터-베이스 계면에서 전도대(conduction band)와 밸런스밴드(valance band)의 오프-셋(off-set)이 생기게 된다. 이러한 에너지 밴드 오프-셋은 에미터에서 베이스로의 순방향 전자 방출을 용이하게 하면서 베이스에서 에미터로의 역방향 정공 방출을 저지시키므로 에미터 주입 효율과 전류이득이 증가하게 된다. 따라서, 고농도의 베이스 사용이 가능하므로 베이스 저항과 폭을 감소시켜 소자의 최대 진동주파수와 차단주파수를 높이고, 소자 동작의 선형성을 증가시킬 수 있다. 한편, 게르마늄 농도를 순차적으로 변화시켜 베이스 내부에 전계를 형성하면 전자 이동이 가속화되어 소자의 동작속도를 더욱 증가시킬 수 있다. 이와 같이, 실리콘-게르마늄 이종접합 쌍극자 트랜지스터 소자는 기존의 실리콘 반도체 공정을 대부분 그대로 사용하면서도 상당히 우수한 특성을 구현할 수 있기 때문에, 수율, 신뢰성, 생산단가, 잡음특성, 경제성 등에 있어서 3족-5족(III-V) 화합물 반도체와 경쟁적인 위치에 있으며, 현재 무선통신 및 광통신 등에서 요구되는 광범위한 용도와 주파수 영역의 RF 회로들이 상용화되는 단계에 있다.
실리콘-게르마늄 이종접합 쌍극자 트랜지스터에서 사용되는 종래의 구조들은 크게 비자기정렬형과 자기정렬형으로 나눌 수 있는데, 도 1 및 도 2는 이들 구조의 대표적인 예를 각각 보여주고 있다.
도 1은 종래의 비자기정렬형 이종접합 쌍극자 트랜지스터의 구조를 도시한단면도이다. 이하에서, 도 1을 참조하여 종래의 비자기정렬형 이종접합 쌍극자 트랜지스터의 제조방법을 설명하기로 한다. 먼저, 매몰 컬렉터(102), 컬렉터(104), 국부 실리콘 산화막(local oxidation of silicon: LOCOS)(106) 및 컬렉터 단자부(107)를 형성한 후, 실리콘-게르마늄 베이스(108)를 성장시킨다. 이어서, 실리콘-게르마늄 베이스(108) 상에 산화막(110)과 질화막(112)을 순차적으로 도포한다. 다음에, 질화막(112)과 산화막(110)을 패터닝하여 패드 절연막(110, 112)을 형성한다. 이어서, 기판(100) 상에 베이스 전극용 다결정 실리콘(114)을 증착한다. 그 다음, 사진식각공정을 이용하여 에미터-베이스 접합 및 베이스 전극이 형성될 영역을 정의하는 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 마스크로 에미터-베이스 접합 및 베이스 전극이 형성될 영역 이외의 베이스 전극용 다결정 실리콘(114) 및 실리콘-게르마늄 베이스(108)를 식각한다. 이어서, 상기 포토레지스트 패턴을 제거한다. 이어서, 사진식각공정 및 식각 공정을 이용하여 패드 절연막(110, 112)의 소정 부분이 드러나도록 베이스 전극용 다결정 실리콘(114)을 식각하여 에미터-베이스 접합을 형성할 부분에 개구를 형성한다. 다음에, 다결정 실리콘 에미터 전극(120)으로부터 베이스 전극용 다결정 실리콘(114)을 분리하기 위하여 베이스 전극용 다결정 실리콘(114)의 일부를 연산화시켜 절연막(116)을 형성한다. 이어서, 질화막을 도포한 후, 이방성 건식 식각하여 측벽 스페이서(118)를 형성한다. 다음에, 에미터 개구부의 패드 절연막(110, 112)을 식각하여 실리콘-게르마늄 베이스(108)의 표면을 노출시키고, 에미터 및 에미터 전극이 될 다결정 실리콘(120)을 도포한 다음, 패터닝하여 에미터 전극(120)을 형성한다.그 후, 일반적인 금속배선 공정을 수행한다. 여기서, 설명되지 않은 참조번호 "122", "124", "126", "128"은 각각 절연 보호막, 베이스 단자, 에미터 단자, 컬렉터 단자를 지칭한다.
이러한 종래의 비자기정렬형 이종접합 쌍극자 트랜지스터의 제조방법은 베이스 전극을 두껍게 만들 수 있다는 장점이 있다. 그러나, 베이스 전극용 다결정 실리콘(114)에 에미터-베이스 접합을 만들기 위한 개구를 형성한 후, 그 표면을 연산화시켜 절연막(116)을 형성하고, 개구 내부에 측벽 스페이서(118)를 만드는 과정에서 실리콘-게르마늄 베이스(108)가 손상되는 것을 방지하기 위해 패드 절연막(110, 112)을 미리 형성시켜 주고 있다. 따라서, 마스크 오정렬(mis-align)을 감안하면, 패드 절연막(110, 112) 아래 부분의 베이스 기생저항과, 베이스와 컬렉터 사이의 기생용량이 커져 소자의 속도 향상에 한계가 있다.
한편, 도 2는 종래의 자기정렬형 실리콘-게르마늄 이종접합 쌍극자 트랜지스터의 구조를 도시한 단면도이다. 이하에서, 도 2를 참조하여 종래의 자기정렬형 실리콘-게르마늄 이종접합 쌍극자 트랜지스터의 제조방법을 설명하기로 한다. 우선 도 1에서와 마찬가지로, 매몰 컬렉터(202), 컬렉터(204), 국부 실리콘 산화막(206) 및 컬렉터 단자부(207)를 형성한 후, 실리콘-게르마늄 베이스(208)를 성장시킨다. 이때, 활성 컬렉터 영역에는 단결정의 베이스 에피층이 성장되며, 국부 실리콘 산화막(206) 위에는 다결정 베이스 에피층이 성장되어 베이스 전극으로 사용된다. 이어서, 사진식각공정을 이용하여 베이스 전극 영역을 정의하는 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 베이스전극 영역 외의 베이스 에피층(208)을 제거하고, 상기 포토레지스트 패턴을 제거한다. 다음에, 베이스 에피층(208) 위에 산화막(210)을 증착한 후, 패터닝하여 에미터-베이스 접합을 위한 개구를 형성한다. 이어서, 에미터 및 에미터 전극이 될 다결정 실리콘(212)을 증착한 다음, 패터닝하여 에미터 전극(212)을 형성한다. 다음에, 에미터 전극(212)을 식각 마스크로 하여 산화막(210)을 식각하여 베이스 전극(208)을 노출시킨다. 이어서, 에미터 전극(212)을 마스크로 하여 BF2이온 주입을 실시한다. 이온 주입된 붕소(B)는 열처리 공정을 거치면 외부 베이스(214)를 형성하여 베이스와 금속 베이스 전극 사이의 저항을 낮추는 역할을 한다. 이어서. 산화막을 증착한 후, 이방성 건식 식각을 하여 에미터 전극(212)의 측벽에 스페이서(216)를 형성한다. 다음에, 티타늄(Ti)을 도포하고 열처리하여 베이스 전극(208), 에미터 전극(212) 및 콜렉터 단자부(207) 상에 실리사이드 박막(218)을 형성한다. 이어서, 습식식각을 통해 스페이서(216)와 국부 실리콘 산화막(206) 위에 실리사이드 형성 반응을 하지 않고 남아있는 티타늄을 제거한다. 그 후, 일반적인 금속배선 공정을 수행한다. 여기서, 설명되지 않은 참조번호 "220", "222", "224", "226"은 각각 절연 보호막, 베이스 단자, 에미터 단자, 컬렉터 단자를 지칭한다.
이러한 종래의 자기정렬형 실리콘-게르마늄 이종접합 쌍극자 트랜지스터의 제조방법은 에미터-베이스 접합을 자기정렬에 의해 형성할 수 있고, 저항이 낮은 실리사이드 박막(218)을 전극으로 사용하므로 접촉저항과 베이스의 기생저항을 크게 줄일 수 있다는 장점을 가진다. 그러나, 베이스 에피층(208)이 얇기 때문에 실리사이드(218) 형성 시 응집현상이 발생하면서 실리사이드(218)가 베이스 에피층(208)을 관통하여 컬렉터(204)와 전기적으로 직접 접촉될 우려가 있다.
본 발명이 이루고자 하는 기술적 과제는 패드 절연막을 형성하지 않고도 베이스 에피층의 손상 없이 두꺼운 베이스 전극을 형성할 수 있고, 실리사이드 전극 형성 시 응집 현상에 의한 전기적 단락 현상을 방지할 수 있으며, 충분한 두께의 실리사이드 전극을 형성하여 베이스 전극의 접촉저항과 기생저항을 최소화하고 소자의 동작 속도를 증가시킬 수 있는 이종접합 쌍극자 트랜지스터의 제조방법을 제공함에 있다.
도 1은 종래의 비자기정렬형 이종접합 쌍극자 트랜지스터의 구조를 도시한 단면도이다.
도 2는 종래의 자기정렬형 실리콘-게르마늄 이종접합 쌍극자 트랜지스터의 구조를 도시한 단면도이다.
도 3 내지 도 10은 본 발명의 바람직한 실시예에 따른 이종접합 쌍극자 트랜지스터의 제조방법을 설명하기 위하여 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 컬렉터 전극 및 국부 실리콘 산화막이 형성된 기판 상에 베이스 에피층을 성장시키는 단계와, 상기 베이스 에피층 상에 질화막을 도포하는 단계와, 상기 질화막을 식각하여 에미터-베이스 접합을 형성하기 위한 제1 개구를 형성하는 단계와, 상기 기판 상에 다결정 실리콘을 증착한 뒤 패터닝하여 에미터 전극을 형성하는 단계와, 상기 에미터 전극의 측벽과 윗벽을 둘러싸는 산화막을 형성하는 단계와, 상기 산화막을 식각 마스크로 하여 상기 질화막을 식각하는 단계와, 상기 기판 상에 베이스 전극용 다결정 실리콘을 도포하고, 상기 베이스 전극용 다결정 실리콘 및 상기 베이스 에피층을 패터닝하여 베이스 전극을 형성하는 단계와, 상기 베이스 전극용 다결정 실리콘과 산화막을 차례로 식각하여 에미터 단자를 형성하기 위한 제2 개구를 형성하는 단계와, 상기 기판 전면에 절연막을 도포하고 패터닝하여 에미터 접촉창, 베이스 접촉창 및 컬렉터 접촉창을 형성하는 단계, 및 상기 기판 상에 금속을 증착하고 패터닝하여 에미터 단자, 베이스 단자 및 컬렉터 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법을 제공한다.
상기 제2 개구를 형성하는 단계 후, 상기 에미터 접촉창, 베이스 접촉창 및 컬렉터 접촉창을 형성하는 단계 전에, 상기 제2개구의 내부 측벽에 스페이서를 형성한 후, 상기 기판 상에 금속을 증착하고 열처리하여 상기 에미터 전극, 상기 베이스 전극 및 상기 콜렉터 전극 상에 실리사이드를 형성하는 단계를 더 포함할 수 있다.
상기 베이스 에피층은 실리콘-게르마늄 합금을 사용하여 형성할 수 있다.
상기 베이스 에피층은 실리콘을 사용하여 형성할 수 있다.
상기 에미터 전극의 측벽과 윗벽을 둘러싸는 상기 산화막은 연산화 공정을 이용하여 형성한다.
상기 에미터 전극의 측벽과 윗벽을 둘러싸는 상기 산화막은 질화막과의 식각선택비가 큰 산화막인 것이 바람직하다.
상기 콜렉터 전극 및 국부 실리콘 산화막의 형성은, 상기 기판에 불순물을 이온주입하여 매몰 콜렉터를 형성하는 단계와, 상기 기판 상에 컬렉터 에피층을 성장시키고, 불순물을 이온주입하여 컬렉터를 형성하는 단계와, 상기 기판 상에 국부 실리콘 산화막을 형성하는 단계, 및 상기 컬렉터의 소정 영역에 불순물을 이온주입하여 컬렉터 단자부를 형성하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3 내지 도 10은 본 발명의 바람직한 실시예에 따른 이종접합 쌍극자 트랜지스터의 제조방법을 설명하기 위하여 도시한 단면도들이다. 본 실시예에서는 n-p-n형 이종접합 쌍극자 트랜지스터의 예를 들어 설명하나, 본 발명의 바람직한 실시예에 따른 이종접합 쌍극자 트랜지스터의 제조방법은 p-n-p형 이종접합 쌍극자 트랜지스터에도 적용할 수 있음은 물론이다.
도 3을 참조하면, P형 실리콘 기판(300) 위에 포토레지스트 패턴을 이용하여 매몰 컬렉터 영역을 정의한 뒤, 비소(As)와 같은 N형 불순물을 이온주입하고 열처리하여 N+매몰 컬렉터(302)를 형성한다. 이어서, 매몰 컬렉터(302)가 형성된 기판(300) 상에 불순물이 첨가되지 않은 컬렉터 에피층(304)을 성장시킨 후, 비소(As)나 인(P)과 같은 N형 불순물을 이온 주입하여 N-컬렉터(304)를 형성한다.
도 4를 참조하면, 컬렉터 박막(304) 상에 질화막(미도시)을 도포하여 패터닝한 후, 열산화 공정을 수행하여 활성소자영역인 컬렉터(304) 및 컬렉터 단자부(308)가 될 영역을 제외한 나머지 부분에 국부 실리콘 산화막(306)을 형성한다. 다음에, 남아있던 상기 질화막 패턴을 식각하여 제거한 후, 컬렉터 단자부(308)가 형성될 영역을 정의하고 N형 불순물을 이온주입하여 컬렉터 단자부(308)을 형성한다. 이어서, 기판(300) 전면에 P형 불순물이 첨가된 실리콘-게르마늄 베이스 에피층(310)을 성장시킨다.
도 5를 참조하면, 베이스 에피층(310) 상에 질화막(312)을 도포한 후, 패터닝하여 에미터-베이스 접합이 형성될 부분의 개구를 형성한다. 이어서, N형 다결정 실리콘을 전면에 도포한 다음, 패터닝하여 에미터 전극(314)을 정의한다.
도 6을 참조하면, 연산화를 통해 에미터 전극(314)의 측벽과 윗벽을 둘러싸는 산화막(316)을 형성한다. 산화막(316)은 질화막(312)과의 식각선택비가 큰 막으로 형성하는 것이 바람직하다. 이때, 질화막(312)은 마스크 역할을 하여 나머지 부분의 산화막(316) 형성을 막아준다.
도 7을 참조하면, 산화막(316)으로 둘러싸인 에미터 전극(314)을 마스크로 하여 나머지 부분의 질화막(312)을 식각하여 제거한다. 이어서, 베이스 전극으로 사용될 P형 다결정 실리콘층(318)을 전면에 도포한다.
도 8을 참조하면, 베이스 전극 영역을 정의하는 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 P형 다결정 실리콘층(318)과 실리콘-게르마늄 베이스 에피층(310)을 차례로 식각하여 베이스 전극을 형성한다. 이어서, 상기 포토레지스트 패턴을 제거한다.
도 9를 참조하면, 사진식각공정 및 식각 공정을 이용하여 에미터 전극(314)의 소정 부분이 드러나도록 p형 다결정 실리콘층(318)과 산화막(316)을 차례로 식각하여 개구를 형성한다. 이어서, 산화막을 전면에 도포한 뒤 이방성 건식 식각을 행하여 개구의 안쪽 측벽에 스페이서(320)를 형성한다. 이때, p형 다결정 실리콘층(318) 및 베이스 에피층(310)의 단부 측벽에도 스페이서(320)가 형성되게 된다. 상기 스페이서(320)는 아래에서 설명될 실리사이드 박막(322) 형성 시 개구의 안쪽에서 p형 다결정 실리콘층(318)과 에미터 전극(314) 간의 단락이 일어나는 것을 방지하기 위한 것이다. 따라서, 실리사이드 전극을 형성하지 않을 경우에는 스페이서(320)를 형성하지 않을 수도 있음은 물론이다.
도 10을 참조하면, 기판(300) 전면에 실리사이드 형성을 위해 티타늄(Ti)과 같은 금속을 증착하고 열처리하여, 베이스 전극(318), 에미터 전극(314) 및 컬렉터 단자부(308) 상에 실리사이드 박막(322)을 형성한다. 얇은 실리콘-게르마늄 베이스 에피층을 베이스 전극으로 이용하는 종래의 자기정렬형 이종접합 쌍극자 트랜지스터에서는, 베이스 전극용 박막이 얇기 때문에 실리사이드 형성 시 응집현상이 발생하면서 실리사이드가 베이스 에피층을 관통하여 컬렉터와 전기적으로 직접 접촉될 우려가 있으나, 본 발명의 바람직한 실시예에 따른 자기정렬형 이종접합 쌍극자 트랜지스터에서는 상기와 같은 문제가 발생하지 않으며, 따라서, 실리사이드(322)의 두께 증가를 통한 소자 동작속도의 개선이 가능할 뿐 아니라, 공정의 신뢰도도 크게 향상시킬 수 있다. 한편, 본 실시예에서는 실리사이드 박막(322)을 구비한 이종접합 쌍극자 트랜지스터의 예를 들어 설명하고 있으나, 실리사이드(322)를 형성하지 않을 수도 있음은 물론이다. 또한, 실리사이드(322)를 형성하지 않는 경우에는 스페이서(320)을 형성하지 않아도 무방하다. 이어서, 습식 식각을 이용하여 반응하지 않은 티타늄과 같은 금속을 제거한다. 다음에, 기판(300)의 전면에 절연 보호막(324)을 도포한 후, 절연 보호막(324)을 패터닝하여 베이스 접촉창, 에미터 접촉창, 컬렉터 접촉창을 형성한다. 이어서, 금속을 증착한 후, 패터닝하여 베이스 단자(326), 에미터 단자(328), 컬렉터 단자(330)를 형성한다.
본 발명에 의한 이종접합 쌍극자 트랜지스터 제조방법에 의하면, 에미터-베이스 접합을 자기정렬로 형성하고, 에미터 전극을 패터닝하여 산화막으로 둘러싼 뒤, 그 위에 베이스 전극용 다결정 실리콘층을 도포한다. 따라서, 종래의 비자기정렬 구조에서와는 달리 패드 절연막을 형성하지 않고도 베이스 에피층의 손상 없이 두꺼운 실리콘 베이스 전극층을 형성할 수 있어 베이스 기생저항과 베이스-컬렉터 사이의 기생용량을 줄일 수 있다. 한편, 실리사이드 박막을 형성하는 경우에도, 얇은 실리콘-게르마늄 베이스 에피층을 베이스 전극으로 이용하는 종래의 자기정렬형 구조에서와 달리, 실리사이드 응집 현상에 따른 베이스와 컬렉터의 단락 현상이 방지된다. 그 결과, 실리사이드의 두께 증가를 통한 소자 동작속도의 개선이 가능할 뿐 아니라, 공정의 신뢰도도 크게 향상된다. 또한, 에미터 금속 단자를 에미터 전극의 바로 윗 부분에 형성하므로 에미터 전극에 의해 형성되는 기생저항을 줄일 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
Claims (7)
- 컬렉터 전극 및 국부 실리콘 산화막이 형성되어 있는 기판 상에 베이스 에피층을 성장시키는 단계;상기 베이스 에피층 상에 질화막을 도포하는 단계;상기 질화막을 패터닝하여 에미터-베이스 접합을 형성하기 위한 제1 개구를 형성하는 단계;상기 기판 상에 다결정 실리콘을 증착하고, 패터닝하여 에미터 전극을 형성하는 단계;상기 에미터 전극의 측벽과 윗벽을 둘러싸는 산화막을 형성하는 단계;상기 산화막을 식각 마스크로 하여 상기 질화막을 식각하는 단계;상기 기판 상에 베이스 전극용 다결정 실리콘을 도포하고, 상기 베이스 전극용 다결정 실리콘 및 상기 베이스 에피층을 패터닝하여 베이스 전극을 형성하는 단계;상기 베이스 전극용 다결정 실리콘과 상기 산화막을 차례로 식각하여 에미터 단자를 형성하기 위한 제2 개구를 형성하는 단계;상기 기판 전면에 절연막을 도포하고, 패터닝하여 에미터 접촉창, 베이스 접촉창 및 컬렉터 접촉창을 형성하는 단계; 및상기 기판 상에 금속을 증착하고, 패터닝하여 에미터 단자, 베이스 단자 및 컬렉터 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제2 개구를 형성하는 단계 후, 상기 에미터 접촉창, 베이스 접촉창 및 컬렉터 접촉창을 형성하는 단계 전에,상기 제2개구의 내부 측벽에 스페이서를 형성한 후, 상기 기판 상에 금속을 증착하고 열처리하여 상기 에미터 전극, 상기 베이스 전극 및 상기 콜렉터 전극 상에 실리사이드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 베이스 에피층은 실리콘-게르마늄 합금을 사용하여 형성하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 베이스 에피층은 실리콘을 사용하여 형성하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 에미터 전극의 측벽과 윗벽을 둘러싸는 상기 산화막은 연산화 공정을 이용하여 형성하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 에미터 전극의 측벽과 윗벽을 둘러싸는 상기 산화막은 질화막과의 식각선택비가 큰 산화막인 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 콜렉터 전극 및 국부 실리콘 산화막의 형성은상기 기판에 불순물을 이온주입하여 매몰 콜렉터를 형성하는 단계;상기 기판 상에 컬렉터 에피층을 성장시키고, 불순물을 이온주입하여 컬렉터를 형성하는 단계;상기 기판 상에 국부 실리콘 산화막을 형성하는 단계; 및상기 컬렉터의 소정 영역에 불순물을 이온주입하여 컬렉터 단자부를 형성하는 단계로 이루어지는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0050743A KR100400078B1 (ko) | 2001-08-22 | 2001-08-22 | 이종접합 쌍극자 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0050743A KR100400078B1 (ko) | 2001-08-22 | 2001-08-22 | 이종접합 쌍극자 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030017747A true KR20030017747A (ko) | 2003-03-04 |
| KR100400078B1 KR100400078B1 (ko) | 2003-09-29 |
Family
ID=27720335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0050743A KR100400078B1 (ko) | 2001-08-22 | 2001-08-22 | 이종접합 쌍극자 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100400078B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877689B1 (ko) * | 2006-11-30 | 2009-01-09 | 한국전자통신연구원 | 실리콘 게르마늄 반도체 소자 및 그 제조방법 |
| US7666749B2 (en) | 2006-11-30 | 2010-02-23 | Electronics And Telecommunications Research Institute | SiGe semiconductor device and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
| KR100275539B1 (ko) * | 1997-10-09 | 2000-12-15 | 정선종 | 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 |
| JP3295373B2 (ja) * | 1998-06-03 | 2002-06-24 | 松下電器産業株式会社 | 半導体装置 |
| JP3515944B2 (ja) * | 1999-06-22 | 2004-04-05 | 松下電器産業株式会社 | ヘテロバイポーラトランジスタ |
-
2001
- 2001-08-22 KR KR10-2001-0050743A patent/KR100400078B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877689B1 (ko) * | 2006-11-30 | 2009-01-09 | 한국전자통신연구원 | 실리콘 게르마늄 반도체 소자 및 그 제조방법 |
| US7666749B2 (en) | 2006-11-30 | 2010-02-23 | Electronics And Telecommunications Research Institute | SiGe semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100400078B1 (ko) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| KR20050065891A (ko) | ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법 | |
| US20040227213A1 (en) | Bipolar junction transistor and fabricating method | |
| KR20050048179A (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| US5204277A (en) | Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact | |
| JPH09181089A (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US20020197807A1 (en) | Non-self-aligned SiGe heterojunction bipolar transistor | |
| US20030107051A1 (en) | Super self -aligned heterojunction biplar transistor and its manufacturing method | |
| US7666749B2 (en) | SiGe semiconductor device and method of manufacturing the same | |
| KR100434659B1 (ko) | 콜렉터-업 ｒｆ 전력 트랜지스터 | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| KR100400078B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| US6444536B2 (en) | Method for fabricating bipolar transistors | |
| KR20040038511A (ko) | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| KR100877689B1 (ko) | 실리콘 게르마늄 반도체 소자 및 그 제조방법 | |
| JPH055170B2 (ko) | ||
| JP3159527B2 (ja) | 半導体装置の製造方法 | |
| KR100216521B1 (ko) | 이종 접합 바이폴라 트랜지스터의 제조방법 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| KR0163739B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |