JPH0845958A - ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 - Google Patents
ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法Info
- Publication number
- JPH0845958A JPH0845958A JP7051108A JP5110895A JPH0845958A JP H0845958 A JPH0845958 A JP H0845958A JP 7051108 A JP7051108 A JP 7051108A JP 5110895 A JP5110895 A JP 5110895A JP H0845958 A JPH0845958 A JP H0845958A
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- collector
- emitter
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 11
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000003989 dielectric material Substances 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 10
- 239000010953 base metal Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ベース- コレクタ接合の寄生キャ
パシタンスの減少したヘテロ接合バイポーラトランジス
タを容易に製造することのできる方法を提供することを
目的とする。 【構成】 基体24,28 と、基体上のコレクタ層22と、コ
レクタ層22上のベース層12と、ベースコンタクト16と、
エミッタ層10と、エミッタコンタクト14とを具備し、ベ
ース12と、エミッタ層10から側方に延在しているコレク
タ層22の一部分を除去してそこに誘電体材料30を充填
し、この誘電体材料30上にベース12まで延在するベース
・コンタクト16を付着し、それによってベース- コレク
タ接合部分に関連する寄生キャパシタンスを最小にする
ことを特徴とする。
パシタンスの減少したヘテロ接合バイポーラトランジス
タを容易に製造することのできる方法を提供することを
目的とする。 【構成】 基体24,28 と、基体上のコレクタ層22と、コ
レクタ層22上のベース層12と、ベースコンタクト16と、
エミッタ層10と、エミッタコンタクト14とを具備し、ベ
ース12と、エミッタ層10から側方に延在しているコレク
タ層22の一部分を除去してそこに誘電体材料30を充填
し、この誘電体材料30上にベース12まで延在するベース
・コンタクト16を付着し、それによってベース- コレク
タ接合部分に関連する寄生キャパシタンスを最小にする
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にバイポーラト
ランジスタに関し、特に、ヘテロ接合バイポーラトラン
ジスタおよびそのようなトランジスタのベース- コレク
タ接合の寄生キャパシタンスを減少させる方法に関す
る。
ランジスタに関し、特に、ヘテロ接合バイポーラトラン
ジスタおよびそのようなトランジスタのベース- コレク
タ接合の寄生キャパシタンスを減少させる方法に関す
る。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）装置のメサ構造において、装置の内部の領域はエ
ミッタの幾何学的形状によって定められる。装置の内部
の領域におけるトランジスタの作用は、エミッタのコン
タクトの直下の部分で行われる。ベースの表面までエッ
チングされたメサによって定められたベース- エミッタ
接合区域は、内部の領域の横方向断面を決定する。しか
しながら、ベースの端子に接触するために、ベース- コ
レクタ接合面積を定めるベースメサは、通常、ベース-
エミッタ接合面積の２倍以上の大きさに形成される。ベ
ース- コレクタ接合面積を実質的にベース- エミッタ接
合面積よりも大きく形成することによって、外部ベース
- コレクタキャパシタンスＣBCが大きくなり、これは望
ましくない。
ＢＴ）装置のメサ構造において、装置の内部の領域はエ
ミッタの幾何学的形状によって定められる。装置の内部
の領域におけるトランジスタの作用は、エミッタのコン
タクトの直下の部分で行われる。ベースの表面までエッ
チングされたメサによって定められたベース- エミッタ
接合区域は、内部の領域の横方向断面を決定する。しか
しながら、ベースの端子に接触するために、ベース- コ
レクタ接合面積を定めるベースメサは、通常、ベース-
エミッタ接合面積の２倍以上の大きさに形成される。ベ
ース- コレクタ接合面積を実質的にベース- エミッタ接
合面積よりも大きく形成することによって、外部ベース
- コレクタキャパシタンスＣBCが大きくなり、これは望
ましくない。
【０００３】この問題を修正するために、幾つかの試み
が行われてきた。ある方法において、埋設注入ダメージ
がＣBCの外部部分を減少させるために使用される（Mau-
Chung F.Chang 等による文献“AlGaAs/GaAs Heterojunc
tion Bipolar Transistors Fabricated Using a Self-A
ligned Dual-Lift-Off Process”,IEEE Electoron Devi
ce Letters, Vol.EDL-8, No.7, pp.303-305 (July 198
7).参照）。ＧａＡｌＡｓ／ＧａＡｓのＨＢＴの場合、
埋設イオン注入技術によって、ＣBCの寄生部分（すなわ
ち、エミッタの直下ではない接合領域）を中性にする。
この方法において、ＣBCの寄生部分に寄与しているＧａ
Ａｓコレクタ領域にダメージを与えるために酸素または
ホウ素が使用される。
が行われてきた。ある方法において、埋設注入ダメージ
がＣBCの外部部分を減少させるために使用される（Mau-
Chung F.Chang 等による文献“AlGaAs/GaAs Heterojunc
tion Bipolar Transistors Fabricated Using a Self-A
ligned Dual-Lift-Off Process”,IEEE Electoron Devi
ce Letters, Vol.EDL-8, No.7, pp.303-305 (July 198
7).参照）。ＧａＡｌＡｓ／ＧａＡｓのＨＢＴの場合、
埋設イオン注入技術によって、ＣBCの寄生部分（すなわ
ち、エミッタの直下ではない接合領域）を中性にする。
この方法において、ＣBCの寄生部分に寄与しているＧａ
Ａｓコレクタ領域にダメージを与えるために酸素または
ホウ素が使用される。
【０００４】
【発明が解決しようとする課題】しかしながら、ＡｌＩ
ｎＡｓ／ＧａＩｎＡｓのＨＢＴ装置において使用される
ＧａＩｎＡｓコレクタの場合、ＧａＩｎＡｓに適切にダ
メージを与え、それによってＣBCの外部部分を減少させ
ることができるイオン注入方法は存在しない。それ故
に、この方法は、ＡｌＩｎＡｓ／ＧａＩｎＡｓのＨＢＴ
装置には適用できない。
ｎＡｓ／ＧａＩｎＡｓのＨＢＴ装置において使用される
ＧａＩｎＡｓコレクタの場合、ＧａＩｎＡｓに適切にダ
メージを与え、それによってＣBCの外部部分を減少させ
ることができるイオン注入方法は存在しない。それ故
に、この方法は、ＡｌＩｎＡｓ／ＧａＩｎＡｓのＨＢＴ
装置には適用できない。
【０００５】一般的に、埋設イオン注入方法は、イオン
注入装置を必要とするためにコストがかかり、また、そ
れは広範囲にわたって発展するので複雑である。さら
に、埋設注入ダメージ方法が可能であるＧａＡｓベース
のＨＢＴの場合でさえ、この技術には幾つかの欠点があ
る。この処理には、精巧なイオン注入設備およびプロセ
スが必要である。加えて、装置の潜在的な長期の信頼性
の問題と、電流利得率における激しい減少とを含む、幾
つかの不利な影響も伴う。
注入装置を必要とするためにコストがかかり、また、そ
れは広範囲にわたって発展するので複雑である。さら
に、埋設注入ダメージ方法が可能であるＧａＡｓベース
のＨＢＴの場合でさえ、この技術には幾つかの欠点があ
る。この処理には、精巧なイオン注入設備およびプロセ
スが必要である。加えて、装置の潜在的な長期の信頼性
の問題と、電流利得率における激しい減少とを含む、幾
つかの不利な影響も伴う。
【０００６】別の解決方法において、乾式エッチング技
術が使用される（Followan等による文献“High Yield S
calable Dry Etch Process for Indium Based Heteroju
nction Bipolar Transistors”,Proceedings of InP an
d Related Materials Conference, WP15, pp.343-346(1
992). 参照）。しかしながら、ＣBCの外部部分を減少さ
せる試みにおいて乾式エッチングを使用することには、
幾つかの欠点がある。まず、コストおよび処理の複雑さ
が主要な欠点である。第２に、フォトレジストをＧａＩ
ｎＡｓの乾式エッチングのためのマスクとして使用する
ことは一般的に困難である。第３に、ＧａＩｎＡｓをエ
ッチングするために使用されるマスクは、リフトオフに
適切な外形を有していないので、蒸着された酸化物のリ
フトオフには適さない。リフトオフが可能であるとして
も、埋め戻しされた酸化物とメサとの間に間隙が形成さ
れ、それによって、ベース金属がその上を走る際にベー
スとコレクタとの間に短絡を生じさせる。それ故に、第
２のマスキングの段階には酸化物蒸着およびリフトオフ
が必要であるのだが、しかしながら、第２のマスキング
のステップは余剰の処理ステップであり、エッチングさ
れたメサへ自己整列しない。それ故に、通常の整列の許
容誤差が必要となり、結果として大きいマスクが必要と
なる。大きいマスクによって外部ベース- コレクタ面積
が増加し、従ってＣBCが増加する。
術が使用される（Followan等による文献“High Yield S
calable Dry Etch Process for Indium Based Heteroju
nction Bipolar Transistors”,Proceedings of InP an
d Related Materials Conference, WP15, pp.343-346(1
992). 参照）。しかしながら、ＣBCの外部部分を減少さ
せる試みにおいて乾式エッチングを使用することには、
幾つかの欠点がある。まず、コストおよび処理の複雑さ
が主要な欠点である。第２に、フォトレジストをＧａＩ
ｎＡｓの乾式エッチングのためのマスクとして使用する
ことは一般的に困難である。第３に、ＧａＩｎＡｓをエ
ッチングするために使用されるマスクは、リフトオフに
適切な外形を有していないので、蒸着された酸化物のリ
フトオフには適さない。リフトオフが可能であるとして
も、埋め戻しされた酸化物とメサとの間に間隙が形成さ
れ、それによって、ベース金属がその上を走る際にベー
スとコレクタとの間に短絡を生じさせる。それ故に、第
２のマスキングの段階には酸化物蒸着およびリフトオフ
が必要であるのだが、しかしながら、第２のマスキング
のステップは余剰の処理ステップであり、エッチングさ
れたメサへ自己整列しない。それ故に、通常の整列の許
容誤差が必要となり、結果として大きいマスクが必要と
なる。大きいマスクによって外部ベース- コレクタ面積
が増加し、従ってＣBCが増加する。
【０００７】従って、従来技術の方法における欠点を有
していないヘテロ接合バイポーラトランジスタにおける
ベース- コレクタキャパシタンスを減少させる処理方法
が必要とされる。
していないヘテロ接合バイポーラトランジスタにおける
ベース- コレクタキャパシタンスを減少させる処理方法
が必要とされる。
【０００８】
【課題を解決するための手段】本発明によれば、湿式化
学エッチングとシリコン酸化物蒸着とを組合わせたフォ
トレジスト処理と、自己整列リフトオフが、例えばＡｌ
ＩｎＡｓ／ＧａＩｎＡｓヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）等のバイポーラトランジスタの（外部）
寄生ベース- コレクタ接合キャパシタンス（ＣBC）を減
少させるために使用される。ベースコンタクトに関連し
たメサの少なくとも一部分は、内部装置の区域の周囲で
エッチングされ、その後、酸化物蒸着で埋め戻しされ
る。その後、ベースコンタクトのパッドが埋め戻しされ
た酸化物の上に形成され、装置の外部領域が減少する。
この処理によって、単一のフォトレジストの処理のステ
ップにおいて、メサの自己整列エッチング、埋め戻しさ
れた酸化物の付着、およびリフトオフが可能となる。処
理は簡単であり、再現可能であるので、生産性が非常に
高い。また、高いコストおよび複雑な乾式エッチング技
術の必要を除去する。
学エッチングとシリコン酸化物蒸着とを組合わせたフォ
トレジスト処理と、自己整列リフトオフが、例えばＡｌ
ＩｎＡｓ／ＧａＩｎＡｓヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）等のバイポーラトランジスタの（外部）
寄生ベース- コレクタ接合キャパシタンス（ＣBC）を減
少させるために使用される。ベースコンタクトに関連し
たメサの少なくとも一部分は、内部装置の区域の周囲で
エッチングされ、その後、酸化物蒸着で埋め戻しされ
る。その後、ベースコンタクトのパッドが埋め戻しされ
た酸化物の上に形成され、装置の外部領域が減少する。
この処理によって、単一のフォトレジストの処理のステ
ップにおいて、メサの自己整列エッチング、埋め戻しさ
れた酸化物の付着、およびリフトオフが可能となる。処
理は簡単であり、再現可能であるので、生産性が非常に
高い。また、高いコストおよび複雑な乾式エッチング技
術の必要を除去する。
【０００９】本発明の処理の目的は、ＨＢＴの振動の最
大の周波数（ｆmax ）を改良し、集積回路の使用におい
て“ＲＣ”時定数を減少させることである。ｆmax の値
はＣBCの平方根に逆比例する。本発明の処理によって、
２×３μｍ2 の幾何学的形状のエミッタで構成されてい
る典型的なＨＢＴ装置の１／２までＣBCを減少させる。
これはｆmax の係数を約１．４まで増加させる。
大の周波数（ｆmax ）を改良し、集積回路の使用におい
て“ＲＣ”時定数を減少させることである。ｆmax の値
はＣBCの平方根に逆比例する。本発明の処理によって、
２×３μｍ2 の幾何学的形状のエミッタで構成されてい
る典型的なＨＢＴ装置の１／２までＣBCを減少させる。
これはｆmax の係数を約１．４まで増加させる。
【００１０】本発明によって、埋設イオン注入技術に関
連する問題を回避することができ、また、ＡｌＩｎＡｓ
／ＧａＩｎＡｓのＨＢＴを処理することができる。本発
明はまた、乾式エッチングに関連する問題も回避するこ
とができる。特に、本発明の主要な特徴は、蒸着された
酸化物のリフトオフはエッチングされたベースメサと自
己整列し、その処理は、単一のフォトレジストのマスキ
ングの段階のみによって行われることである。
連する問題を回避することができ、また、ＡｌＩｎＡｓ
／ＧａＩｎＡｓのＨＢＴを処理することができる。本発
明はまた、乾式エッチングに関連する問題も回避するこ
とができる。特に、本発明の主要な特徴は、蒸着された
酸化物のリフトオフはエッチングされたベースメサと自
己整列し、その処理は、単一のフォトレジストのマスキ
ングの段階のみによって行われることである。
【００１１】
【実施例】図面において、同じ番号は全体を通して同じ
素子を示し、従来技術のＨＢＴ装置の関連する部分は、
図１のａ乃至ｂに示されている。
素子を示し、従来技術のＨＢＴ装置の関連する部分は、
図１のａ乃至ｂに示されている。
【００１２】図１のａは、エミッタ10、ベースメサ12,
およびそれらのそれぞれのコンタクト14,16 の平面図を
示す。バイアホール18（図１のｂ参照）をポリイミド層
20（図１のａには示されていない）を通してベースコン
タクト16まで到着させるために、ベース- コレクタ接合
区域は実質的にベース- エミッタ接合区域よりも大きく
形成され、これによって外部ベース- コレクタキャパシ
タンスが大きくなる。ベース- エミッタ接合区域の垂直
投影部は、図１のｂにおいて陰影で表されており、21で
示されている。陰影地域21内の区域は、内部ベース- コ
レクタキャパシタンスを生じ、陰影地域の外側の区域
は、外部ベース- コレクタキャパシタンスを生じる。以
下に概要が説明されている簡単な処理技術によって本発
明において実質的に減少されるのは、ＣBCの外部部分
（外部地域21）である。
およびそれらのそれぞれのコンタクト14,16 の平面図を
示す。バイアホール18（図１のｂ参照）をポリイミド層
20（図１のａには示されていない）を通してベースコン
タクト16まで到着させるために、ベース- コレクタ接合
区域は実質的にベース- エミッタ接合区域よりも大きく
形成され、これによって外部ベース- コレクタキャパシ
タンスが大きくなる。ベース- エミッタ接合区域の垂直
投影部は、図１のｂにおいて陰影で表されており、21で
示されている。陰影地域21内の区域は、内部ベース- コ
レクタキャパシタンスを生じ、陰影地域の外側の区域
は、外部ベース- コレクタキャパシタンスを生じる。以
下に概要が説明されている簡単な処理技術によって本発
明において実質的に減少されるのは、ＣBCの外部部分
（外部地域21）である。
【００１３】完全なものにするために、コレクタ層22
が、コレクタ金属コンタクト26と接触しているサブコレ
クタ層24を通してコンタクト26へ電気接続している状態
で、図１のｂに示されている。コレクタの金属コンタク
ト26は、図１のａには示されていない。装置のこの部分
は、ベース- コレクタ接合区域とは関係がなく、従っ
て、これ以上は説明されない。
が、コレクタ金属コンタクト26と接触しているサブコレ
クタ層24を通してコンタクト26へ電気接続している状態
で、図１のｂに示されている。コレクタの金属コンタク
ト26は、図１のａには示されていない。装置のこの部分
は、ベース- コレクタ接合区域とは関係がなく、従っ
て、これ以上は説明されない。
【００１４】ポリイミド層20は、全体的にブランケット
付着されており、エミッタの金属コンタクト14の最上部
分が露出するようにエッチバックされる。その後、ベー
スの金属コンタクト16の一部分を露出するためにバイア
ホール18が形成される。ベース金属コンタクト16へ接続
された金属も、バイアホール、およびコレクタ金属コン
タクト26へ接続された金属も、図面には示されていな
い。
付着されており、エミッタの金属コンタクト14の最上部
分が露出するようにエッチバックされる。その後、ベー
スの金属コンタクト16の一部分を露出するためにバイア
ホール18が形成される。ベース金属コンタクト16へ接続
された金属も、バイアホール、およびコレクタ金属コン
タクト26へ接続された金属も、図面には示されていな
い。
【００１５】全体構造は、半絶縁性ＩｎＰ基体28上で支
持されている。従来通り、コレクタ22はＧａＩｎＡｓま
たはＩｎＰから構成され、ベース12はＧａＩｎＡｓから
構成され、エミッタ10はＡｌＩｎＡｓまたはＩｎＰから
構成され、サブコレクタ24はＧａＩｎＡｓから構成され
ている。サブコレクタ24は、コレクタ層22とコレクタ金
属コンタクト26との間でオーム接触を生じるために多量
にドープ処理されている。サブコレクタ層24はまた、コ
レクタの直列抵抗を減少させる。コレクタ金属コンタク
ト26は、従来通り、ＡｕＧｅ／Ｎｉ／Ａｕから構成さ
れ、エミッタ金属コンタクト14は、従来通り、Ｔｉ／Ｐ
ｔ／Ａｕを含む。
持されている。従来通り、コレクタ22はＧａＩｎＡｓま
たはＩｎＰから構成され、ベース12はＧａＩｎＡｓから
構成され、エミッタ10はＡｌＩｎＡｓまたはＩｎＰから
構成され、サブコレクタ24はＧａＩｎＡｓから構成され
ている。サブコレクタ24は、コレクタ層22とコレクタ金
属コンタクト26との間でオーム接触を生じるために多量
にドープ処理されている。サブコレクタ層24はまた、コ
レクタの直列抵抗を減少させる。コレクタ金属コンタク
ト26は、従来通り、ＡｕＧｅ／Ｎｉ／Ａｕから構成さ
れ、エミッタ金属コンタクト14は、従来通り、Ｔｉ／Ｐ
ｔ／Ａｕを含む。
【００１６】本発明によれば、バイアホール18に適合す
るために拡大された、ベースコンタクト16の部分は、Ｃ
BCの対応する部分を著しく減少するためにシリコン酸化
物層の上に位置される。ＣBCにおいてこのカットバック
を達成するために、２つの実施例が以下のように開示さ
れる。第１の実施例は、“ベースの部分的なエッチング
およびＳｉＯｘの埋め戻し”と呼ばれ、第２の実施例
は、“ＳｉＯｘプラグ選択”と呼ばれている。両方の技
術に共通しているのは、エミッタ区域を越えて延在する
ベース12に関連したメサの一部分（ＳｉＯｘプラグ）ま
たは全ての部分（ベースの部分的なエッチングおよびＳ
ｉＯｘの埋め戻し）をエッチングし、エッチングされた
部分を好ましくは蒸着された誘電体、特にシリコン酸化
物等の酸化物で充填することである。その代りに、窒化
ケイ素がシリコン酸化物の代りに使用されることもあ
る。
るために拡大された、ベースコンタクト16の部分は、Ｃ
BCの対応する部分を著しく減少するためにシリコン酸化
物層の上に位置される。ＣBCにおいてこのカットバック
を達成するために、２つの実施例が以下のように開示さ
れる。第１の実施例は、“ベースの部分的なエッチング
およびＳｉＯｘの埋め戻し”と呼ばれ、第２の実施例
は、“ＳｉＯｘプラグ選択”と呼ばれている。両方の技
術に共通しているのは、エミッタ区域を越えて延在する
ベース12に関連したメサの一部分（ＳｉＯｘプラグ）ま
たは全ての部分（ベースの部分的なエッチングおよびＳ
ｉＯｘの埋め戻し）をエッチングし、エッチングされた
部分を好ましくは蒸着された誘電体、特にシリコン酸化
物等の酸化物で充填することである。その代りに、窒化
ケイ素がシリコン酸化物の代りに使用されることもあ
る。
【００１７】ここで使用されているＳｉＯｘとはシリコ
ン酸化物を表し、ｘの値は２以下である。そのような非
化学量論的シリコン酸化物膜は、既知のようにシリコン
酸化物の蒸着によって得られる。これらのIII-V 族のＨ
ＢＴに使用できるシリコンの源がないので、シリコン酸
化物の蒸着が、後のリフトオフのためのシリコン酸化物
膜を形成する既知の方法となる。対照的に、シリコンか
らシリコン酸化物になる際の熱成長では一般的にｘの値
は２である。
ン酸化物を表し、ｘの値は２以下である。そのような非
化学量論的シリコン酸化物膜は、既知のようにシリコン
酸化物の蒸着によって得られる。これらのIII-V 族のＨ
ＢＴに使用できるシリコンの源がないので、シリコン酸
化物の蒸着が、後のリフトオフのためのシリコン酸化物
膜を形成する既知の方法となる。対照的に、シリコンか
らシリコン酸化物になる際の熱成長では一般的にｘの値
は２である。
【００１８】１．ベースの部分的なエッチングおよびＳ
ｉＯｘの埋め戻し 図２のａ、ｂおよび図３のａ乃至ｄにおいて、第１の実
施例が概略的に示されている。図３のａ乃至ｄは、明確
にするために、図２のａ乃至ｂと比較してわずかに拡大
されている。
ｉＯｘの埋め戻し 図２のａ、ｂおよび図３のａ乃至ｄにおいて、第１の実
施例が概略的に示されている。図３のａ乃至ｄは、明確
にするために、図２のａ乃至ｂと比較してわずかに拡大
されている。
【００１９】この第１の実施例の方法において、ベース
16およびコレクタ22は最初にエッチングされ、その後、
ＳｉＯｘの層30が、エッチングされた深さと同じ位の厚
さへ蒸着される。図２のａは、本発明のＨＢＴ構造の平
面図であり、ベース- コレクタのエッチングとそれに続
くＳｉＯｘ30の埋め戻しを含む。図２のａにおいて、32
によって示されている、“ベース- コレクタのエッチン
グおよびＳｉＯｘの保護”を表す陰影地域の境界は、図
１のａ乃至ｂに示されている区域（12内に含まれてい
る）との比較において本発明によって著しく減少された
後に残留するベース- コレクタ接合を定める。
16およびコレクタ22は最初にエッチングされ、その後、
ＳｉＯｘの層30が、エッチングされた深さと同じ位の厚
さへ蒸着される。図２のａは、本発明のＨＢＴ構造の平
面図であり、ベース- コレクタのエッチングとそれに続
くＳｉＯｘ30の埋め戻しを含む。図２のａにおいて、32
によって示されている、“ベース- コレクタのエッチン
グおよびＳｉＯｘの保護”を表す陰影地域の境界は、図
１のａ乃至ｂに示されている区域（12内に含まれてい
る）との比較において本発明によって著しく減少された
後に残留するベース- コレクタ接合を定める。
【００２０】図２のｂにおいて、本発明の装置の断面図
が示されている。図２のｂには、ＳｉＯｘ30の、エッチ
ングされたベース- コレクタ地域への付着が示されてい
る。ベース- コレクタ接合の外部部分は実質的に減少さ
れ、結果的にＣBCが減少される。
が示されている。図２のｂには、ＳｉＯｘ30の、エッチ
ングされたベース- コレクタ地域への付着が示されてい
る。ベース- コレクタ接合の外部部分は実質的に減少さ
れ、結果的にＣBCが減少される。
【００２１】第１の方法の処理のシーケンスは以下の通
りである。図３のａ乃至ｄは、本発明の概略的な処理の
流れを示している。通常の処理は、エミッタの電極金属
14を定め、エミッタのメサ10をベース12の表面までエッ
チングするために使用される。この点において、図３の
ａに示されているように、フォトレジスト層34はパター
ン化され、ベース12およびコレクタ22は、サブコレクタ
24に到達するように、または少なくともベース- コレク
タのＰ−Ｎ接合36を越えてコレクタへ到達するようにエ
ッチングされる。このステップにおいて、便利であり、
よく理解されている通常の湿式化学エッチング処理が使
用される。湿式化学エッチングの深さは、ステップ中の
プロファイリング技術によって容易に監視することがで
きる。エッチングの結果、フォトレジスト34に、限定さ
れたアンダーカット35（図３のａ参照）が形成され、そ
れは湿式または乾式エッチングのいずれの特徴とも言え
る（しかしながら、湿式エッチングにおいて、アンダー
カットの大きさは乾式エッチングの場合より大きく、乾
式エッチングの化学作用は、アンダーカットを著しく減
少するように設計することができるが、アンダーカット
をなくすものではない）。このアンダーカット35は、次
の処理には望ましくない。その理由は、以下に手短に説
明されるように、ベースの金属が付着されるときに、結
果的に装置のベースおよびコレクタの端子が短絡するか
らである。
りである。図３のａ乃至ｄは、本発明の概略的な処理の
流れを示している。通常の処理は、エミッタの電極金属
14を定め、エミッタのメサ10をベース12の表面までエッ
チングするために使用される。この点において、図３の
ａに示されているように、フォトレジスト層34はパター
ン化され、ベース12およびコレクタ22は、サブコレクタ
24に到達するように、または少なくともベース- コレク
タのＰ−Ｎ接合36を越えてコレクタへ到達するようにエ
ッチングされる。このステップにおいて、便利であり、
よく理解されている通常の湿式化学エッチング処理が使
用される。湿式化学エッチングの深さは、ステップ中の
プロファイリング技術によって容易に監視することがで
きる。エッチングの結果、フォトレジスト34に、限定さ
れたアンダーカット35（図３のａ参照）が形成され、そ
れは湿式または乾式エッチングのいずれの特徴とも言え
る（しかしながら、湿式エッチングにおいて、アンダー
カットの大きさは乾式エッチングの場合より大きく、乾
式エッチングの化学作用は、アンダーカットを著しく減
少するように設計することができるが、アンダーカット
をなくすものではない）。このアンダーカット35は、次
の処理には望ましくない。その理由は、以下に手短に説
明されるように、ベースの金属が付着されるときに、結
果的に装置のベースおよびコレクタの端子が短絡するか
らである。
【００２２】次の段階において、図３のｂに示されてい
るように、フォトレジスト34の外形を縮小させるため
に、プラズマエッチングが使用される。その後、フォト
レジストの端部は、エッチングされたベース- コレクタ
メサ22の内部に位置する。プラズマエッチング処理は、
酸素プラズマ中で、気圧０．７トル、流量率２０ｓｃｃ
ｍ、ＲＦパワー５００Ｗで最適に行われる。プラズマエ
ッチングによって図３のｂのアンダーカット37が形成さ
れる。アンダーカット37は、次のステップにおける蒸着
された酸化物のリフトオフに欠かせないものである。こ
のアンダーカットが無い場合、酸化物は全くリフトオフ
されないか、もしくは部分的にリフトオフされ、端部は
均一ではなくなり、生産性も低くなる。次に、ＳｉＯｘ
の層30は、蒸着され、フォトレジスト層34上のシリコン
酸化物の部分はリフトオフされる。この処理には、ベー
ス- コレクタのメサをエッチングしている期間中にベー
ス-エミッタのメサを保護するために使用されたものと
同じフォトレジスト34が使用される。この処理によっ
て、結果的に自己整列して付着し、寸法が最小になり
（したがってＣBCも最小になる）、その結果、処理効率
も良好なものになる。エッチングされたメサを充填する
ＳｉＯｘ30は、図３のｃに示されている。ＳｉＯｘ層30
の付着は、通常と同じ方法であり、この技術において既
知の蒸着技術が使用される。
るように、フォトレジスト34の外形を縮小させるため
に、プラズマエッチングが使用される。その後、フォト
レジストの端部は、エッチングされたベース- コレクタ
メサ22の内部に位置する。プラズマエッチング処理は、
酸素プラズマ中で、気圧０．７トル、流量率２０ｓｃｃ
ｍ、ＲＦパワー５００Ｗで最適に行われる。プラズマエ
ッチングによって図３のｂのアンダーカット37が形成さ
れる。アンダーカット37は、次のステップにおける蒸着
された酸化物のリフトオフに欠かせないものである。こ
のアンダーカットが無い場合、酸化物は全くリフトオフ
されないか、もしくは部分的にリフトオフされ、端部は
均一ではなくなり、生産性も低くなる。次に、ＳｉＯｘ
の層30は、蒸着され、フォトレジスト層34上のシリコン
酸化物の部分はリフトオフされる。この処理には、ベー
ス- コレクタのメサをエッチングしている期間中にベー
ス-エミッタのメサを保護するために使用されたものと
同じフォトレジスト34が使用される。この処理によっ
て、結果的に自己整列して付着し、寸法が最小になり
（したがってＣBCも最小になる）、その結果、処理効率
も良好なものになる。エッチングされたメサを充填する
ＳｉＯｘ30は、図３のｃに示されている。ＳｉＯｘ層30
の付着は、通常と同じ方法であり、この技術において既
知の蒸着技術が使用される。
【００２３】ＳｉＯｘ30は、ベース12に重なり、それに
よって次の処理の段階においてベースの電極金属16の付
着の期間中に装置のベースおよびコレクタの端子が短絡
しないことを確実にする。通常の処理によって、図３の
ｄに示されているように、フォトレジストをパターン化
し、ベース金属16を蒸着してリフトオフする。ベース-
コレクタメサの端部において、ベース金属16はＳｉＯｘ
の層30に重なり、この層30はベース12に重なる。このＳ
ｉＯｘの重なりによって、装置のベースおよびコレクタ
端子がベース金属によって短絡しないことが確実にな
る。
よって次の処理の段階においてベースの電極金属16の付
着の期間中に装置のベースおよびコレクタの端子が短絡
しないことを確実にする。通常の処理によって、図３の
ｄに示されているように、フォトレジストをパターン化
し、ベース金属16を蒸着してリフトオフする。ベース-
コレクタメサの端部において、ベース金属16はＳｉＯｘ
の層30に重なり、この層30はベース12に重なる。このＳ
ｉＯｘの重なりによって、装置のベースおよびコレクタ
端子がベース金属によって短絡しないことが確実にな
る。
【００２４】本発明による処理方法を使用して組立てら
れた実際の装置のＳＥＭマイクログラフ（図示されてい
ない）は、処理の詳細を画像によって表している。
れた実際の装置のＳＥＭマイクログラフ（図示されてい
ない）は、処理の詳細を画像によって表している。
【００２５】２．ＳｉＯｘプラグ選択 別の方法が、図４のａ乃至ｂおよび５のａ乃至ｄに示さ
れている。“ＳｉＯｘプラグ”と名付けられたこの方法
において、開口部38は、ベースの接触が行われる区域に
おいてエッチングされる。これは図４のａにおいて陰影
をつけられている。続いて、開口部38はＳｉＯｘ40で充
填され、ベース金属16は、第１の方法と同様に、その上
に付着される（図４のｂ参照）。対応する処理の流れ
は、図５のａ乃至ｄに示されている。
れている。“ＳｉＯｘプラグ”と名付けられたこの方法
において、開口部38は、ベースの接触が行われる区域に
おいてエッチングされる。これは図４のａにおいて陰影
をつけられている。続いて、開口部38はＳｉＯｘ40で充
填され、ベース金属16は、第１の方法と同様に、その上
に付着される（図４のｂ参照）。対応する処理の流れ
は、図５のａ乃至ｄに示されている。
【００２６】最初に、フォトレジストの層42はパターン
化されて図５のａに示されているように開口またはプラ
グ区域38を定める。その後、図５のｂに示されているよ
うに、エッチングによって凹部39が形成され、フォトレ
ジスト42がプラズマエッチングされて縮小される。別の
方法として、リフトオフのためにＳｉＯｘの蒸着をマス
クするために、領域39よりも大きい開口部を有する第２
のフォトレジストマスクが使用される。次に、ＳｉＯｘ
40が蒸着され、フォトレジスト層42上のシリコン酸化物
の部分がリフトオフされ、図５のｃに示されているよう
な構造になる。ＳｉＯｘ40は、開口部38の端部に重な
る。最後に、ベースの金属16は、図５のｄに示されてい
るように、付着され、リフトオフによってパターン化さ
れる。ベース金属16はＳｉＯｘ40に重なり、このＳｉＯ
ｘ40は開口部38の端部に重なり、装置のベースおよびコ
レクタの端子間で短絡が起こらないことを確実にする。
化されて図５のａに示されているように開口またはプラ
グ区域38を定める。その後、図５のｂに示されているよ
うに、エッチングによって凹部39が形成され、フォトレ
ジスト42がプラズマエッチングされて縮小される。別の
方法として、リフトオフのためにＳｉＯｘの蒸着をマス
クするために、領域39よりも大きい開口部を有する第２
のフォトレジストマスクが使用される。次に、ＳｉＯｘ
40が蒸着され、フォトレジスト層42上のシリコン酸化物
の部分がリフトオフされ、図５のｃに示されているよう
な構造になる。ＳｉＯｘ40は、開口部38の端部に重な
る。最後に、ベースの金属16は、図５のｄに示されてい
るように、付着され、リフトオフによってパターン化さ
れる。ベース金属16はＳｉＯｘ40に重なり、このＳｉＯ
ｘ40は開口部38の端部に重なり、装置のベースおよびコ
レクタの端子間で短絡が起こらないことを確実にする。
【００２７】実際に製造された装置のＳＥＭマイクログ
ラフ（図示されていない）は、本発明の処理を画像によ
って表している。
ラフ（図示されていない）は、本発明の処理を画像によ
って表している。
【００２８】本発明によって結果的にＨＢＴのＣBCが減
少され、ｆmax が改良されるので、外部寄生キャパシタ
ンスの減少が重要である類似した構造にも使用されるこ
とができる。電力の増幅のために、高いｆmax は、より
高い電力付加効率と妥協することができる所定の周波数
で、より高い電力利得に変換する。小さい信号（デジタ
ルおよびアナログ集積回路）の使用に対して、ＲL が負
荷抵抗であり、ＲB がベース抵抗である、積ＣBC（ＲL
＋ＲB ）は、これらの回路の速度を決定する主要な時定
数である。特に、本発明の処理は、２×３μｍ2 の幾何
学的形状のエミッタで形成された典型的なＨＢＴ装置の
ＣBCの１／２までＣBCを減少させる。これによってｆ
max の係数は、約１．４まで増加する。
少され、ｆmax が改良されるので、外部寄生キャパシタ
ンスの減少が重要である類似した構造にも使用されるこ
とができる。電力の増幅のために、高いｆmax は、より
高い電力付加効率と妥協することができる所定の周波数
で、より高い電力利得に変換する。小さい信号（デジタ
ルおよびアナログ集積回路）の使用に対して、ＲL が負
荷抵抗であり、ＲB がベース抵抗である、積ＣBC（ＲL
＋ＲB ）は、これらの回路の速度を決定する主要な時定
数である。特に、本発明の処理は、２×３μｍ2 の幾何
学的形状のエミッタで形成された典型的なＨＢＴ装置の
ＣBCの１／２までＣBCを減少させる。これによってｆ
max の係数は、約１．４まで増加する。
【００２９】ＣBCにおける減少は、エミッタの寸法がサ
ブマイクロメータの値まで低下されるとき、より重要と
なる。サブマイクロメータの範囲の寸法のエミッタ装置
は、低電力の集積回路の使用に欠かせないものである。
ブマイクロメータの値まで低下されるとき、より重要と
なる。サブマイクロメータの範囲の寸法のエミッタ装置
は、低電力の集積回路の使用に欠かせないものである。
【００３０】従って、ヘテロ接合トランジスタのベース
- コレクタ接合の寄生キャパシタンスを減少させる処理
方法が開示された。本発明の明らかな性質の種々の変更
および修正が行われることは当業者には明らかであり、
そのような変更および修正の全ては、添付された請求の
範囲によって限定される本発明の技術的範囲内にあるも
のと見るべきである。
- コレクタ接合の寄生キャパシタンスを減少させる処理
方法が開示された。本発明の明らかな性質の種々の変更
および修正が行われることは当業者には明らかであり、
そのような変更および修正の全ては、添付された請求の
範囲によって限定される本発明の技術的範囲内にあるも
のと見るべきである。
【図１】従来技術によるヘテロ接合バイポーラトランジ
スタのエミッタとベースメサおよびエミッタとベースコ
ンタクトの平面図と、その装置の、線１ｂ−１ｂに沿っ
た断面図。
スタのエミッタとベースメサおよびエミッタとベースコ
ンタクトの平面図と、その装置の、線１ｂ−１ｂに沿っ
た断面図。
【図２】本発明の１実施例に従ってベースを部分的にエ
ッチングし、ＳｉＯｘを埋め戻ししたエミッタとベース
メサおよびエミッタとベースコンタクトの平面図と、そ
の装置の、線２ｂ−２ｂに沿った断面図。
ッチングし、ＳｉＯｘを埋め戻ししたエミッタとベース
メサおよびエミッタとベースコンタクトの平面図と、そ
の装置の、線２ｂ−２ｂに沿った断面図。
【図３】本発明に従って、図２に示された装置を形成す
るためのベース- コレクタのエッチングおよびＳｉＯｘ
の付着の処理のステップのシーケンスを示す断面図。
るためのベース- コレクタのエッチングおよびＳｉＯｘ
の付着の処理のステップのシーケンスを示す断面図。
【図４】本発明の別の実施例に従ってＳｉＯｘを“プラ
グ”されたエミッタとベースメサおよびエミッタとベー
スコンタクトの平面図と、その装置の、線４ｂ−４ｂに
沿った断面図。
グ”されたエミッタとベースメサおよびエミッタとベー
スコンタクトの平面図と、その装置の、線４ｂ−４ｂに
沿った断面図。
【図５】本発明に従って、図４に示された装置を形成す
るためのベース- コレクタのエッチングおよびＳｉＯｘ
の付着の処理のステップのシーケンスを示す断面図。
るためのベース- コレクタのエッチングおよびＳｉＯｘ
の付着の処理のステップのシーケンスを示す断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム・イー・スタンチナ アメリカ合衆国、カリフォルニア州 91362、サウザンド・オークス、セダー・ ウッド・プレース 2840 (72)発明者 ウイリアム・ダブリュ・ホッパー アメリカ合衆国、カリフォルニア州 91362、ウエストレイク・ビレッジ、ロイ アル・セイント・ジョージ・ドライブ 1741
Claims (7)
- 【請求項１】 基体（24,28 ）と、前記基体上に形成さ
れたコレクタ層（22）と、前記コレクタ層への電気コン
タクト（26）と、前記コレクタ層上に形成されたベース
層（12）と、前記ベース層への電気コンタクト（16）
と、前記ベース層上に形成されたエミッタ層（10）と、
前記エミッタ層への電気コンタクト（14）とを具備し、
前記コレクタ層は、前記ベース層への前記電気コンタク
トを支持するために前記エミッタ層から離れるように延
在しているヘテロ接合バイポーラトランジスタにおける
ベース- エミッタ接合部分（21）とほぼ同じベース- コ
レクタ接合部分（12乃至22）を形成する方法において、
（ａ）前記ベース（12）と、前記エミッタ層（10）から
離れるように延在している前記コレクタ層（22）の少な
くとも一部分とを除去して、満たされていない部分を残
し、（ｂ）前記満たされていない部分に誘電体材料（3
0）を充填し、（ｃ）前記誘電体材料上に前記ベース層
（12）へ接続される前記電気コンタクト（16）を付着
し、それによって前記ベース- コレクタ接合部分（12乃
至22）に関連する寄生キャパシタンスを最小にすること
を特徴とする方法。 - 【請求項２】 前記基体（28）は、半絶縁性ＩｎＰによ
り構成されている請求項１記載の方法。 - 【請求項３】 前記誘電体材料（30）は、蒸着されたシ
リコン酸化物により構成されている請求項１記載の方
法。 - 【請求項４】 前記ベース（12）と、前記エミッタ（1
0）を越えて延在している前記コレクタ層（22）の少な
くとも一部とを除去し、前記誘電体材料を埋め戻してプ
ラグを形成する請求項１記載の方法。 - 【請求項５】 前記ベース（12）と、前記エミッタ（1
0）を越えて延在している前記コレクタ層（22）の実質
的に全てを除去して前記満たされていない部分を残し、
前記満たされていない部分を前記誘電体材料（30）で充
填する請求項１記載の方法。 - 【請求項６】 前記誘電体材料（30）は、前記満たされ
ていない部分から延在し、前記ベース層（22）の一部分
に重なっている請求項１記載の方法。 - 【請求項７】 基体（24,28 ）と、前記基体上に形成さ
れたコレクタ層（22）と、前記コレクタ層への電気コン
タクト（26）と、前記コレクタ層上に形成されたベース
層（12）と、前記ベース層への電気コンタクト（16）
と、前記ベース層（12）上に形成されたエミッタ層（1
0）と、前記エミッタ層への電気コンタクト（14）とを
具備し、前記ベース層への前記電気コンタクトを支持す
るために前記コレクタ層が前記エミッタ層から離れるよ
うに延在しているヘテロ接合バイポーラトランジスタに
おいて、さらに、少なくとも部分的に前記ベース- コレ
クタ接合を囲み、前記ベース層への前記電気コンタクト
を支持しているシリコン酸化物層（30もしくは40）のあ
るほぼ同一の区域をそれぞれ有しているベース- コレク
タ接合（36）およびベース- エミッタ接合（21）を有
し、それによって前記ベース- コレクタ接合部分（12乃
至22）に関連する寄生キャパシタンスが最小にされてい
ることを特徴とするヘテロ接合バイポーラトランジス
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US209339 | 1994-03-10 | ||
| US08/209,339 US5468659A (en) | 1994-03-10 | 1994-03-10 | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845958A true JPH0845958A (ja) | 1996-02-16 |
Family
ID=22778375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7051108A Pending JPH0845958A (ja) | 1994-03-10 | 1995-03-10 | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5468659A (ja) |
| EP (1) | EP0671762A3 (ja) |
| JP (1) | JPH0845958A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139101A (ja) * | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US5804487A (en) * | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
| DE19834491A1 (de) * | 1998-07-31 | 2000-02-03 | Daimler Chrysler Ag | Anordnung und Verfahren zur Herstellung eines Heterobipolartransistors |
| US7459763B1 (en) | 2001-10-02 | 2008-12-02 | Actel Corporation | Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material |
| US7829917B1 (en) | 2007-06-14 | 2010-11-09 | Hrl Laboratories, Llc | Layout for self-aligned emitter-base processing |
| US8975146B2 (en) | 2013-05-01 | 2015-03-10 | International Business Machines Corporation | Trench isolation structures and methods for bipolar junction transistors |
| JP5907480B2 (ja) * | 2013-07-31 | 2016-04-26 | 株式会社村田製作所 | バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152170A (ja) * | 1986-12-17 | 1988-06-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0590277A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05275445A (ja) * | 1992-03-27 | 1993-10-22 | Fujitsu Ltd | 縦型半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0214802B1 (en) * | 1985-08-26 | 1991-06-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an abrupt junction and method of manufacturing same using epitaxy |
| US4731340A (en) * | 1987-02-24 | 1988-03-15 | Rockwell International Corporation | Dual lift-off self aligning process for making heterojunction bipolar transistors |
| US4967253A (en) * | 1988-08-31 | 1990-10-30 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
| EP0390606A3 (en) * | 1989-03-31 | 1991-10-09 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| EP0392480B1 (en) * | 1989-04-12 | 1997-03-12 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
| US5160994A (en) * | 1990-02-19 | 1992-11-03 | Nec Corporation | Heterojunction bipolar transistor with improved base layer |
| CA2042467A1 (en) * | 1990-05-14 | 1991-11-15 | Shinichi Shikata | Method of making heterojunction bipolar transistor |
| US5243207A (en) * | 1991-03-15 | 1993-09-07 | Texas Instruments Incorporated | Method to integrate HBTs and FETs |
| JPH05175216A (ja) * | 1991-12-24 | 1993-07-13 | Rohm Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製法 |
| US5272095A (en) * | 1992-03-18 | 1993-12-21 | Research Triangle Institute | Method of manufacturing heterojunction transistors with self-aligned metal contacts |
| JPH05299433A (ja) * | 1992-04-24 | 1993-11-12 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| FR2693314B1 (fr) * | 1992-07-02 | 1994-10-07 | Alain Chantre | Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant. |
-
1994
- 1994-03-10 US US08/209,339 patent/US5468659A/en not_active Expired - Lifetime
-
1995
- 1995-03-04 EP EP95103120A patent/EP0671762A3/en not_active Withdrawn
- 1995-03-10 JP JP7051108A patent/JPH0845958A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152170A (ja) * | 1986-12-17 | 1988-06-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0590277A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05275445A (ja) * | 1992-03-27 | 1993-10-22 | Fujitsu Ltd | 縦型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5468659A (en) | 1995-11-21 |
| EP0671762A3 (en) | 1997-05-14 |
| EP0671762A2 (en) | 1995-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| KR100474867B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5242843A (en) | Method for making a heterojunction bipolar transistor with improved high frequency response | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| US5093272A (en) | Manufacturing method for a self-aligned emitter-base-complex for heterobipolar transistors | |
| US5739062A (en) | Method of making bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| KR20040038511A (ko) | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 | |
| KR100400078B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JPH10178021A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2835237B2 (ja) | ヘテロ接合半導体集積回路 | |
| JP2000058557A (ja) | ヘテロバイポ―ラトランジスタの作製方法及び該作製方法により作製されたヘテロバイポ―ラトランジスタ | |
| KR100198425B1 (ko) | 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2817663B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| KR100216521B1 (ko) | 이종 접합 바이폴라 트랜지스터의 제조방법 | |
| KR100494559B1 (ko) | 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법 |