JP2817663B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2817663B2 JP2817663B2 JP7123182A JP12318295A JP2817663B2 JP 2817663 B2 JP2817663 B2 JP 2817663B2 JP 7123182 A JP7123182 A JP 7123182A JP 12318295 A JP12318295 A JP 12318295A JP 2817663 B2 JP2817663 B2 JP 2817663B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- forming
- bipolar transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
に関し、さらに詳しくは、ガリウム砒素（ＧａＡｓ）を
材料として用いたメサ型のバイポーラトランジスタの製
造方法に関するものである。
に関し、さらに詳しくは、ガリウム砒素（ＧａＡｓ）を
材料として用いたメサ型のバイポーラトランジスタの製
造方法に関するものである。
【０００２】
【従来の技術】バイポーラトランジスタは電界効果型ト
ランジスタに比べ電力密度や耐圧の点で優れている。こ
のためシリコンのみならず化合物半導体を用いたヘテロ
接合型バイポーラトランジスタ（以降、ＨＢＴと略す）
の研究開発が盛んに行われている。図３及び図４は従来
のＨＢＴとその製造方法を説明するための製造工程順の
断面図である。まず、図３（ａ）に示すように、ＧａＡ
ｓからなる半絶縁性基板１上にエピタキシャル成長法に
よりｎ型ＧａＡｓコレクタコンタクト層２、ｎ型ＧａＡ
ｓコレクタ層３、ｐ型ＧａＡｓベース層４、ｎ型ＡｌＧ
ａＡｓエミッタ層５、およびエミッタキャップ層６を順
次成長し、かつその素子領域以外の部分をプロトンイオ
ン注入により高抵抗化して素子分離用の絶縁領域７を形
成する。そして、基板上の全面に高融点金属、例えばＷ
Ｓｉ膜をスパッタ法により成膜し、図外のフォトレジス
トをマスクとして、ＳＦ6 ガスを用いた反応性イオンエ
ッチング（ＲＩＥ）によりＷＳｉ膜をパターンニングし
てエミッタ電極８を形成する。
ランジスタに比べ電力密度や耐圧の点で優れている。こ
のためシリコンのみならず化合物半導体を用いたヘテロ
接合型バイポーラトランジスタ（以降、ＨＢＴと略す）
の研究開発が盛んに行われている。図３及び図４は従来
のＨＢＴとその製造方法を説明するための製造工程順の
断面図である。まず、図３（ａ）に示すように、ＧａＡ
ｓからなる半絶縁性基板１上にエピタキシャル成長法に
よりｎ型ＧａＡｓコレクタコンタクト層２、ｎ型ＧａＡ
ｓコレクタ層３、ｐ型ＧａＡｓベース層４、ｎ型ＡｌＧ
ａＡｓエミッタ層５、およびエミッタキャップ層６を順
次成長し、かつその素子領域以外の部分をプロトンイオ
ン注入により高抵抗化して素子分離用の絶縁領域７を形
成する。そして、基板上の全面に高融点金属、例えばＷ
Ｓｉ膜をスパッタ法により成膜し、図外のフォトレジス
トをマスクとして、ＳＦ6 ガスを用いた反応性イオンエ
ッチング（ＲＩＥ）によりＷＳｉ膜をパターンニングし
てエミッタ電極８を形成する。
【０００３】次に、図３（ｂ）に示すように、前記フォ
トレジストやエミッタ電極８をマスクに利用して塩素プ
ラズマによる反応性イオンビームエッチングによりエミ
ッタキャップ層６およびエミッタ層５をｐ型ＧａＡｓベ
ース層４の表面に達するまでエッチングし、エミッタメ
サを形成する。フォトレジストはその後有機溶剤により
除去する。
トレジストやエミッタ電極８をマスクに利用して塩素プ
ラズマによる反応性イオンビームエッチングによりエミ
ッタキャップ層６およびエミッタ層５をｐ型ＧａＡｓベ
ース層４の表面に達するまでエッチングし、エミッタメ
サを形成する。フォトレジストはその後有機溶剤により
除去する。
【０００４】次に、図３（ｃ）に示すように、ウェハ全
面にシリコン酸化膜（ＳｉＯ2 膜）を成膜後、ＣＦ4 ガ
スを用いた反応性イオンエッチングによる異方性エッチ
ングを行い、前記エミッタキャップ層６とエミッタ層５
の両面にＳｉＯ2 からなる側壁１６を形成する。
面にシリコン酸化膜（ＳｉＯ2 膜）を成膜後、ＣＦ4 ガ
スを用いた反応性イオンエッチングによる異方性エッチ
ングを行い、前記エミッタキャップ層６とエミッタ層５
の両面にＳｉＯ2 からなる側壁１６を形成する。
【０００５】その後、図４（ａ）に示すように、ウェハ
全面にＡｕ系合金、例えばＡｕＭｎを真空蒸着法により
成膜し、フォトレジストをマスクとしてイオンミリング
法によりパターンニングを行い、ベース電極１０を形成
する。続いて、図４（ｂ）に示すように有機溶剤による
洗浄を行いフォトレジスト膜を除去した後、新たに所定
のパターンのフォトレジストをマスクとしてリン酸、過
酸化水素水および水の混合液によりベース層４およびコ
レクタ層３を順次エッチングしてコレクタコンタクトホ
ール１１を開設する。このコンタクトホール１１ではｎ
型ＧａＡｓコレクタコンタクト層２の表面を露出した
後、ＡｕＧｅＮｉによるコレクタ電極１３をリフトオフ
法により形成する。
全面にＡｕ系合金、例えばＡｕＭｎを真空蒸着法により
成膜し、フォトレジストをマスクとしてイオンミリング
法によりパターンニングを行い、ベース電極１０を形成
する。続いて、図４（ｂ）に示すように有機溶剤による
洗浄を行いフォトレジスト膜を除去した後、新たに所定
のパターンのフォトレジストをマスクとしてリン酸、過
酸化水素水および水の混合液によりベース層４およびコ
レクタ層３を順次エッチングしてコレクタコンタクトホ
ール１１を開設する。このコンタクトホール１１ではｎ
型ＧａＡｓコレクタコンタクト層２の表面を露出した
後、ＡｕＧｅＮｉによるコレクタ電極１３をリフトオフ
法により形成する。
【０００６】最後に、図４（ｃ）に示すようにウェハ全
面にＳｉＯ2 からなるパッシベーション膜１４を成膜
後、ＣＦ4 ガスを用いた反応性イオンエッチングにより
各電極の位置にスルーホールを開設し、このスルーホー
ルを含む領域に所定の配線１５を形成してバイポーラト
ランジスタが完成する。
面にＳｉＯ2 からなるパッシベーション膜１４を成膜
後、ＣＦ4 ガスを用いた反応性イオンエッチングにより
各電極の位置にスルーホールを開設し、このスルーホー
ルを含む領域に所定の配線１５を形成してバイポーラト
ランジスタが完成する。
【０００７】
【発明が解決しようとする課題】この従来のＨＢＴで
は、ＳｉＯ2 からなる側壁１６がエミッタ・ベース間分
離のみならずエミッタメサ側面のパッシベーション膜と
しても機能している。しかし、一般にＳｉＯ2 とＧａＡ
ｓやＡｌＧａＡｓ半導体の界面には強いストレスが発生
し、このストレスが原因とされて側壁にクラック等が生
じ、パッシベーション機能が損なわれ、バイポーラトラ
ンジスタの信頼性が低下される原因となる。
は、ＳｉＯ2 からなる側壁１６がエミッタ・ベース間分
離のみならずエミッタメサ側面のパッシベーション膜と
しても機能している。しかし、一般にＳｉＯ2 とＧａＡ
ｓやＡｌＧａＡｓ半導体の界面には強いストレスが発生
し、このストレスが原因とされて側壁にクラック等が生
じ、パッシベーション機能が損なわれ、バイポーラトラ
ンジスタの信頼性が低下される原因となる。
【０００８】また、この従来のＨＢＴの製造方法では、
コレクタ電極形成後にウェハ全面にＳｉＯ2 からなるパ
ッシベーション膜１４を成膜しているが、パッシベーシ
ョン膜と電極との密接性が低いこと等が原因となり、パ
ッシベーション膜とコンタクトホール１１の内面との間
にボイド１７が発生し、コンタクトホール１１の内面に
パッシベーションされない部分が生じ、信頼性が低下さ
れてしまうという問題も生じている。
コレクタ電極形成後にウェハ全面にＳｉＯ2 からなるパ
ッシベーション膜１４を成膜しているが、パッシベーシ
ョン膜と電極との密接性が低いこと等が原因となり、パ
ッシベーション膜とコンタクトホール１１の内面との間
にボイド１７が発生し、コンタクトホール１１の内面に
パッシベーションされない部分が生じ、信頼性が低下さ
れてしまうという問題も生じている。
【０００９】
【発明の目的】本発明の目的は、メサ側面に形成する側
壁におけるストレスを抑制し、また、コンタクトホール
の内面におけるボイドを防止することで、それぞれにお
けるパッシベーションの信頼性を高めたバイポーラトラ
ンジスタの製造方法を提供することにある。
壁におけるストレスを抑制し、また、コンタクトホール
の内面におけるボイドを防止することで、それぞれにお
けるパッシベーションの信頼性を高めたバイポーラトラ
ンジスタの製造方法を提供することにある。
【００１０】
【００１１】
【００１２】
【課題を解決するための手段】 本発明のバイポーラトラ
ンジスタの 製造方法は、基板上に第１導電型の第１の半
導体層、第２導電型の第２の半導体層および第１導電型
の第３の半導体層を順次積層する工程と、前記第３の半
導体層を、窒素および四塩化珪素（ＳｉＣｌ 4 ）を含む
プラズマによりドライエッチングしてメサ層を形成しか
つこのメサ層の側壁に窒化珪素膜を形成する工程と、前
記メサ層の上面に第３半導体層の電極を形成する工程
と、エッチング除去された前記第３の半導体層の領域に
おいて前記第２の半導体層の上面に第２半導体層の電極
を形成する工程と、露呈されている前記第２の半導体層
の領域において前記第２の半導体層及び前記第１の半導
体層の表面側の一部を窒素および四塩化珪素を含むプラ
ズマによりドライエッチングして第１の半導体層に対す
るコンタクトホールを開口しかつその内壁に窒化珪素膜
を形成する工程と、前記コンタクトホールの底面に第１
の半導体層の電極を形成する工程を含むことを特徴とす
る。
ンジスタの 製造方法は、基板上に第１導電型の第１の半
導体層、第２導電型の第２の半導体層および第１導電型
の第３の半導体層を順次積層する工程と、前記第３の半
導体層を、窒素および四塩化珪素（ＳｉＣｌ 4 ）を含む
プラズマによりドライエッチングしてメサ層を形成しか
つこのメサ層の側壁に窒化珪素膜を形成する工程と、前
記メサ層の上面に第３半導体層の電極を形成する工程
と、エッチング除去された前記第３の半導体層の領域に
おいて前記第２の半導体層の上面に第２半導体層の電極
を形成する工程と、露呈されている前記第２の半導体層
の領域において前記第２の半導体層及び前記第１の半導
体層の表面側の一部を窒素および四塩化珪素を含むプラ
ズマによりドライエッチングして第１の半導体層に対す
るコンタクトホールを開口しかつその内壁に窒化珪素膜
を形成する工程と、前記コンタクトホールの底面に第１
の半導体層の電極を形成する工程を含むことを特徴とす
る。
【００１３】
【００１４】
【作用】本発明においては、ドライエッチング時のエッ
チングガスとして窒素および四塩化珪素を含む混合ガス
を用いるため、四塩化珪素から解離した塩素プラズマに
よりエッチングが進行する間に、同じく四塩化珪素から
解離した珪素と窒素が結合してできた窒化珪素がエッチ
ング側面に側壁として付着する。この窒化珪素側壁がメ
サ側壁としてのパッシベーション膜として機能する。
チングガスとして窒素および四塩化珪素を含む混合ガス
を用いるため、四塩化珪素から解離した塩素プラズマに
よりエッチングが進行する間に、同じく四塩化珪素から
解離した珪素と窒素が結合してできた窒化珪素がエッチ
ング側面に側壁として付着する。この窒化珪素側壁がメ
サ側壁としてのパッシベーション膜として機能する。
【００１５】また、コンタクトホールの開設と同時にコ
ンタクトホールの内面に窒化珪素膜が堆積されてパッシ
ベーション膜として機能されるため、電極形成後に絶縁
膜を堆積する場合のようなボイドの発生が防止される。
ンタクトホールの内面に窒化珪素膜が堆積されてパッシ
ベーション膜として機能されるため、電極形成後に絶縁
膜を堆積する場合のようなボイドの発生が防止される。
【００１６】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１及び図２は本発明の一実施例であるバイポー
ラトランジスタをその製造工程に従って説明するための
要部の断面図を示したものである。まず、図１（ａ）に
示すように、ＧａＡｓからなる半絶縁性基板１上にエピ
タキシャル成長法によりｎ型ＧａＡｓコレクタコンタク
ト層２、ｎ型ＧａＡｓコレクタ層３、ｐ型ＧａＡｓベー
ス層４、ｎ型ＡｌＧａＡｓエミッタ層５、およびエミッ
タキャップ層６を順次成長し、素子領域以外の部分をプ
ロトンイオン注入により高抵抗化し、素子分離用の絶縁
領域７を形成する。次に、基板上の全面に高融点金属、
例えばＷＳｉ膜をスパッタ法により成膜し、図外のフォ
トレジストをマスクとして、ＳＦ6 ガスを用いた反応性
イオンエッチング（ＲＩＥ）によりＷＳｉ膜をパターン
ニングしてエミッタ電極８を形成する。
する。図１及び図２は本発明の一実施例であるバイポー
ラトランジスタをその製造工程に従って説明するための
要部の断面図を示したものである。まず、図１（ａ）に
示すように、ＧａＡｓからなる半絶縁性基板１上にエピ
タキシャル成長法によりｎ型ＧａＡｓコレクタコンタク
ト層２、ｎ型ＧａＡｓコレクタ層３、ｐ型ＧａＡｓベー
ス層４、ｎ型ＡｌＧａＡｓエミッタ層５、およびエミッ
タキャップ層６を順次成長し、素子領域以外の部分をプ
ロトンイオン注入により高抵抗化し、素子分離用の絶縁
領域７を形成する。次に、基板上の全面に高融点金属、
例えばＷＳｉ膜をスパッタ法により成膜し、図外のフォ
トレジストをマスクとして、ＳＦ6 ガスを用いた反応性
イオンエッチング（ＲＩＥ）によりＷＳｉ膜をパターン
ニングしてエミッタ電極８を形成する。
【００１７】次に、図１（ｂ）に示すように、前記フォ
トレジストとエミッタ電極８を利用してエミッタキャッ
プ層６およびエミッタ層５を窒素および四塩化珪素（Ｓ
ｉＣｌ4 ）を含むプラズマによる反応性イオンビームエ
ッチングによりｐ型ＧａＡｓベース層４の表面に達する
までエッチングし、エミッタメサを形成する。この時、
エミッタメサの側面には窒化珪素からなるエミッタメサ
側面パッシベーション膜９が同時形成される。
トレジストとエミッタ電極８を利用してエミッタキャッ
プ層６およびエミッタ層５を窒素および四塩化珪素（Ｓ
ｉＣｌ4 ）を含むプラズマによる反応性イオンビームエ
ッチングによりｐ型ＧａＡｓベース層４の表面に達する
までエッチングし、エミッタメサを形成する。この時、
エミッタメサの側面には窒化珪素からなるエミッタメサ
側面パッシベーション膜９が同時形成される。
【００１８】次いで、図２（ａ）に示すように、ウェハ
全面にＡｕ系合金、例えばＡｕＭｎを真空蒸着法により
成膜し、フォトレジストをマスクとしてイオンミリング
法によりパターンニングを行い、ベース電極１０を形成
する。続いて、図２（ｂ）に示すように有機溶剤による
洗浄を行いフォトレジストを除去した後、新たに所定の
パターンのフォトレジストをマスクとしてベース層４お
よびコレクタ層３を窒素および四塩化珪素を含むプラズ
マによる反応性イオンビームエッチングにより順次エッ
チングし、ｎ型ＧａＡｓコレクタコンタクト層２の表面
を露出したコレクタコンタクトホール１１を形成する。
全面にＡｕ系合金、例えばＡｕＭｎを真空蒸着法により
成膜し、フォトレジストをマスクとしてイオンミリング
法によりパターンニングを行い、ベース電極１０を形成
する。続いて、図２（ｂ）に示すように有機溶剤による
洗浄を行いフォトレジストを除去した後、新たに所定の
パターンのフォトレジストをマスクとしてベース層４お
よびコレクタ層３を窒素および四塩化珪素を含むプラズ
マによる反応性イオンビームエッチングにより順次エッ
チングし、ｎ型ＧａＡｓコレクタコンタクト層２の表面
を露出したコレクタコンタクトホール１１を形成する。
【００１９】なお、このコレクタコンタクトホール１１
の形成時には、コンタクトホール内面にＳｉＮからなる
パッシベーション膜１２が同時形成される。このパッシ
ベーション膜１２の厚さは高々１０ｎｍ程度であり、パ
ッシベーション膜の堆積によるコレクタ電極面積の縮小
は無視できる。その後、ＡｕＧｅＮｉによるコレクタ電
極１３をリフトオフ法により形成する。
の形成時には、コンタクトホール内面にＳｉＮからなる
パッシベーション膜１２が同時形成される。このパッシ
ベーション膜１２の厚さは高々１０ｎｍ程度であり、パ
ッシベーション膜の堆積によるコレクタ電極面積の縮小
は無視できる。その後、ＡｕＧｅＮｉによるコレクタ電
極１３をリフトオフ法により形成する。
【００２０】しかる後、図２（ｃ）のように、全面にパ
ッシベーション膜１４を形成し、かつこれにスルーホー
ルを開設した後、配線１５を形成し、各電極７，８，１
３に対して電気接続を行うことでバイポーラトランジス
タが完成される。
ッシベーション膜１４を形成し、かつこれにスルーホー
ルを開設した後、配線１５を形成し、各電極７，８，１
３に対して電気接続を行うことでバイポーラトランジス
タが完成される。
【００２１】このように形成された本実施例のバイポー
ラトランジスタでは、メサ型に形成されたエミッタキャ
ップ層６及びエミッタ層５の側面には、窒化珪素からな
る側壁９が形成されており、この窒化珪素はＧａＡｓや
ＡｌＧａＡｓとの界面におけるストレスの発生が抑止さ
れる。したがって、パッシベーション膜として機能する
側壁９の信頼性が確保され、バイポーラトランジスタの
信頼性が確保される。
ラトランジスタでは、メサ型に形成されたエミッタキャ
ップ層６及びエミッタ層５の側面には、窒化珪素からな
る側壁９が形成されており、この窒化珪素はＧａＡｓや
ＡｌＧａＡｓとの界面におけるストレスの発生が抑止さ
れる。したがって、パッシベーション膜として機能する
側壁９の信頼性が確保され、バイポーラトランジスタの
信頼性が確保される。
【００２２】また、このメサを形成する際においては、
ドライエッチングガスとして窒素および四塩化珪素を含
む混合ガスを用いるので四塩化珪素から解離した塩素プ
ラズマによりエッチングが進行する間に、同じく四塩化
珪素から解離した珪素と窒素が結合してできた窒化珪素
がエッチング側面に側壁として付着する。したがって、
側壁を形成するための工程を独立して設けることが不要
となり、工程の簡略化が可能となる。
ドライエッチングガスとして窒素および四塩化珪素を含
む混合ガスを用いるので四塩化珪素から解離した塩素プ
ラズマによりエッチングが進行する間に、同じく四塩化
珪素から解離した珪素と窒素が結合してできた窒化珪素
がエッチング側面に側壁として付着する。したがって、
側壁を形成するための工程を独立して設けることが不要
となり、工程の簡略化が可能となる。
【００２３】さらに、このような窒化珪素（ＳｉＮ）や
窒化酸化珪素（ＳｉＯＮ）の製造方法として、従来では
モノシラン（ＳｉＨ4 ）を原料ガスとして用いるプラズ
マＣＶＤ法が一般的に行われているが、成膜時に発生す
る水素プラズマによりベースドーパントである炭素の不
活性化という問題が起こることが報告されている（エヌ
・エム・ジョンソン他（Ｎ．Ｍ．Ｊｏｈｎｓｏｎ ｅｔ
ａｌ．），フィジカル・レビュー・ビー（Ｐｈｙｓｉ
ｃａｌ Ｒｅｖｉｅｗ Ｂ），第３３巻，１１０２〜１
１０５頁，１９８６年１月）。この点、前記実施例の製
造方法では、窒化珪素パッシベーション膜を形成する際
に水素ガスまたは水素プラズマを使用しないのでベース
ドーパントである炭素の不活性化は起こらない。
窒化酸化珪素（ＳｉＯＮ）の製造方法として、従来では
モノシラン（ＳｉＨ4 ）を原料ガスとして用いるプラズ
マＣＶＤ法が一般的に行われているが、成膜時に発生す
る水素プラズマによりベースドーパントである炭素の不
活性化という問題が起こることが報告されている（エヌ
・エム・ジョンソン他（Ｎ．Ｍ．Ｊｏｈｎｓｏｎ ｅｔ
ａｌ．），フィジカル・レビュー・ビー（Ｐｈｙｓｉ
ｃａｌ Ｒｅｖｉｅｗ Ｂ），第３３巻，１１０２〜１
１０５頁，１９８６年１月）。この点、前記実施例の製
造方法では、窒化珪素パッシベーション膜を形成する際
に水素ガスまたは水素プラズマを使用しないのでベース
ドーパントである炭素の不活性化は起こらない。
【００２４】また、コレクタコンタクトホール１１の内
面に形成されるパッシベーション膜１２として窒化珪素
膜が形成されるため、前記した側壁９の場合と同様にス
トレスの発生が抑制できる。さらに、このパッシベーシ
ョン膜１２の形成に際しても、コンタクトホール１１の
開設と同時に形成が行われるため、製造工程の簡略化が
図れるとともに、電極形成後に絶縁膜を堆積する従来技
術において生じるようなボイドが発生することはなく、
その信頼性が高められる。
面に形成されるパッシベーション膜１２として窒化珪素
膜が形成されるため、前記した側壁９の場合と同様にス
トレスの発生が抑制できる。さらに、このパッシベーシ
ョン膜１２の形成に際しても、コンタクトホール１１の
開設と同時に形成が行われるため、製造工程の簡略化が
図れるとともに、電極形成後に絶縁膜を堆積する従来技
術において生じるようなボイドが発生することはなく、
その信頼性が高められる。
【００２５】なお、本実施例はベース層がＧａＡｓで構
成される例を示したが、本発明はこれに限定されず、例
えばベース層にｐ型のＡｌＧａＡｓ組成傾斜層やｐ型の
ＩｎＧａＡｓ組成傾斜層を用いたもの、エミッタ層にｎ
型のＩｎＧａＰを用いたものなど材料系を様々に変化さ
せたバイポーラトランジスタのいずれについても同様に
適用でき、効果は同様である。また実施例においてはエ
ミッタトップ型のバイポーラトランジスタについて述べ
たが、コレクタトップ型のバイポーラトランジスタにつ
いても効果は同様であって、コレクタメサ側面と、エミ
ッタコンタクトホール内面に窒化珪素パッシベーション
膜を成膜することができる。
成される例を示したが、本発明はこれに限定されず、例
えばベース層にｐ型のＡｌＧａＡｓ組成傾斜層やｐ型の
ＩｎＧａＡｓ組成傾斜層を用いたもの、エミッタ層にｎ
型のＩｎＧａＰを用いたものなど材料系を様々に変化さ
せたバイポーラトランジスタのいずれについても同様に
適用でき、効果は同様である。また実施例においてはエ
ミッタトップ型のバイポーラトランジスタについて述べ
たが、コレクタトップ型のバイポーラトランジスタにつ
いても効果は同様であって、コレクタメサ側面と、エミ
ッタコンタクトホール内面に窒化珪素パッシベーション
膜を成膜することができる。
【００２６】
【００２７】
【００２８】
【発明の効果】 本発明のバイポーラトランジスタの 製造
方法では、エミッタやコレクタ等のメサを形成する際の
ドライエッチングガスとして窒素および四塩化珪素を含
む混合ガスを用いることにより、エッチングの進行と同
時に窒化珪素がメサの側面に側壁として付着されるた
め、パッシベーション膜を独立した工程を用いることな
く製造でき、工程の簡略化を図ることができるととも
に、窒化珪素パッシベーション膜を形成する際における
ベースドーパントである炭素の不活性化が生じることが
ない。
方法では、エミッタやコレクタ等のメサを形成する際の
ドライエッチングガスとして窒素および四塩化珪素を含
む混合ガスを用いることにより、エッチングの進行と同
時に窒化珪素がメサの側面に側壁として付着されるた
め、パッシベーション膜を独立した工程を用いることな
く製造でき、工程の簡略化を図ることができるととも
に、窒化珪素パッシベーション膜を形成する際における
ベースドーパントである炭素の不活性化が生じることが
ない。
【００２９】また、本発明の製造方法では、コンタクト
ホールの開設と同時にコンタクトホールの内面に窒化珪
素からなるパッシベーション膜が形成されるので、製造
工程を簡略化すると共に、ボイドが生じることがなく信
頼性の高いパッシベーション膜を形成することができ
る。
ホールの開設と同時にコンタクトホールの内面に窒化珪
素からなるパッシベーション膜が形成されるので、製造
工程を簡略化すると共に、ボイドが生じることがなく信
頼性の高いパッシベーション膜を形成することができ
る。
【図１】本発明のバイポーラトランジスタの製造方法を
工程順に示す断面図のその１である。
工程順に示す断面図のその１である。
【図２】本発明のバイポーラトランジスタの製造方法を
工程順に示す断面図のその２である。
工程順に示す断面図のその２である。
【図３】従来のバイポーラトランジスタの製造方法を工
程順に示す断面図のその１である。
程順に示す断面図のその１である。
【図４】従来のバイポーラトランジスタの製造方法を工
程順に示す断面図のその２である。
程順に示す断面図のその２である。
１ ＧａＡｓ半絶縁性基板 ２ ｎ型ＧａＡｓコレクタコンタクト層 ３ ｎ型ＧａＡｓコレクタ層 ４ ｐ型ＧａＡｓベース層 ５ ｎ型ＡｌＧａＡｓエミッタ層 ６ エミッタキャップ層 ７ 絶縁領域 ８ エミッタ電極 ９ パッシベーション膜 １０ ベース電極 １１ コレクタコンタクトホール １２ パッシベーション膜 １３ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−275446（ＪＰ，Ａ) 特開 平６−216257（ＪＰ，Ａ) 特開 平４−94121（ＪＰ，Ａ) 特開 平５−251461（ＪＰ，Ａ) 特開 昭63−126274（ＪＰ，Ａ) Ｊａｐａｎｅａｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ ｓ （1989） Ｖｏｌ．28 Ｎｏ．６ Ｐ．Ｌ1070−Ｌ1072 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/331 H01L 29/73 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 21/3205,21/3213,21/768 H01L 21/3065,21/312 - 21/32
Claims (1)
- 【請求項１】 基板上に第１導電型の第１の半導体層、
第２導電型の第２の半導体層および第１導電型の第３の
半導体層を順次積層する工程と、前記第３の半導体層
を、窒素および四塩化珪素（ＳｉＣｌ4 ）を含むプラズ
マによりドライエッチングしてメサ層を形成しかつこの
メサ層の側壁に窒化珪素膜を形成する工程と、前記メサ
層の上面に第３半導体層の電極を形成する工程と、エッ
チング除去された前記第３の半導体層の領域において前
記第２の半導体層の上面に第２半導体層の電極を形成す
る工程と、露呈されている前記第２の半導体層の領域に
おいて前記第２の半導体層及び前記第１の半導体層の表
面側の一部を窒素および四塩化珪素を含むプラズマによ
りドライエッチングして第１の半導体層に対するコンタ
クトホールを開口しかつその内壁に窒化珪素膜を形成す
る工程と、前記コンタクトホールの底面に第１の半導体
層の電極を形成する工程を含むことを特徴とするバイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123182A JP2817663B2 (ja) | 1995-04-24 | 1995-04-24 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123182A JP2817663B2 (ja) | 1995-04-24 | 1995-04-24 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293502A JPH08293502A (ja) | 1996-11-05 |
| JP2817663B2 true JP2817663B2 (ja) | 1998-10-30 |
Family
ID=14854226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7123182A Expired - Fee Related JP2817663B2 (ja) | 1995-04-24 | 1995-04-24 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817663B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201811873D0 (en) | 2018-07-20 | 2018-09-05 | Oxford Instruments Nanotechnology Tools Ltd | Semiconductor etching methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2586013B2 (ja) * | 1986-09-16 | 1997-02-26 | ソニー株式会社 | シリコン用エッチング方法 |
| JPH05275446A (ja) * | 1992-03-27 | 1993-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3312409B2 (ja) * | 1993-01-13 | 2002-08-05 | ソニー株式会社 | 多層配線構造の半導体装置 |
-
1995
- 1995-04-24 JP JP7123182A patent/JP2817663B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊａｐａｎｅａｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ （１９８９） Ｖｏｌ．２８ Ｎｏ．６ Ｐ．Ｌ１０７０−Ｌ１０７２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293502A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| JP3386207B2 (ja) | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5064772A (en) | Bipolar transistor integrated circuit technology | |
| JP2001144099A (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| US5168071A (en) | Method of making semiconductor devices | |
| US6285044B1 (en) | InP-based heterojunction bipolar transistor with reduced base-collector capacitance | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| EP0424100B1 (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5362658A (en) | Method for producing semiconductor device | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| JP2817663B2 (ja) | バイポーラトランジスタの製造方法 | |
| US5946582A (en) | Method of making an InP-based heterojunction bipolar transistor with reduced base-collector capacitance | |
| JP2868083B2 (ja) | 半導体デバイスの製造方法 | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2953966B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2000349091A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |