JPH05275446A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275446A JPH05275446A JP7066392A JP7066392A JPH05275446A JP H05275446 A JPH05275446 A JP H05275446A JP 7066392 A JP7066392 A JP 7066392A JP 7066392 A JP7066392 A JP 7066392A JP H05275446 A JPH05275446 A JP H05275446A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- mesa
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、サイド・ウォ
ール状の絶縁膜を形成する際に半導体にダメージを与え
ることが少なく、且つ、セルフ・アライメント方式で形
成されるエミッタ電極とベース電極との分離を容易にし
て半導体などにダメージを与えることが少なくて済むよ
うにしようとする。 【構成】 メサを含めた全面をポリイミド膜２０で覆っ
てから、メサをなす半導体の最上部であるｎ+ −ＩｎＧ
ａＡｓエミッタ電極コンタクト層１８が殆ど表出されな
い程度にエッチ・バックを行い、表出されたメサの側面
にＳｉＯ2 からなる絶縁膜２１のサイド・ウォールを形
成し、絶縁膜２１からなるサイド・ウォールをマスクと
してポリイミド膜２０をサイド・ウォールに加工し、全
面にＣｒ／Ａｕ膜を形成し、そのＣｒ／Ａｕ膜で構成さ
れてメサの頂面に在るエミッタ電極２２とｐ+ −ＧａＡ
ｓベース層１５に在るベース電極２３とを自己分離で独
立させる。
ール状の絶縁膜を形成する際に半導体にダメージを与え
ることが少なく、且つ、セルフ・アライメント方式で形
成されるエミッタ電極とベース電極との分離を容易にし
て半導体などにダメージを与えることが少なくて済むよ
うにしようとする。 【構成】 メサを含めた全面をポリイミド膜２０で覆っ
てから、メサをなす半導体の最上部であるｎ+ −ＩｎＧ
ａＡｓエミッタ電極コンタクト層１８が殆ど表出されな
い程度にエッチ・バックを行い、表出されたメサの側面
にＳｉＯ2 からなる絶縁膜２１のサイド・ウォールを形
成し、絶縁膜２１からなるサイド・ウォールをマスクと
してポリイミド膜２０をサイド・ウォールに加工し、全
面にＣｒ／Ａｕ膜を形成し、そのＣｒ／Ａｕ膜で構成さ
れてメサの頂面に在るエミッタ電極２２とｐ+ −ＧａＡ
ｓベース層１５に在るベース電極２３とを自己分離で独
立させる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばヘテロ接合バイ
ポーラ・トランジスタ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ
ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）な
ど、電極をセルフ・アライメント方式で形成することが
必要な半導体装置を製造する方法の改良に関する。
ポーラ・トランジスタ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ
ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）な
ど、電極をセルフ・アライメント方式で形成することが
必要な半導体装置を製造する方法の改良に関する。
【０００２】現在、ＨＢＴには、電極をセルフ・アライ
メント方式で形成するものが現れていて、そのような構
成にすると、エミッタとベース電極との間の距離が短く
なってベース抵抗が小さくなる為、最大発振周波数を高
めることができ、高周波特性を改善することができる
為、多くの研究・開発がなされているところであるが、
未だ、改善されなければならない点も多い。
メント方式で形成するものが現れていて、そのような構
成にすると、エミッタとベース電極との間の距離が短く
なってベース抵抗が小さくなる為、最大発振周波数を高
めることができ、高周波特性を改善することができる
為、多くの研究・開発がなされているところであるが、
未だ、改善されなければならない点も多い。
【０００３】
【従来の技術】図１１乃至図１４は電極をセルフ・アラ
イメント方式で形成するＨＢＴを製造する工程の従来例
を解説する為の工程要所に於けるＨＢＴを表す要部切断
側面図であり、以下、これ等の図を参照しつつ詳細に説
明する。尚、各図では、本説明に必要な部分、即ち、エ
ミッタ及びベースの近傍のみを表してある。
イメント方式で形成するＨＢＴを製造する工程の従来例
を解説する為の工程要所に於けるＨＢＴを表す要部切断
側面図であり、以下、これ等の図を参照しつつ詳細に説
明する。尚、各図では、本説明に必要な部分、即ち、エ
ミッタ及びベースの近傍のみを表してある。
【０００４】図１１参照 １１−（１） ここでは、既に、ｐ−ＧａＡｓベース層１上にメサをな
すエミッタ層２及びＴｉ／Ｐｔ／Ａｕからなるエミッタ
・コンタクト電極３が形成された段階にあり、それ以前
の製造工程は全て終わっているものとする。ここで、エ
ミッタ層２は、下から表面側に向かって、例えば、ｎ−
ＡｌＧａＡｓ層、ｎ−ＧａＡｓ層、ｎ+ −ＩｎＧａＡｓ
層の三層からなっていて、ｎ+−ＩｎＧａＡｓ層はエミ
ッタ電極コンタクト層と呼ばれることが多い。 １１−（２） プラズマ化学気相堆積（ｐｌａｓｍａ ｃｈｅｍｉｃａ
ｌ ｖａｐｏｕｒｄｅｐｏｓｉｔｉｏｎ：Ｐ−ＣＶＤ）
法を適用することに依り、ＳｉＯ2 からなる絶縁膜４を
全面に形成する。
すエミッタ層２及びＴｉ／Ｐｔ／Ａｕからなるエミッタ
・コンタクト電極３が形成された段階にあり、それ以前
の製造工程は全て終わっているものとする。ここで、エ
ミッタ層２は、下から表面側に向かって、例えば、ｎ−
ＡｌＧａＡｓ層、ｎ−ＧａＡｓ層、ｎ+ −ＩｎＧａＡｓ
層の三層からなっていて、ｎ+−ＩｎＧａＡｓ層はエミ
ッタ電極コンタクト層と呼ばれることが多い。 １１−（２） プラズマ化学気相堆積（ｐｌａｓｍａ ｃｈｅｍｉｃａ
ｌ ｖａｐｏｕｒｄｅｐｏｓｉｔｉｏｎ：Ｐ−ＣＶＤ）
法を適用することに依り、ＳｉＯ2 からなる絶縁膜４を
全面に形成する。
【０００５】図１２参照 １２−（１） 反応性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、
絶縁膜４の異方性エッチングを行ってメサの側面のみに
サイド・ウォール状に残るようにする。
ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、
絶縁膜４の異方性エッチングを行ってメサの側面のみに
サイド・ウォール状に残るようにする。
【０００６】図１３参照 １３−（１） スパッタリング法を適用することに依って、Ｔｉ／Ｐｔ
／Ａｕ膜、或いは、Ｃｒ／Ａｕ膜などの電極膜を全面に
形成する。尚、ここで適用する技法は真空蒸着法でも良
い。
／Ａｕ膜、或いは、Ｃｒ／Ａｕ膜などの電極膜を全面に
形成する。尚、ここで適用する技法は真空蒸着法でも良
い。
【０００７】図１４参照 １４−（１） Ａｒイオンを用いたイオン・ミリング法を適用すること
に依り、電極膜に対して斜めイオン・ミリングを行って
切削すると、電極膜はサイド・ウォール状の絶縁膜４の
部分で分断され、エミッタ電極５並びにベース電極６が
形成される。
に依り、電極膜に対して斜めイオン・ミリングを行って
切削すると、電極膜はサイド・ウォール状の絶縁膜４の
部分で分断され、エミッタ電極５並びにベース電極６が
形成される。
【０００８】このようにして得られたＨＢＴでは、エミ
ッタ電極に対してベース電極６はセルフ・アライメント
方式で形成されているので、エミッタ層２とベース電極
６との間の距離は極めて短いので、ベース抵抗値は小さ
く保たれ、高周波特性が向上するものである。
ッタ電極に対してベース電極６はセルフ・アライメント
方式で形成されているので、エミッタ層２とベース電極
６との間の距離は極めて短いので、ベース抵抗値は小さ
く保たれ、高周波特性が向上するものである。
【０００９】
【発明が解決しようとする課題】図１１乃至図１４につ
いて説明されたＨＢＴには、大きく分けて、二つの問題
が存在する。
いて説明されたＨＢＴには、大きく分けて、二つの問題
が存在する。
【００１０】その一つは、工程１１−（２）で絶縁膜４
を形成する際、イオンがメサ状エミッタ層２を叩くので
結晶にダメージが入ってしまい、素子特性を劣化させて
いること、そして、もう一つは、工程１４−（１）でイ
オン・ミリング法に依る電極膜の切削を行う際、分離の
歩留りが良くない為、長時間に亙ってＡｒイオン・ビー
ムの照射を行う傾向があり、従って、サイド・ウォール
状の絶縁膜４や電極膜が削れ過ぎたり、イオンがサイド
・ウォール状の絶縁膜４を突き抜けてメサ状エミッタ層
２に入ってしまい、これも結晶にダメージを与える原因
になっていることである。
を形成する際、イオンがメサ状エミッタ層２を叩くので
結晶にダメージが入ってしまい、素子特性を劣化させて
いること、そして、もう一つは、工程１４−（１）でイ
オン・ミリング法に依る電極膜の切削を行う際、分離の
歩留りが良くない為、長時間に亙ってＡｒイオン・ビー
ムの照射を行う傾向があり、従って、サイド・ウォール
状の絶縁膜４や電極膜が削れ過ぎたり、イオンがサイド
・ウォール状の絶縁膜４を突き抜けてメサ状エミッタ層
２に入ってしまい、これも結晶にダメージを与える原因
になっていることである。
【００１１】本発明は、サイド・ウォール状の絶縁膜を
形成する際に半導体にダメージを与えることが少なく、
且つ、セルフ・アライメント方式で形成されるエミッタ
電極とベース電極との分離を容易にして半導体などにダ
メージを与えることが少なくて済むようにしようとす
る。
形成する際に半導体にダメージを与えることが少なく、
且つ、セルフ・アライメント方式で形成されるエミッタ
電極とベース電極との分離を容易にして半導体などにダ
メージを与えることが少なくて済むようにしようとす
る。
【００１２】
【課題を解決するための手段】本発明に依る半導体装置
の製造方法に於いては、 （１）段差部分（例えばｎ−ＡｌＧａＡｓエミッタ層１
６やその他を含むメサ）を含めた全面を流動性の樹脂を
塗布して得られる第一の絶縁膜（例えばポリイミド膜２
０）で覆ってから該段差部分の半導体（例えばｎ+ −Ｉ
ｎＧａＡｓエミッタ電極コンタクト層１８）が殆ど表出
されない程度にエッチ・バックを行う工程と、次いで、
表出された段差部分の側面に第二の絶縁膜（例えばＳｉ
Ｏ2 からなる絶縁膜２１）からなるサイド・ウォールを
形成する工程と、次いで、第二の絶縁膜からなるサイド
・ウォールをマスクとして第一の絶縁膜をサイド・ウォ
ールに加工する工程と、次いで、全面に金属膜（例えば
Ｃｒ／Ａｕ膜）を形成して段差部分の頂面（例えばＴｉ
／Ｐｔ／Ａｕからなるエミッタ引き出し電極１９上）に
形成された部分と段差部分の下地面（例えばｐ+ −Ｇａ
Ａｓベース層１５上）とに形成された部分とを自己分離
させてそれぞれ独立した電極（例えばエミッタ電極２２
及びベース電極２３）として形成する工程とが含まれて
なることを特徴とするか、或いは、
の製造方法に於いては、 （１）段差部分（例えばｎ−ＡｌＧａＡｓエミッタ層１
６やその他を含むメサ）を含めた全面を流動性の樹脂を
塗布して得られる第一の絶縁膜（例えばポリイミド膜２
０）で覆ってから該段差部分の半導体（例えばｎ+ −Ｉ
ｎＧａＡｓエミッタ電極コンタクト層１８）が殆ど表出
されない程度にエッチ・バックを行う工程と、次いで、
表出された段差部分の側面に第二の絶縁膜（例えばＳｉ
Ｏ2 からなる絶縁膜２１）からなるサイド・ウォールを
形成する工程と、次いで、第二の絶縁膜からなるサイド
・ウォールをマスクとして第一の絶縁膜をサイド・ウォ
ールに加工する工程と、次いで、全面に金属膜（例えば
Ｃｒ／Ａｕ膜）を形成して段差部分の頂面（例えばＴｉ
／Ｐｔ／Ａｕからなるエミッタ引き出し電極１９上）に
形成された部分と段差部分の下地面（例えばｐ+ −Ｇａ
Ａｓベース層１５上）とに形成された部分とを自己分離
させてそれぞれ独立した電極（例えばエミッタ電極２２
及びベース電極２３）として形成する工程とが含まれて
なることを特徴とするか、或いは、
【００１３】（２）前記（１）に於いて、第一の絶縁膜
からなるサイド・ウォールをサイド・エッチングしてか
ら全面に金属膜を形成して段差部分の頂面に形成された
部分と段差部分の下地面とに形成された部分とを自己分
離させてそれぞれ独立した電極として形成する工程が含
まれてなることを特徴とする。
からなるサイド・ウォールをサイド・エッチングしてか
ら全面に金属膜を形成して段差部分の頂面に形成された
部分と段差部分の下地面とに形成された部分とを自己分
離させてそれぞれ独立した電極として形成する工程が含
まれてなることを特徴とする。
【００１４】
【作用】前記手段を採ることに依り、サイド・ウォール
を形成する際やエミッタ電極及びベース電極を形成する
際にメサのエミッタがイオンで叩かれてダメージを受け
ることは皆無となり、従って、それが原因で半導体装置
の特性が劣化することはなくなり、また、それを実現す
る工程として、流動性の樹脂を塗布してメサのサイド・
ウォールの一部を形成することが余分になるだけであ
り、それも半導体装置の製造には普遍的に用いられてい
る技術であって、その実施に何等の困難性もない。
を形成する際やエミッタ電極及びベース電極を形成する
際にメサのエミッタがイオンで叩かれてダメージを受け
ることは皆無となり、従って、それが原因で半導体装置
の特性が劣化することはなくなり、また、それを実現す
る工程として、流動性の樹脂を塗布してメサのサイド・
ウォールの一部を形成することが余分になるだけであ
り、それも半導体装置の製造には普遍的に用いられてい
る技術であって、その実施に何等の困難性もない。
【００１５】
【実施例】図１乃至図１０は本発明一実施例を解説する
為の工程要所に於けるＨＢＴを表す要部切断側面図であ
り、以下、これ等の図を参照しつつ詳細に説明する。
為の工程要所に於けるＨＢＴを表す要部切断側面図であ
り、以下、これ等の図を参照しつつ詳細に説明する。
【００１６】図１参照 １−（１）例えば分子線エピタキシャル成長（ｍｏｌｅ
ｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を
適用することに依って、半絶縁性ＧａＡｓ基板１１上に
バッファ層１２、コレクタ電極コンタクト層１３、コレ
クタ層１４、ベース層１５、エミッタ層１６、エミッタ
・キャップ層１７、エミッタ電極コンタクト層１８を成
長させる。
ｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を
適用することに依って、半絶縁性ＧａＡｓ基板１１上に
バッファ層１２、コレクタ電極コンタクト層１３、コレ
クタ層１４、ベース層１５、エミッタ層１６、エミッタ
・キャップ層１７、エミッタ電極コンタクト層１８を成
長させる。
【００１７】ここで成長させた各半導体層に関する主要
なデータを例示すると次の通りである。 バッファ層１２について 材料：ｉ−ＧａＡｓ 厚さ：３０００〔Å〕 コレクタ電極コンタクト層１３について 材料：ｎ+ −ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：５０００〔Å〕 コレクタ層１４について 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０16〔cm-3〕 厚さ：４０００〔Å〕 ベース層１５について 材料：ｐ+ −ＧａＡｓ 不純物濃度：４×１０19〔cm-3〕 厚さ：１０００〔Å〕 エミッタ層１６について 材料：ｎ−ＡｌＧａＡｓ 不純物濃度：５×１０17〔cm-3〕 厚さ：１０００〔Å〕 エミッタ・キャップ層１７について 材料：ｎ−ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：１０００〔Å〕 エミッタ電極コンタクト層１８について 材料：ｎ+ −ＩｎＧａＡｓ 不純物濃度：５×１０19〔cm-3〕 厚さ：１０００〔Å〕 尚、ベース層１５はｐ+ −ＡｌＧａＡｓであっても良
い。
なデータを例示すると次の通りである。 バッファ層１２について 材料：ｉ−ＧａＡｓ 厚さ：３０００〔Å〕 コレクタ電極コンタクト層１３について 材料：ｎ+ −ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：５０００〔Å〕 コレクタ層１４について 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０16〔cm-3〕 厚さ：４０００〔Å〕 ベース層１５について 材料：ｐ+ −ＧａＡｓ 不純物濃度：４×１０19〔cm-3〕 厚さ：１０００〔Å〕 エミッタ層１６について 材料：ｎ−ＡｌＧａＡｓ 不純物濃度：５×１０17〔cm-3〕 厚さ：１０００〔Å〕 エミッタ・キャップ層１７について 材料：ｎ−ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：１０００〔Å〕 エミッタ電極コンタクト層１８について 材料：ｎ+ −ＩｎＧａＡｓ 不純物濃度：５×１０19〔cm-3〕 厚さ：１０００〔Å〕 尚、ベース層１５はｐ+ −ＡｌＧａＡｓであっても良
い。
【００１８】１−（２） 真空蒸着法を適用することに依り、厚さが例えば１００
〔Å〕／９００〔Å〕／２０００〔Å〕であるＴｉ／Ｐ
ｔ／Ａｕ膜からなるエミッタを引き出し電極１９を形成
する。
〔Å〕／９００〔Å〕／２０００〔Å〕であるＴｉ／Ｐ
ｔ／Ａｕ膜からなるエミッタを引き出し電極１９を形成
する。
【００１９】図２参照 ２−（１） リソグラフィ技術に於けるレジスト・プロセス、及び、
アルゴン・イオン・ミリング法を適用することに依り、
Ｔｉ／Ｐｔ／Ａｕ膜からなるエミッタ引き出し電極１９
のエッチングを行う。 ２−（２） 引き続いて、エッチング・ガスをＣｌ2 系ガスとするＥ
ＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｒｏｔｒｏｎ ｒｅｓ
ｏｎａｎｃｅ）エッチング法を適用することに依り、エ
ミッタ電極コンタクト層１８、エミッタ・キャップ層１
７、エミッタ層１６の垂直なメサ・エッチングを行う。
この場合に適用するエッチング法としては、前記ＥＣＲ
エッチング法の他、ＲＩＥ法など適宜の技法を利用して
良い。また、ＥＣＲエッチング法を適用する場合、エッ
チング・ガスはＣｌ2 系ガスの他にＢＣｌ3 系ガスを用
いることもできる。
アルゴン・イオン・ミリング法を適用することに依り、
Ｔｉ／Ｐｔ／Ａｕ膜からなるエミッタ引き出し電極１９
のエッチングを行う。 ２−（２） 引き続いて、エッチング・ガスをＣｌ2 系ガスとするＥ
ＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｒｏｔｒｏｎ ｒｅｓ
ｏｎａｎｃｅ）エッチング法を適用することに依り、エ
ミッタ電極コンタクト層１８、エミッタ・キャップ層１
７、エミッタ層１６の垂直なメサ・エッチングを行う。
この場合に適用するエッチング法としては、前記ＥＣＲ
エッチング法の他、ＲＩＥ法など適宜の技法を利用して
良い。また、ＥＣＲエッチング法を適用する場合、エッ
チング・ガスはＣｌ2 系ガスの他にＢＣｌ3 系ガスを用
いることもできる。
【００２０】図３参照 ３−（１） スピン・コート法を適用することに依り、表面が略平坦
になる程度の厚さをもったポリイミド膜２０を形成す
る。尚、ポリイミド膜２０は、他の流動性樹脂、例えば
ＰＭＳＳ（ｐｏｌｙｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏ
ｘａｎｅ）やＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）に
代替することができる。 ３−（２） 例えば、温度２５０〔℃〕〜３５０〔℃〕とする熱処理
を行ってポリイミド膜２０を硬化させる。
になる程度の厚さをもったポリイミド膜２０を形成す
る。尚、ポリイミド膜２０は、他の流動性樹脂、例えば
ＰＭＳＳ（ｐｏｌｙｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏ
ｘａｎｅ）やＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）に
代替することができる。 ３−（２） 例えば、温度２５０〔℃〕〜３５０〔℃〕とする熱処理
を行ってポリイミド膜２０を硬化させる。
【００２１】図４参照 ４−（１） エッチング・ガスを例えば（ＣＦ4 ＋Ｏ2 ）とするＲＩ
Ｅ法を適用することに依り、ポリイミド膜２０のエッチ
・バックを行い、エミッタを引き出す電極１９の殆どが
表出された時点で停止する。
Ｅ法を適用することに依り、ポリイミド膜２０のエッチ
・バックを行い、エミッタを引き出す電極１９の殆どが
表出された時点で停止する。
【００２２】図５参照 ５−（１） Ｐ−ＣＶＤ法適用することに依り、厚さが例えば３００
０〔Å〕であるＳｉＯ2 からなる絶縁膜２１を全面に形
成する。尚、絶縁膜２１の材料はＳｉＯ2の他にＳｉＮ
やＳｉＯＮを用いて良い。
０〔Å〕であるＳｉＯ2 からなる絶縁膜２１を全面に形
成する。尚、絶縁膜２１の材料はＳｉＯ2の他にＳｉＮ
やＳｉＯＮを用いて良い。
【００２３】図６参照 ６−（１） エッチング・ガスを（ＣＨＦ3 ＋ＣＦ4 ）とするＲＩＥ
法を適用することに依り、絶縁膜２１の異方性エッチン
グを行って、メサの側面に被着されたもののみをサイド
・ウォールとして残し、他を全て除去する。
法を適用することに依り、絶縁膜２１の異方性エッチン
グを行って、メサの側面に被着されたもののみをサイド
・ウォールとして残し、他を全て除去する。
【００２４】図７参照 ７−（１） エッチング・ガスを（ＣＦ4 ＋Ｏ2 ）とし、且つ、その
ガス圧力を上昇させたＲＩＥ法を適用することに依っ
て、サイド・ウォールの絶縁膜２１をマスクとし、ポリ
イミド膜２０の異方性エッチングを行い、サイド・ウォ
ールの絶縁膜２１の下に同じくサイド・ウォールとして
残し、他を全て除去する。
ガス圧力を上昇させたＲＩＥ法を適用することに依っ
て、サイド・ウォールの絶縁膜２１をマスクとし、ポリ
イミド膜２０の異方性エッチングを行い、サイド・ウォ
ールの絶縁膜２１の下に同じくサイド・ウォールとして
残し、他を全て除去する。
【００２５】図８参照 ８−（１） エッチング・ガスを（ＣＦ4 ＋Ｏ2 ）とするＲＩＥ法を
適用することに依って、サイド・ウォールのポリイミド
膜２０がサイド・エッチングされるように等方性エッチ
ングを行う。
適用することに依って、サイド・ウォールのポリイミド
膜２０がサイド・エッチングされるように等方性エッチ
ングを行う。
【００２６】これに依って、サイド・ウォールのポリイ
ミド膜２０の側面はサイド・ウォールの絶縁膜２１の側
面に比較してメサ側に入り込んだ形状になる。尚、これ
は、エミッタ電極とベース電極とをそれぞれ同時に、且
つ、分離独立して形成することを容易にする為である。
ミド膜２０の側面はサイド・ウォールの絶縁膜２１の側
面に比較してメサ側に入り込んだ形状になる。尚、これ
は、エミッタ電極とベース電極とをそれぞれ同時に、且
つ、分離独立して形成することを容易にする為である。
【００２７】図９参照 ９−（１） 真空蒸着法を適用することに依って、厚さが例えば１０
０〔Å〕／２０００〔Å〕であるＣｒ／Ａｕ膜を形成す
る。尚、このＣｒ／Ａｕ膜は、サイド・ウォールの絶縁
膜２１などの箇所で分断された状態に形成され、これに
イオン・ミリングなどを適用する必要はない。
０〔Å〕／２０００〔Å〕であるＣｒ／Ａｕ膜を形成す
る。尚、このＣｒ／Ａｕ膜は、サイド・ウォールの絶縁
膜２１などの箇所で分断された状態に形成され、これに
イオン・ミリングなどを適用する必要はない。
【００２８】図１０参照 １０−（１） リソグラフィ技術に於けるレジスト・プロセスを適用し
てエミッタ電極形成予定部分及びベース電極形成予定部
分をレジスト膜で覆ってから、アルゴン・イオン・ミリ
ング法を適用することに依って、Ｃｒ／Ａｕ膜のエッチ
ングを行う。 １０−（２） 引き続いて、エッチング・ガスにＣＣｌ2 Ｆ2 を用いた
ＲＩＥ法を適用することに依り、ベース層１５、コレク
タ層１４のメサ・エッチングを行ってコレクタ電極コン
タクト層１３の一部を表出させる。
てエミッタ電極形成予定部分及びベース電極形成予定部
分をレジスト膜で覆ってから、アルゴン・イオン・ミリ
ング法を適用することに依って、Ｃｒ／Ａｕ膜のエッチ
ングを行う。 １０−（２） 引き続いて、エッチング・ガスにＣＣｌ2 Ｆ2 を用いた
ＲＩＥ法を適用することに依り、ベース層１５、コレク
タ層１４のメサ・エッチングを行ってコレクタ電極コン
タクト層１３の一部を表出させる。
【００２９】パターニングされたＣｒ／Ａｕ膜は、エミ
ッタ電極２２及びベース電極２３をなし、両者はセルフ
・アライメント方式で位置決めされたことになり、従っ
て、ベース電極２３はメサのエミッタ層１６ともポリイ
ミド膜２０の厚みだけの距離を於いてセルフ・アライメ
ントされた状態で形成されている。
ッタ電極２２及びベース電極２３をなし、両者はセルフ
・アライメント方式で位置決めされたことになり、従っ
て、ベース電極２３はメサのエミッタ層１６ともポリイ
ミド膜２０の厚みだけの距離を於いてセルフ・アライメ
ントされた状態で形成されている。
【００３０】１０−（２） リソグラフィ技術のレジスト・プロセス、真空蒸着法、
リフト・オフ法を適用し、厚さが例えば２００〔Å〕／
３０００〔Å〕のＡｕＧｅ／Ａｕ膜からなるコレクタ電
極２４を形成する。
リフト・オフ法を適用し、厚さが例えば２００〔Å〕／
３０００〔Å〕のＡｕＧｅ／Ａｕ膜からなるコレクタ電
極２４を形成する。
【００３１】本発明は、前記実施例に限られることな
く、例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系、ＩｎＰ／
ＩｎＧａＡｓ系、Ｓｉ／ＳｉＧｅ系のＨＢＴ、その他の
電極をセルフ・アライメント方式で形成しなければなら
ない半導体装置に応用することができる。
く、例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系、ＩｎＰ／
ＩｎＧａＡｓ系、Ｓｉ／ＳｉＧｅ系のＨＢＴ、その他の
電極をセルフ・アライメント方式で形成しなければなら
ない半導体装置に応用することができる。
【００３２】
【発明の効果】本発明に依る半導体装置の製造方法に於
いては、全面を流動性の樹脂を塗布して得られる第一の
絶縁膜で覆ってから段差部分の半導体が殆ど表出されな
い程度にエッチ・バックを行い、表出された段差部分の
側面に第二の絶縁膜からなるサイド・ウォールを形成
し、第二の絶縁膜からなるサイド・ウォールをマスクに
第一の絶縁膜をサイド・ウォールに加工し、全面に金属
膜を形成して段差部分の頂面に形成された部分と段差部
分の下地面とに形成された部分とを自己分離させて独立
した電極として形成する。
いては、全面を流動性の樹脂を塗布して得られる第一の
絶縁膜で覆ってから段差部分の半導体が殆ど表出されな
い程度にエッチ・バックを行い、表出された段差部分の
側面に第二の絶縁膜からなるサイド・ウォールを形成
し、第二の絶縁膜からなるサイド・ウォールをマスクに
第一の絶縁膜をサイド・ウォールに加工し、全面に金属
膜を形成して段差部分の頂面に形成された部分と段差部
分の下地面とに形成された部分とを自己分離させて独立
した電極として形成する。
【００３３】前記構成を採ることに依り、サイド・ウォ
ールを形成する際やエミッタ電極及びベース電極を形成
する際にメサのエミッタがイオンで叩かれてダメージを
受けることは皆無となり、従って、それが原因で半導体
装置の特性が劣化することはなくなり、また、それを実
現する工程として、流動性の樹脂を塗布してメサのサイ
ド・ウォールの一部を形成することが余分になるだけで
あり、それも半導体装置の製造には普遍的に用いられて
いる技術であって、その実施に何等の困難性もない。
ールを形成する際やエミッタ電極及びベース電極を形成
する際にメサのエミッタがイオンで叩かれてダメージを
受けることは皆無となり、従って、それが原因で半導体
装置の特性が劣化することはなくなり、また、それを実
現する工程として、流動性の樹脂を塗布してメサのサイ
ド・ウォールの一部を形成することが余分になるだけで
あり、それも半導体装置の製造には普遍的に用いられて
いる技術であって、その実施に何等の困難性もない。
【図１】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図２】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図３】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図４】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図５】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図６】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図７】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図８】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図９】本発明一実施例を解説する為の工程要所に於け
るＨＢＴを表す要部切断側面図である。
るＨＢＴを表す要部切断側面図である。
【図１０】本発明一実施例を解説する為の工程要所に於
けるＨＢＴを表す要部切断側面図である。
けるＨＢＴを表す要部切断側面図である。
【図１１】電極をセルフ・アライメント方式で形成する
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
【図１２】電極をセルフ・アライメント方式で形成する
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
【図１３】電極をセルフ・アライメント方式で形成する
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
【図１４】電極をセルフ・アライメント方式で形成する
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
ＨＢＴを製造する工程の従来例を解説する為の工程要所
に於けるＨＢＴを表す要部切断側面図である。
１１ 基板 １２ バッファ層 １３ コレクタ電極コンタクト層 １４ コレクタ層 １５ ベース層 １６ エミッタ層 １７ エミッタ・キャップ層 １８ エミッタ電極コンタクト層 １９ エミッタ引き出し電極 ２０ ポリイミド膜 ２１ 絶縁膜 ２２ エミッタ電極 ２３ ベース電極 ２４ コレクタ電極
Claims (2)
- 【請求項１】段差部分を含めた全面を流動性の樹脂を塗
布して得られる第一の絶縁膜で覆ってから該段差部分の
半導体が殆ど表出されない程度にエッチ・バックを行う
工程と、 次いで、表出された段差部分の側面に第二の絶縁膜から
なるサイド・ウォールを形成する工程と、 次いで、第二の絶縁膜からなるサイド・ウォールをマス
クとして第一の絶縁膜をサイド・ウォールに加工する工
程と、 次いで、全面に金属膜を形成して段差部分の頂面に形成
された部分と段差部分の下地面とに形成された部分とを
自己分離させてそれぞれ独立した電極として形成する工
程とが含まれてなることを特徴とする半導体装置の製造
方法。 - 【請求項２】第一の絶縁膜からなるサイド・ウォールを
サイド・エッチングしてから全面に金属膜を形成して段
差部分の頂面に形成された部分と段差部分の下地面とに
形成された部分とを自己分離させてそれぞれ独立した電
極として形成する工程が含まれてなることを特徴とする
請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066392A JPH05275446A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066392A JPH05275446A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275446A true JPH05275446A (ja) | 1993-10-22 |
Family
ID=13438131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7066392A Withdrawn JPH05275446A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293502A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| JP2011176171A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
-
1992
- 1992-03-27 JP JP7066392A patent/JPH05275446A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293502A (ja) * | 1995-04-24 | 1996-11-05 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| JP2011176171A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967252A (en) | Compound semiconductor bipolar device with side wall contact | |
| JPH10107213A (ja) | 半導体装置及びその製造方法 | |
| EP0507434B1 (en) | Method of making semiconductor devices | |
| US7285457B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JPH05275446A (ja) | 半導体装置の製造方法 | |
| JPH0260219B2 (ja) | ||
| JPH06168962A (ja) | 電界効果型半導体装置及びその製造方法 | |
| US5726468A (en) | Compound semiconductor bipolar transistor | |
| JPH0945894A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2555979B2 (ja) | 半導体装置の製造方法 | |
| JPH05275444A (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JPH07130754A (ja) | へテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH05335341A (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3225902B2 (ja) | 半導体装置の製造方法 | |
| JP2000058557A (ja) | ヘテロバイポ―ラトランジスタの作製方法及び該作製方法により作製されたヘテロバイポ―ラトランジスタ | |
| JPH0645347A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| JP2734780B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2709055B2 (ja) | 半導体装置の製造方法 | |
| JPH06310523A (ja) | ヘテロ接合バイポーラトランジスタ，及びその製造方法 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 | |
| JPH08195401A (ja) | 半導体装置及びその製造方法 | |
| JPH0695523B2 (ja) | 半導体装置の製造方法 | |
| JPH04212428A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |